CN101132247B - 一种实现主备时钟相位对齐的方法及其装置 - Google Patents

Abstract

本发明公开了一种实现主备时钟相位对齐的方法及其装置，用于通信系统，其中该方法包括：步骤一，为主用时钟单元设置第一主锁相环、第一副锁相环，为备用时钟单元设置第二主锁相环、第二副锁相环；步骤二，主用时钟单元通过将第一副锁相环开环，第一主锁相环闭环，控制第一时钟信号跟踪并锁定基准时钟信号；步骤三，备用时钟单元通过将第二主锁相环开环，第二副锁相环闭环，对齐第一时钟信号与第二时钟信号的相位；及步骤四，备用时钟单元读取第二副锁相环跟踪第一时钟信号的控制值，并根据控制值控制主锁相环、副锁相环切换时信号的相位保持不变。本发明实现了时钟主备倒换瞬时主备时钟输出时钟信号同频同相，避免了主备倒换时信号相位的瞬变。

Description

一种实现主备时钟相位对齐的方法及其装置

技术领域

本发明涉及通信技术领域时钟同步技术，特别是涉及一种时钟主备倒换过程中主备时钟相位对齐的方法及其装置。

背景技术

在同步数字通信网中，时钟是一个非常重要的组成部分，因此在通信设备设计中采用备份的工作方式，即在一个网元节点中，存在两个时钟单元，这两时钟互为主备。在正常情况下，主用单元为通信设备提供定时同步信号，一旦主用时钟单元发生故障或人为强制倒换，备用时钟单元立即替代主用时钟为通信设备提供定时同步信号。主、备用时钟切换时需要保证对业务不产生影响(例如倒换时产生业务瞬断、误码等)，因此在任何情况下，必须保证在主备时钟切换时，主备时钟单元的频率和相位一致，否则设备将会产生误码甚至业务中断。

在现有时钟备份方案多为主用时钟采用数字锁相环跟踪参考源(主锁相环)，备时钟采用模拟锁相环跟踪主用时钟(副锁相环)，使备用输出时钟与主用时钟相位对齐。主用时钟采用数值锁相环主要是为了保证系统时钟满足通信设备相关标准，可以使时钟工作在各种工作模式，如锁定、跟踪、保持以及自由振荡等状态。而备用时钟采用模拟环主要出于主备时钟相差的考虑。模拟锁相环剩余相差较为恒定，一致性好，在备时钟或主时钟调节延时，即可达到主、备时钟输出对齐。此时钟方案中，时钟主备倒换是一个主副锁相环工作切换过程。假设有A、B两块时钟板，A板默认为主用板，B板为备用板。此时A板的主锁相环工作(数字锁相环)，锁定参考源，副锁相环(模拟锁相环)不工作，同时为网元输出定时信号；B板的主锁相环不工作，而副锁相环跟踪并锁定A板输出的定时信号，B板不输出定时信号。如果发生人为强制倒换为B主用或者A板发生故障，网元的定时信号切换到B板输出，同时A、B板主副锁相环工作切换，B板由副锁相环跟踪A板输出定时信号切换到主锁相环跟踪参考源信号；相反，A板由主锁相环切换到副锁相环跟踪B板输出的定时信号，此时A板不输出定时信号。这样在模拟锁相环切换到数字锁相环过程中容易产生相位瞬变(即时钟相位不连续性)，导致时钟因主备倒换而出现误码等现象。

数字锁相环剩余相差不固定，如果副锁相环采用数字锁相环，无法保证A、B两板输出定时信号同相(即相位对齐)。最终将导致时钟主备倒换业务出现误码等现象。在申请号为200510056483的《实现时钟主备倒换无误码的方法与装置》的中国专利申请文件中，提供了一种很好的主备倒换方案，其用副锁相环实时跟踪主用时钟输出，解决了主备时钟输出信号同频，也提出了一种解决主备倒换过程中备用时钟单元主副锁相切换而带来的相位瞬变问题的方法，但此种方法没有完全保证相位无瞬变现象。同时此专利没有提出解决主备时钟单元输出时钟信号同相问题(相位对齐问题)。因备用时钟副锁相环是数字锁相环，无法调整信号延时达到备用时钟单元与主用时钟单元的输出时钟信号同相位。主备倒换瞬间，由于输出时钟信号在两板之间的切换由于相位的不同，将导致时钟主备倒换出现误码等现象。

在申请号为03157802的《主备时钟的相位对齐方法》的中国专利申请文件中，采用信号处理器与直接数字频率合成器(Direct Digital Synthesizer，DDS)技术很好的达到了主备时钟同频同相，但是直接频率合成器对输入参考源反应灵敏，因此DDS要求输入参考源平稳，若参考源告警或丢失，对时钟输出影响很大。在数值同步网中，时钟参考源告警、丢失而导致时钟源切换常有发生，输入参考信号的不稳定而导致DDS输出时钟质量下降而不能达到数字同步网的时钟性能指标。将出现误码等现象。而且DDS技术成本过高等缺点。

发明内容

本发明所要解决的技术问题在于提供一种实现主备时钟相位对齐的方法及其装置，用于解决主用时钟单元与备用时钟单元的输出时钟信号同频同相，以及时钟单元因主副锁相环工作切换而导致的相位瞬变、系统不稳定、可靠性差的问题。

为了实现上述目的，本发明提供了一种实现主备时钟相位对齐的方法，用于主用时钟单元、备用时钟单元的通信系统，其特征在于，该方法包括：

步骤一，为所述主用时钟单元设置第一主锁相环、第一副锁相环，为所述备用时钟单元设置第二主锁相环、第二副锁相环；

步骤二，所述主用时钟单元通过将所述第一副锁相环开环，所述第一主锁相环闭环，控制输出的第一时钟信号跟踪并锁定输入的外部基准时钟信号；

步骤三，所述备用时钟单元通过将所述第二主锁相环开环，所述第二副锁相环闭环，对所述第一时钟信号进行实时跟踪并锁定，并将输出的第二时钟信号的相位与所述第一时钟信号的相位对齐；及

步骤四，所述备用时钟单元根据所述第二副锁相环的锁相状态值、相位对齐信号读取所述第二副锁相环跟踪所述第一时钟信号的控制值，并根据所述控制值控制所述第一主锁相环与所述第一副锁相环切换时所述第一时钟信号的相位、所述第二主锁相环与所述第二副锁相环切换时所述第二时钟信号的相位保持不变。

所述的实现主备时钟相位对齐的方法，其中，所述步骤三中，进一步包括：所述备用时钟单元通过所述中央处理器读取所述第二副锁相环的锁相状态寄存器的锁相状态值，并根据该锁相状态值判断所述第二副锁相环是否锁定的步骤。

所述的实现主备时钟相位对齐的方法，其中，所述步骤三中，进一步包括：当所述第二副锁相环处于失锁状态时，则对所述第二副锁相环继续进行锁相处理的步骤；当所述第二副锁相环处于锁定状态时，向相位对齐控制寄存器写入相位对齐控制初始值的步骤。

所述的实现主备时钟相位对齐的方法，其中，所述步骤三中，进一步包括：当所述第二副锁相环处于锁定状态时，所述备用时钟单元读取所述第二副锁相环的鉴相值，并通过所述中央处理器计算所述鉴相值与相位对齐期望鉴相值之间的相位均方误差的步骤。

所述的实现主备时钟相位对齐的方法，其中，所述步骤三中，进一步包括：所述备用时钟单元通过比较所述相位均方误差与设定常数值判断所述第一时钟信号与所述第二时钟信号之间的相位是否对齐的步骤，当所述相位均方误差小于或等于所述设定常数值时，所述第一时钟信号与所述第二时钟信号之间的相位对齐，否则相位未对齐，调整所述相位对齐控制初始值，并继续判断所述第二副锁相环是否锁定。

所述的实现主备时钟相位对齐的方法，其中，所述步骤四中，进一步包括：所述备用时钟单元通过所述中央处理器读取所述第二副锁相环的锁相状态寄存器的锁相状态值，并根据该锁相状态值判断所述第二副锁相环是否锁定的步骤。

所述的实现主备时钟相位对齐的方法，其中，所述步骤四中，进一步包括：当所述第二副锁相环处于失锁状态时，则对所述第二副锁相环继续进行锁相处理的步骤；当所述第二副锁相环处于锁定状态时，读取所述第二副锁相环跟踪所述第一时钟信号的控制值的步骤。

所述的实现主备时钟相位对齐的方法，其中，所述步骤四中，进一步包括：所述备用时钟单元通过所述中央处理器对所述控制值进行平滑滤波处理并对处理结果进行备份的步骤。

为了实现上述目的，本发明提供了一种实现主备时钟相位对齐的装置，包括主用时钟单元、备用时钟单元，其特征在于：

所述主用时钟单元包括第一主锁相环、第一副锁相环，所述备用时钟单元包括第二主锁相环、第二副锁相环；

所述主用时钟单元通过将所述第一副锁相环开环，所述第一主锁相环闭环，控制输出的第一时钟信号跟踪并锁定输入的外部基准时钟信号；

所述备用时钟单元通过将所述第二主锁相环开环，所述第二副锁相环闭环，对所述第一时钟信号进行实时跟踪并锁定，并将输出的第二时钟信号的相位与所述第一时钟信号的相位对齐；

所述备用时钟单元根据所述第二副锁相环的锁相状态值、相位对齐信号读取所述第二副锁相环跟踪所述第一时钟信号的控制值，并根据所述控制值控制所述第一主锁相环与所述第一副锁相环切换时所述第一时钟信号的相位、所述第二主锁相环与所述第二副锁相环切换时所述第二时钟信号的相位保持不变。

所述的实现主备时钟相位对齐的装置，其中，

所述主用时钟单元还包括：

第一锁相状态寄存器，用于存储所述第一副锁相环的锁相状态值；

第一相位对齐控制寄存器，用于存储调整所述第一时钟信号与所述第二时钟信号的相位对齐所需的相位对齐控制初始值；及

第一中央处理器，连接所述第一锁相状态寄存器、所述第一相位对齐控制寄存器，用于根据所述第一副锁相环的锁相状态值判断所述第一副锁相环是否锁定，并根据所述第一相位对齐控制寄存器存储的相位对齐控制初始值调整所述第一时钟信号与所述第二时钟信号的相位对齐；

所述备用时钟单元还包括：

第二锁相状态寄存器，用于存储所述第二副锁相环的锁相状态值；

第二相位对齐控制寄存器，用于存储调整所述第二时钟信号与所述第一时钟信号的相位对齐所需的相位对齐控制初始值；及

第二中央处理器，连接所述第二锁相状态寄存器、所述第二相位对齐控制寄存器，用于根据所述第二副锁相环的锁相状态值判断所述第二副锁相环是否锁定，并根据所述第二相位对齐控制寄存器存储的相位对齐控制初始值调整所述第二时钟信号与所述第一时钟信号的相位对齐。

与现有技术相比，本发明具有以下特点/优点：

1)本发明利用原有发明装置，对原发明副锁相环加以改进，增加主备时钟单元时钟信号相位对齐功能，相位对齐是在副锁相环进入锁定状态进行，避免了副锁环还没锁定主用时钟单元的时钟输出信号就进行相位调整而加长了副锁相环锁定主用时钟单元的时钟输出信号的时间；

2)中央处理器对副锁相环控制值的备份是在副锁相环进入锁定状态下备份，而且对数据进行平滑滤波处理，避免了副锁相环实时动态跟踪主用时钟单元输出时钟信号的影响；并且避免了备份副锁相环没有进入锁相状态的控制值，从而确保了主锁相环与副锁相环切换时同频同相输出的稳定性(信号无相位瞬变)。

3)本发明备用时钟单元副锁相环跟踪、锁定主用时钟单元的时钟输出信号、进行主备用相位对齐以及对副锁相环的控制值进行备份等操作都不影响主用时钟单元的时钟信号输出；

4)本发明是在原有发明装置中，增加了一个副锁相环锁相状态判断寄存器以及中央处理器进行相位对齐算法处理，从而可以充分利用现有的硬件资源而没有增加成本。

上述前三点为时钟主备倒换业务无误码提供了充要条件，保证了时钟主备倒换时钟信号的平稳性。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1是本发明所涉及的锁相环原理图；

图2是本发明的主备时钟相位对齐原理图；

图3是本发明的实现主备时钟相位对齐的方法流程图；

图4是本发明的实现主备时钟相位对齐的装置结构图。

具体实施方式

下面结合附图和具体实施方式对本发明的技术方案作进一步更详细的描述。

如图1所示，是本发明所涉及的锁相环原理图，图2是本发明实现主备时钟相位对齐原理图。

在通信系统中，各网元节点配置有互为主备的相同两个时钟单元，要实现时钟主备倒换无误码，必须保证在时钟主备倒换的瞬时，主备时钟单元输出的时钟信号同频同相，同时还需要保证主备倒换过程中相位无跳变现象，才能提供一个连续稳定的时钟信号输出给各个业务单板，各业务单板才不会因时钟主备倒换而产生误码。为此，首先要考虑两个时钟单元输出信号同步，即同频同相；其次考虑主备切换过程相位瞬变，做到主副锁相环切换前后，时钟输出始终保持同频同相。

图1中，包括鉴相器PD(Phase Detector)11、低通滤波器LPF((Low PassFilter)12、A/D转换器13、压控晶体振荡器VCXO(Voltage Controlled CrystalOscillator)14、I/N分频器15。低通滤波器LPF 12又称环路滤波器。

鉴相器PD 11对接收的输入参考源进行处理输出相差电压信号，并经由低通滤波器LPF 12滤除其中的高频成分后，再经由A/D转换器13进行模数转换后传送至压控晶体振荡器VCXO 14进行处理。

低通滤波器LPF 12是一个RC电路，用于将鉴相器PD 11输出信号中的一些高频谐波成分滤除，以免影响压控晶体振荡器VCXO 14的工作。

压控晶体振荡器VCXO 14是一个电压-频率转换装置，用于将鉴相器PD11输出的相差电压信号转换成频率的变化。

鉴相器PD 11将压控晶体振荡器VCXO 14的输出信号与参考信号进行比较，在频率合成中，为了提高控制精度，鉴相器PD 11在低频下工作，而压控晶体振荡器VCXO 14的输出频率比较高，因此需要I/N分频器15进行分频。

图2中，包括鉴相器PD 11、低通滤波器LPF 12、A/D转换器13、I/N分频器15、主备切换控制器31、D/A转换器32、恒温控制晶体振荡器OCXO(OvenControlled Crystal Oscillator)33、MCU(Central Processing Unit，中央处理器)34。

鉴相器PD 11采用FPGA(Field Programmable Gate Array，现场可编程门阵列)。

低通滤波器LPF 12又包括低通滤波器LPF 121、低通滤波器LPF 122。其中，低通滤波器LPF 121采用MCU实现，低通滤波器LPF 122采用FPGA实现。

假如网元中有A、B两个时钟单元，其中A时钟单元为主用时钟单元，B单元为备用时钟单元：

a)主用时钟单元A的主锁相环21闭环工作，实时跟踪、锁定外时钟参考源(外部基准时钟信号)，副锁相环22处于开环，不工作。

b)备用时钟单元B处于备用状态，备用时钟单元B的主锁相环处于开环，不工作；副锁相环处于闭环，对主用时钟单元A的时钟信号进行实时跟踪且锁定，并按照相位对齐算法对齐主备时钟单元A输出的时钟信号的相位。

本实例中，采用相位自适应调整，在相位调整中，中央处理器(MCU)计算鉴相值与相位对齐期望鉴相值之间的相位均方误差，并且根据相位均方误差来判断相位是否对齐，若输入输出相位未对齐，对相位对齐控制初始值x进行调整，并使之对齐。在备用时钟单元B与主用时钟单元A输出的时钟信号的相位对齐过程中，并不影响主用时钟单元A输出时钟信号。

b1)备用时钟单元B的副锁相环闭环工作，跟踪主用时钟单元A输出的时钟信号，主锁相环处于开环，不工作；

b2)备用时钟单元B，中央处理器(MCU)实时从锁相状态寄存器读取副锁相环的锁相状态值，锁相环若为未锁定状态，则副锁相环继续锁相，此时不进行相位对齐算法；锁相环若为锁定状态，向相位对齐控制寄存器写入相位控制初始值x；

b3)连续10次读取鉴相值，并每隔20毫秒读一次；

b4)计算相位均方误差 ${\mathrm{\σ}}_y=\frac{1}{n}\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{(y_i-y)}^2,$ 其中n＝10。判断σ_y是否小于一个很小的常数σ，σ_y≤σ，则表明相位对齐，若σ_y＞σ，则相位未对齐，调整x_j＝x±Δx值，并继续步骤b2。

c)备用时钟单元B读取副锁相环的锁相状态寄存器中的锁相状态值，并通过中央处理器MCU获得相位对齐信号，若副锁相环进入锁定状态且相位对齐，实时连续读取副锁相环的控制值，进行平滑滤波处理，并对其进行备份处理，目的是为了消除主锁相环与副锁相环切换过程所带来的相位瞬变。

c1)判断副锁相环是否锁定；

其中，通过读取副锁相环的锁相状态寄存器中的锁相状态值，判断副锁相环是否锁定；

c2)副锁相环若失锁，继续锁相处理；副锁相环若进入锁定状态，连续六次读取副锁相环跟踪主用时钟单元的时钟信号的控制值(DA数据)，读取时间间隔为20毫秒；

c3)对时钟信号的控制值进行平滑滤波处理。具体是：

对连续的六次DA数据，过滤其中的最大值和最小值，并对剩下的四个数据取均值；

c4)备份步骤c3中经过平滑滤波处理后的数据，数据备份时间间隔1秒备份一次。

通过上述a)、b)、c)三个主步骤，实现了时钟主备倒换瞬时，主备时钟输出时钟信号同频同相，同时实现了主备倒换过程中相位稳定、恒一。保证了时钟信号在切换过程中能够平稳过渡，为时钟主备倒换业务无误码提供了充要条件。

如图3所示，是本发明的实现主备时钟相位对齐的方法流程图。

在通信系统中，各网元节点均配置有互为主备的两个时钟单元，每个时钟单元有两锁相环，分别是主锁相环和副锁相环。主锁相环通过锁相算法锁定外部时钟输入参考源，副锁相环锁定跟踪对板输出的时钟信号，使用相位对齐算法使主备用时钟单元时钟输出信号同频同相；在副锁相环锁定主用板情况下，对副锁相环跟踪主用时钟单元输出的时钟信号的控制值(DA数据)进行滤波处理并备份，以供主锁相环切换时使用，达到主副锁相环切换相位无瞬变，从而保证了时钟主备倒换无误码产生。该方法具体包括如下步骤：

步骤301，当两个时钟单元的一个时钟单元处于主用状态时，该时钟单元称为主用时钟单元，其主锁相环闭环工作，并按照锁相算法控制其输出的时钟信号，使输出的时钟信号跟踪并锁定输入的外部基准时钟信号，主用时钟单元的副锁相环处于开环，不工作。主用时钟单元的输出时钟使能。

步骤302，另一时钟单元处于备用状态，该备用单元称为备用时钟单元，其主锁相环处于开环，不工作；副锁相环处于闭环，对主用时钟单元的时钟信号进行实时跟踪且锁定，并按照相位对齐算法对齐主备时钟单元输出的时钟信号相位，保证了主备时钟同频同相，为主备时钟单元输出切换无误码提供了必要条件。

进一步地，对步骤302进行分解如下：

a21)备用时钟单元的主锁相环处于开环，不工作；副锁相环处于闭环，实时跟踪主用时钟单元输出的时钟信号；

a22)判断备用时钟单元的副锁相环是否锁定；

该步骤中，通过读取副锁相环的锁定状态寄存器中的锁相状态值，判断副锁相环是否锁定。

a23)副锁相环若失锁，继续锁相处理，副锁相环若进入锁定状态，预置相位对齐控制初始值x_j＝x±Δx，连续读取副锁相环的鉴相值y_i，读取y_i时间间隔为20毫秒；

该步骤中，y_i时间间隔可以根据系统特征适当调整；

a24)计算鉴相值y_i与相位对齐期望鉴相值y之间的相位均方误差 ${\mathrm{\σ}}_y=\frac{1}{n}\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{(y_i-y)}^2,$ 并判断σ_y是否小于一个很小的常数σ，σ_y≤σ，则表明相位对齐，若σ_y＞σ，则相位未对齐，调整±Δx值；并继续步骤a22。

该步骤中，n取值为7-10，可以适当调整。

对步骤302的参数作如下说明：

y-相位对齐期望鉴相值，在锁相环锁定外部时钟输入参考源，而且锁相环的输出信号与输入参考信号的相位对齐情况下，该鉴相值为一稳定值。

x-相位对齐控制初始值，为一经验值，它只与时钟单元运行的槽位号、逻辑版本有关。

步骤303，处于备用状态的时钟单元，中央处理器MCU按一定时间间隔备份副锁相环跟踪主用时钟单元的时钟信号的控制值(DA数据)，并对其进行滤波处理和备份处理，作为主备倒换瞬间控制主用锁相环压控晶体振荡器的控制值，确保了主备倒换过程中，主锁相环与副锁相环工作状态切换本时钟单元输出的时钟信号相位不产生瞬变(同频同相)。

进一步地，对步骤303具体包括如下步骤：

b31)判断副锁相环是否锁定；

该步骤中，通过读取副锁相环的锁相状态寄存器中的锁相状态值，判断副锁相环是否锁定；

b32)副锁相环若失锁，继续锁相处理；副锁相环若进入锁定状态，连续六次读取副锁相环跟踪主用时钟单元输出的时钟信号的控制值，读取时间间隔为20毫秒。

该步骤中，控制值是从副锁相环跟踪主用时钟单元输出的时钟信号的寄存器中读取的DA数据，读取时间间隔可以根据系统特征进行适当调整。

b33)对时钟信号的控制值进行平滑滤波处理；

该步骤中，通过对连续的六次DA数据，过滤其中的最大值和最小值，对剩下的四个数据取均值。

b34)备份步骤b33中经过平滑滤波的数据，数据备份时间间隔为120毫秒至1秒备份一次；

该步骤中，数据备份时间间隔可以根据系统特征进行适当调整。

如图4所示，是本发明的实现主备时钟相位对齐的装置结构图。该装置400包括主用时钟单元40、备用时钟单元50。

主用时钟单元40包括锁相环411、中央处理器412、锁相状态寄存器413、相位对齐控制寄存器414。锁相环411又包括主锁相环、副锁相环。

备用时钟单元50包括锁相环511、中央处理器512、锁相状态寄存器513、相位对齐控制寄存器514。锁相环511又包括主锁相环、副锁相环。

主用时钟单元40在主用的情况下，主锁相环闭环工作，通过锁相算法跟踪并锁定输入的外部基准时钟信号；副锁相环不工作，不运行相位对齐算法和不备份时钟信号的控制值(DA数据)。

当备用时钟单元50备用时，备用时钟单元50的主锁相环开环，不工作；副锁相环锁定实时跟踪对板(主用时钟单元40)输出的时钟信号，通过中央处理器512获取其副锁相环的锁相状态值，运行相位对齐算法，使备用时钟单元50输出的时钟信号与主用时钟单元40输出的时钟信号同频同相。并据此读取其副锁相环跟踪主用时钟单元40输出的时钟信号的控制值，对该控制值进行滤波处理并备份，使备用时钟单元50的主锁相环、副锁相环切换时输出的时钟信号的相位保持不变。

反之，当主用时钟单元40备用，备用时钟单元50主用时，主用时钟单元40执行上述备用时钟单元50的工作，备用时钟单元50执行上述主用时钟单元40的工作。

中央处理器412，用于根据主用时钟单元40的副锁相环的锁相状态值判断副锁相环是否锁定，并根据相位对齐控制寄存器414存储的相位对齐控制初始值调整主用时钟单元40输出的时钟信号与备用时钟单元50输出的时钟信号的相位对齐；

锁相状态寄存器413，连接中央处理器412，用于存储主用时钟单元40的副锁相环的锁相状态值；

相位对齐控制寄存器414，连接中央处理器412，用于存储调整主用时钟单元40输出的时钟信号与备用时钟单元50输出的时钟信号的相位对齐所需的相位对齐控制初始值。

中央处理器512，用于根据备用时钟单元50的副锁相环的锁相状态值判断副锁相环是否锁定，并根据相位对齐控制寄存器514存储的相位对齐控制初始值调整备用时钟单元50输出的时钟信号与主用时钟单元40输出的时钟信号的相位对齐；

锁相状态寄存器513，连接中央处理器512，用于存储备用时钟单元50的副锁相环的锁相状态值；

相位对齐控制寄存器514，连接中央处理器512，用于存储调整备用时钟单元50输出的时钟信号与主用时钟单元40输出的时钟信号的相位对齐所需的相位对齐控制初始值。

本发明提供了一种主备时钟相位对齐的方法，该方法解决了主用时钟单元与备用时钟单元输出的时钟信号同频同相的问题，同时防止了时钟单元因主副锁相环工作切换而导致的相位瞬变，并可使SDH等通信设备时钟主备倒换时时钟信号平滑过渡，从而避免业务因时钟倒换产生误码，提高了通信系统的稳定性与可靠性。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种实现主备时钟相位对齐的方法，用于主用时钟单元、备用时钟单元的通信系统，其特征在于，该方法包括：

步骤一，为所述主用时钟单元设置第一主锁相环、第一副锁相环，为所述备用时钟单元设置第二主锁相环、第二副锁相环；

步骤二，所述主用时钟单元通过将所述第一副锁相环开环，所述第一主锁相环闭环，控制输出的第一时钟信号跟踪并锁定输入的外部基准时钟信号；

步骤三，所述备用时钟单元通过将所述第二主锁相环开环，所述第二副锁相环闭环，对所述第一时钟信号进行实时跟踪并锁定，当所述第二副锁相环处于锁定状态时将输出的第二时钟信号的相位与所述第一时钟信号的相位对齐；及

步骤四，所述备用时钟单元根据所述第二副锁相环的锁相状态值、相位对齐信号读取所述第二副锁相环跟踪所述第一时钟信号的控制值，并根据对所述控制值经过平滑滤波处理和备份处理的数据，控制所述第一主锁相环与所述第一副锁相环切换时所述第一时钟信号的相位、所述第二主锁相环与所述第二副锁相环切换时所述第二时钟信号的相位保持不变。

2.根据权利要求1所述的实现主备时钟相位对齐的方法，其特征在于，所述步骤三中，进一步包括：步骤三A，所述备用时钟单元通过中央处理器读取所述第二副锁相环的锁相状态寄存器的锁相状态值，并根据该锁相状态值判断所述第二副锁相环是否锁定的步骤。

3.根据权利要求2所述的实现主备时钟相位对齐的方法，其特征在于，所述步骤三中，进一步包括步骤三B：当所述第二副锁相环处于失锁状态时，则对所述第二副锁相环继续进行锁相处理的步骤；当所述第二副锁相环处于锁定状态时，将输出的第二时钟信号的相位与所述第一时钟信号的相位对齐。

4.根据权利要求3所述的实现主备时钟相位对齐的方法，其特征在于，所述步骤三B中，所述将输出的第二时钟信号的相位与所述第一时钟信号的相位对齐的步骤包括：

所述备用时钟单元向相位对齐控制寄存器写入相位对齐控制初始值；

所述备用时钟单元读取所述第二副锁相环的鉴相值，并通过所述中央处理器计算所述鉴相值与相位对齐期望鉴相值之间的相位均方误差；

所述备用时钟单元将所述相位均方误差与设定常数值进行比较，当所述相位均方误差小于或等于所述设定常数值时，判断所述第一时钟信号与所述第二时钟信号之间的相位对齐，否则判断相位未对齐，调整所述相位对齐控制初始值，并继续判断所述第二副锁相环是否锁定，返回步骤三A。

5.根据权利要求1-4任一项所述的实现主备时钟相位对齐的方法，其特征在于，所述步骤四中，进一步包括：所述备用时钟单元通过所述中央处理器读取所述第二副锁相环的锁相状态寄存器的锁相状态值，并根据该锁相状态值判断所述第二副锁相环是否锁定的步骤。

6.根据权利要求5所述的实现主备时钟相位对齐的方法，其特征在于，所述步骤四中，进一步包括：当所述第二副锁相环处于失锁状态时，则对所述第二副锁相环继续进行锁相处理的步骤；当所述第二副锁相环处于锁定状态时，包括连续读取所述第二副锁相环跟踪所述第一时钟信号的控制值，及通过所述中央处理器对连续读取的所述控制值进行平滑滤波处理并对处理结果进行备份的步骤。

7.一种实现主备时钟相位对齐的装置，包括主用时钟单元、备用时钟单元，其特征在于：

所述主用时钟单元包括第一主锁相环、第一副锁相环，所述备用时钟单元包括第二主锁相环、第二副锁相环；

所述主用时钟单元通过将所述第一副锁相环开环，所述第一主锁相环闭环，控制输出的第一时钟信号跟踪并锁定输入的外部基准时钟信号；

所述备用时钟单元通过将所述第二主锁相环开环，所述第二副锁相环闭环，对所述第一时钟信号进行实时跟踪并锁定，并当所述第二副锁相环处于锁定状态时，将输出的第二时钟信号的相位与所述第一时钟信号的相位对齐；

所述备用时钟单元根据所述第二副锁相环的锁相状态值、相位对齐信号读取所述第二副锁相环跟踪所述第一时钟信号的控制值，并根据对所述控制值经过平滑滤波处理和备份处理的数据，控制所述第一主锁相环与所述第一副锁相环切换时所述第一时钟信号的相位、所述第二主锁相环与所述第二副锁相环切换时所述第二时钟信号的相位保持不变。

8.根据权利要求7所述的实现主备时钟相位对齐的装置，其特征在于，

所述主用时钟单元还包括：

第一锁相状态寄存器，用于存储所述第一副锁相环的锁相状态值；

第一相位对齐控制寄存器，用于存储调整所述第一时钟信号与所述第二时钟信号的相位对齐所需的相位对齐控制初始值；及

第一中央处理器，连接所述第一锁相状态寄存器、所述第一相位对齐控制寄存器，用于根据所述第一副锁相环的锁相状态值判断所述第一副锁相环是否锁定，当为锁定时，计算第一副锁相环的鉴相值与相位对齐期望鉴相值之间的相位均方误差，将所述相位均方误差与设定常数值进行比较，判断相位是否对齐，当为未对齐时，调整所述第一相位对齐控制寄存器存储的相位对齐控制初始值，使所述第一时钟信号与所述第二时钟信号的相位对齐；

所述备用时钟单元还包括：

第二锁相状态寄存器，用于存储所述第二副锁相环的锁相状态值；

第二相位对齐控制寄存器，用于存储调整所述第二时钟信号与所述第一时钟信号的相位对齐所需的相位对齐控制初始值；及

第二中央处理器，连接所述第二锁相状态寄存器、所述第二相位对齐控制寄存器，用于根据所述第二副锁相环的锁相状态值判断所述第二副锁相环是否锁定，当为锁定时，计算第二副锁相环的鉴相值与相位对齐期望鉴相值之间的相位均方误差，将所述相位均方误差与设定常数值进行比较，判断相位是否对齐，当为未对齐时，调整所述第二相位对齐控制寄存器存储的相位对齐控制初始值，使所述第二时钟信号与所述第一时钟信号的相位对齐。

Images