CN1838586A - 实现时钟主备倒换无误码的方法及装置 - Google Patents
实现时钟主备倒换无误码的方法及装置 Download PDFInfo
- Publication number
- CN1838586A CN1838586A CN 200510056483 CN200510056483A CN1838586A CN 1838586 A CN1838586 A CN 1838586A CN 200510056483 CN200510056483 CN 200510056483 CN 200510056483 A CN200510056483 A CN 200510056483A CN 1838586 A CN1838586 A CN 1838586A
- Authority
- CN
- China
- Prior art keywords
- clock
- clock unit
- clock signal
- active
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种实现时钟主备倒换无误码的方法，通信系统中各网元节点均配置有互为主备的两个时钟单元，该方法包括如下步骤：将两个时钟单元之间硬件连线，使得时钟单元之间时钟信号互送；主用时钟单元按照锁相算法控制输出时钟信号，使输出时钟信号与输入的外部基准时钟信号保持一致，而备用时钟单元实时跟踪且锁定主用时钟单元的输出时钟信号；当发生时钟主备倒换瞬间，备用时钟单元以跟踪锁定的主用时钟单元的控制值来控制输出时钟信号，使得时钟主备倒换后的输出时钟信号与倒换前的输出时钟信号保持同频同相。本发明还公开了一种实现时钟主备倒换无误码的装置。采用本方法及装置能使通信设备时钟主备倒换时平滑过渡，避免业务单板产生误码。
Description
技术领域
本发明涉及一种通信领域的时钟同步技术，尤其是涉及一种时钟主备倒换时，避免业务单板产生误码的方法及装置。
背景技术
在同步数字通信网中，网内各网元节点之间的同步由时钟单元实现。目前广泛应用的时钟同步方式是主从同步方式，主从同步方式采用一系列分级的时钟，每一级时钟都跟踪上一级时钟，并且保持与上一级时钟同步。在网络中，一般都设有接入基准时钟的网头，基准时钟是一个精度比较高的时钟，余下网元均同步于基准时钟。主从同步方式在公网系统中应用很广泛，这种方式的优点是网络稳定，组网灵活，对从节点的时钟频率要求较低，控制简单；该方式的缺点是对基准时钟和同步分配链路的故障很敏感，当基准时钟或链路上某个节点发生故障，会影响到下面的节点，并传递下去，造成整个网络的时钟不稳定。为此，除了基准时钟和链路做多重备份外，从设备开发者的角度还需要对节点网元的时钟单元做多重备份。
常见的通信设备中，时钟单元一般为双重备份，即在一个网元节点中，存在着两个时钟单元，这两个时钟单元互为主备。正常情况下，主用时钟单元输出时钟，备用时钟单元不输出时钟。一旦主用时钟单元发生故障，或者人为强制倒换，备用时钟单元转变为主用工作状态，接替原来主用时钟单元的工作，输出时钟。这样就完成了一个时钟主备倒换的过程。
现有技术中，两个时钟单元是独立工作的，两者之间不存在直接的联系。两个时钟单元各自独立跟踪一个相同的外部基准时钟源，然后经过各自的锁相算法运算处理，计算得到控制值，用以控制各自时钟单元内的压控晶体振荡器(VCXO)，输出一个和外部基准时钟源同频率的时钟。虽然两个时钟单元跟踪同一个时钟源，但是由于硬件器件的差异性，以及软件算法运行处理的差异性，两个时钟单元输出的时钟频率相同，相位却存在差异，这种现象称为同频不同相。
因此，当两个时钟单元发生主备倒换时，会对业务造成损伤。由于两个时钟单元的输出时钟同频不同相，主备倒换时，时钟不能平滑地过渡，造成业务单板产生误码，以至于业务出现瞬断或者中断的情况。
发明内容
本发明需要解决的技术问题是提供一种实现时钟主备倒换无误码的方法及装置，采用本方法及装置能使通信设备时钟主备倒换时平滑过渡，避免业务单板产生误码，从而提高通信系统的稳定性和可靠性。
为了解决上述技术问题，本发明提供了一种实现时钟主备倒换无误码的方法，通信系统中各网元节点均配置有互为主备的两个时钟单元，每个时钟单元均与同一个外部基准时钟源相连接，该方法包括如下步骤：
(a)将两个时钟单元之间硬件连线，使得每个时钟单元均能接收到另一个时钟单元的输出时钟信号；
(b)当一个时钟单元处于主用状态时，该时钟单元按照锁相算法控制其输出时钟信号，使输出时钟信号跟踪并锁定输入的外部基准时钟信号，而另一个时钟单元则处于备用状态，实时跟踪且锁定主用状态的时钟单元的输出时钟信号；
(c)当发生时钟主备倒换瞬间，备用时钟单元以跟踪锁定的主用时钟单元的控制值作为当前的控制值来控制其输出时钟信号，使得时钟主备倒换后的输出时钟信号与倒换前的输出时钟信号保持同频同相。
进一步地，本方法还具有如下特点：所述步骤(b)进一步分为如下步骤：
(b1)当一个时钟单元处于主用状态时，该主用时钟单元中与外部基准时钟源相连接的主锁相环路闭环工作，按照锁相算法控制输出时钟信号，使输出时钟信号跟踪并锁定输入的外部基准时钟信号，同时该主用时钟单元中与另一个时钟单元相连接的数字锁相环路处于开环状态，不工作；
(b2)另一个时钟单元处于备用状态，该备用时钟单元中数字锁相环路闭环工作，对主用时钟单元的输出时钟信号进行实时跟踪且锁定，备用时钟单元的中央处理器按照一定的时间间隔读取并保存数字锁相环路中接口寄存器跟踪得到的主用时钟单元输出时钟信号的控制值，同时该备用时钟单元中主锁相环路处于开环状态，不工作。
进一步地，本方法还具有如下特点：所述步骤(c)进一步分为如下步骤：
(c1)当发生时钟主备倒换瞬间，备用时钟单元的中央处理器立即采用当前保存的控制值作为其主锁相环路的压控电压值，然后触发时钟单元的主备倒换，其主锁相环路闭环工作控制输出时钟信号，使得时钟主备倒换后的输出时钟信号与倒换前的输出时钟信号保持同频同相，同时其数字锁相环路处于开环状态，不工作；
(c2)当发生时钟主备倒换瞬间，主用时钟单元的中央处理器触发时钟单元的主备倒换，其主锁相环路停止工作，其数字锁相环路闭环开始工作，对另一个时钟单元的输出时钟信号进行实时跟踪且锁定。
进一步地，本方法还具有如下特点：所述时间间隔为100毫秒～2秒，并且可根据系统特征作适当调整。
为了解决上述技术问题，本发明提供了一种实现时钟主备倒换无误码方法的装置，该装置包括通信系统中各网元节点配置的互为主备的结构相同的两个时钟单元，每个时钟单元均包括有与同一个外部基准时钟源相连接的主锁相环路、与另一个时钟单元的输出时钟信号端相连的数字锁相环路；当时钟单元处于备用状态时，该数字锁相环路可用于实时跟踪且锁定主用状态的时钟单元的输出时钟信号。
进一步地，本装置还具有如下特点：所述数字锁相环路包括鉴相器、低通滤波器、模数转换器、数字滤波器、数模转换器和压控晶体振荡器，数字锁相环路获取另一个时钟单元的输出时钟信号，经鉴相器与另一个时钟单元的输出时钟信号相比较输出数字鉴相值，再经低通滤波器转变为模拟量，将模拟量经模数转换后，通过数字滤波器输出进入数模转换进而控制压控晶体振荡器，然后再将压控晶体振荡器的输出信号转送至鉴相器与另一个时钟单元的输出时钟信号相比较，直至完成数字锁相过程。
进一步地，本装置还具有如下特点：所述数字锁相环路还包括有用于跟踪另一个时钟单元的输出时钟信号的接口寄存器。
进一步地，本装置还具有如下特点：所述鉴相器、接口寄存器和数字滤波器由现场可编程逻辑门阵列实现，该现场可编程逻辑门阵列采用美国赛灵斯公司(Xilinx.Inc.)Spartan2系列中的XC2S600E芯片；或者，所述鉴相器、接口寄存器和数字滤波器也可以由数字信号处理器实现。
与现有技术相比，本发明具有以下优点：
(1)由于本发明中备用时钟单元能实时跟踪且锁定主用时钟单元的输出时钟信号，并且在时钟主备倒换瞬间，能以当前跟踪锁定的控制值来控制其输出时钟信号，使得时钟主备倒换前后的输出时钟信号保持同频同相，避免业务单板产生误码，从而提高整个通信系统的稳定性和可靠性；
(2)由于本发明中实现装置的逻辑结构采用现场可编程逻辑门阵列或数字信号处理器实现，因此设计方便灵活，升级改造无需额外增加成本。
附图说明
图1是本发明中实现装置的功能单元原理框图；
图2是本发明中实现方法的时钟互锁状态迁移图。
具体实施方式
为深入了解本发明实现时钟主备倒换无误码的方法及装置。下面结合附图及具体实施例对本发明进行详细说明。
在通信系统中，各网元节点配置有互为主备的结构相同的两个时钟单元，要实现时钟主备倒换无误码，必须保证在时钟主备倒换的瞬间，提供一个连续稳定的时钟输出给业务单板，业务单板才能不会因为时钟发生较大波动而产生误码。为了达到上述目的，首先应该考虑两个时钟单元保持同步，必须要求时钟单元工作在备用状态时，实时跟踪主用时钟单元的时钟，做到同频同相。
本发明的实现装置由两个互为主备的结构相同的时钟单元组成，每个时钟单元的结构如图1所示，均包括有与同一个外部基准时钟源相连接的主锁相环路、与另一个时钟单元的输出时钟信号端相连的数字锁相环路，主锁相环路由鉴相器、配置有锁相算法的中央处理器(简称为CPU)控制单元、数模转换器(简称为D/A转换器)、压控晶体振荡器(简称为VCXO)组成，而数字锁相环路则由鉴相器、低通滤波器、模数转换器(简称为A/D转换器)、数字滤波器、D/A转换器和VCXO组成，其中，由于主锁相环路和数字锁相环路经设置为互锁，即不能同时工作，因此两个环路的D/A转换器和VCXO可为两个环路共用，即在D/A转换器与CPU控制单元、数字滤波器之间设置一个选择开关，用于在时钟主备倒换瞬间切换主锁相环路和数字锁相环路。数字锁相环路还设置有一个用于跟踪另一个时钟单元的输出时钟信号的接口寄存器。在数字锁相环路中，鉴相器、接口寄存器和数字滤波器由现场可编程逻辑门阵列(Field Programmable Gate Array，简称为FPGA)实现，本实例采用美国赛灵斯公司(Xilinx.Inc.)Spartan2系列中的XC2S600E芯片；或是，所述鉴相器、接口寄存器和数字滤波器由数字信号处理器实现，也可通过软件方式实现。
结合图1和图2所示，当时钟单元工作在备用方式时，主锁相环路开环停止工作，对实际相位不起作用；数字锁相环路处于闭环工作状态，用来跟踪另一个时钟单元(即主用时钟单元)的输出时钟信号，数字锁相环路将所获取的主用时钟单元的输出时钟信号，经过鉴相器与另一个时钟单元的输出时钟信号相比较后，输出数字鉴相值至低通滤波器转变为模拟量，该模拟量经过A/D转换器后，通过数字滤波器得到D/A压控值，将D/A压控值直接输出至D/A转换器，进而控制VCXO，然后再将VCXO的输出信号转送至鉴相器与主用时钟单元的输出时钟信号相比较，直至完成数字锁相环过程；在数字锁相环的过程中，主锁相环路的CPU控制单元按照一定的时间间隔读取接口寄存器跟踪得到的主用时钟单元输出时钟信号的控制值，并保存起来作为发生时钟主备倒换时的参考控制值，该时间间隔为为100毫秒～2秒，在本实施例中该时间间隔初步设置为1秒，可根据系统特征作适当调整，这是为了取得平稳的数字锁相环路控制值(当数字锁相环路完成对主用时钟单元的输出时钟信号的跟踪锁定后，该备用时钟单元的数字锁相环路控制值与主用时钟单元的主锁相环路控制值相同)，因为在正常运行时，数字锁相环路控制值是一个比较平稳的值，相对变化很小；而如果在倒换的瞬间读取这个值，则这个值可能已经偏离了稳定值，不能准确地反映主用时钟单元的工作情况。
当钟单元工作在主用方式时，主锁相环路是闭环工作，外部基准时钟信号首先通过鉴相器转换为数字信号量，发送给CPU控制单元，CPU控制单元通过锁相算法计算出D/A压控值，D/A压控值直接输出至D/A转换器将数字量转换为模拟量，然后通过模拟量的电压值调控VCXO，再将VCXO的输出信号转送至鉴相器与外部基准时钟信号相比较，直至频率相位锁定；而数字锁相环路开环停止工作。
当时钟主备倒换瞬间，此前处于备用状态的时钟单元的CPU控制单元立即采用当前保存的参考控制值作为其主锁相环路的压控电压值，然后触发时钟单元逻辑上的主备倒换，选择开关切换主锁相环路和数字锁相环路，该时钟单元进入主用状态，其主锁相环路从开环变为闭环，由锁相算法控制开始正常的锁相操作，并且开始输出时钟信号，由于其压控电压值的初始值为倒换前CPU控制单元保存的参考控制值，因此使得时钟主备倒换前后的输出时钟信号保持同频同相，避免业务单板产生误码；而其数字锁相环路从闭环变为开环，停止工作。
与此同时，此前处于主用状态的时钟单元停止输出时钟信号，触发时钟单元逻辑上的主备倒换，选择开关切换主锁相环路和数字锁相环路，该时钟单元进入备用状态，其主锁相环路从闭环变为开环，停止工作；而其数字锁相环路从开环变为闭环，实时跟踪且锁定另一个时钟单元(即主备倒换后，处于主用状态的时钟单元)的输出时钟信号。
本发明能有效地解决通信系统中主备时钟倒换时容易导致业务单板产生误码，并引起业务倒换或者中断的难题，特别适用于目前广泛应用的主从同步方式工作的时钟系统。
Claims (10)
1、一种实现时钟主备倒换无误码的方法，通信系统中各网元节点均配置有互为主备的两个时钟单元，每个时钟单元均与同一个外部基准时钟源相连接，其特征在于，该方法包括如下步骤：
(a)将两个时钟单元之间硬件连线，使得每个时钟单元均能接收到另一个时钟单元的输出时钟信号；
(b)当一个时钟单元处于主用状态时，该时钟单元按照锁相算法控制其输出时钟信号，使输出时钟信号跟踪并锁定输入的外部基准时钟信号，而另一个时钟单元则处于备用状态，实时跟踪且锁定主用状态的时钟单元的输出时钟信号；
(c)当发生时钟主备倒换瞬间，备用时钟单元以跟踪锁定的主用时钟单元的控制值作为当前的控制值来控制其输出时钟信号，使得时钟主备倒换后的输出时钟信号与倒换前的输出时钟信号保持同频同相。
2、根据权利要求1所述的实现时钟主备倒换无误码的方法，其特征在于，所述步骤(b)进一步分为如下步骤：
(b1)当一个时钟单元处于主用状态时，该主用时钟单元中与外部基准时钟源相连接的主锁相环路闭环工作，按照锁相算法控制输出时钟信号，使输出时钟信号跟踪并锁定输入的外部基准时钟信号，同时该主用时钟单元中与另一个时钟单元相连接的数字锁相环路处于开环状态，不工作；
(b2)另一个时钟单元处于备用状态，该备用时钟单元中数字锁相环路闭环工作，对主用时钟单元的输出时钟信号进行实时跟踪且锁定，备用时钟单元的中央处理器按照一定的时间间隔读取并保存数字锁相环路中接口寄存器跟踪得到的主用时钟单元输出时钟信号的控制值，同时该备用时钟单元中主锁相环路处于开环状态，不工作。
3、根据权利要求2所述的实现时钟主备倒换无误码的方法，其特征在于，所述步骤(c)进一步分为如下步骤：
(c1)当发生时钟主备倒换瞬间，备用时钟单元的中央处理器立即采用当前保存的控制值作为其主锁相环路的压控电压值，然后触发时钟单元的主备倒换，其主锁相环路闭环工作控制输出时钟信号，使得时钟主备倒换后的输出时钟信号与倒换前的输出时钟信号保持同频同相，同时其数字锁相环路处于开环状态，不工作；
(c2)当发生时钟主备倒换瞬间，主用时钟单元的中央处理器触发时钟单元的主备倒换，其主锁相环路停止工作，其数字锁相环路闭环开始工作，对另一个时钟单元的输出时钟信号进行实时跟踪且锁定。
4、根据权利要求3所述的实现时钟主备倒换无误码的方法，其特征在于：所述时间间隔为100毫秒～2秒，并且可根据系统特征作适当调整。
5、一种实现如权利要求1所述方法的装置，该装置包括通信系统中各网元节点配置的互为主备的结构相同的两个时钟单元，每个时钟单元均包括有与同一个外部基准时钟源相连接的主锁相环路，其特征在于：每个时钟单元还包括有数字锁相环路，每个时钟单元的输出时钟信号端均与另一个时钟单元的数字锁相环路相连接；当时钟单元处于备用状态时，该数字锁相环路可用于实时跟踪且锁定主用状态的时钟单元的输出时钟信号。
6、根据权利要求5所示的装置，其特征在于：所述数字锁相环路包括鉴相器、低通滤波器、模数转换器、数字滤波器、数模转换器和压控晶体振荡器，数字锁相环路获取另一个时钟单元的输出时钟信号，经鉴相器与另一个时钟单元的输出时钟信号相比较输出数字鉴相值，再经低通滤波器转变为模拟量，将模拟量经模数转换后，通过数字滤波器输出进入数模转换进而控制压控晶体振荡器，然后再将压控晶体振荡器的输出信号转送至鉴相器与另一个时钟单元的输出时钟信号相比较，直至完成数字锁相过程。
7、根据权利要求6所述的装置，其特征在于：所述数字锁相环路还包括有用于跟踪另一个时钟单元的输出时钟信号的接口寄存器。
8、根据权利要求7所述的装置，其特征在于：所述鉴相器、接口寄存器和数字滤波器由现场可编程逻辑门阵列实现。
9、根据权利要求8所述的装置，其特征在于：所述现场可编程逻辑门阵列采用美国赛灵斯公司Spartan2系列中的XC2S600E芯片。
10、根据权利要求7所述的装置，其特征在于：所述鉴相器、接口寄存器和数字滤波器由数字信号处理器实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100564838A CN100561906C (zh) | 2005-03-24 | 2005-03-24 | 实现时钟主备倒换无误码的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100564838A CN100561906C (zh) | 2005-03-24 | 2005-03-24 | 实现时钟主备倒换无误码的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1838586A true CN1838586A (zh) | 2006-09-27 |
| CN100561906C CN100561906C (zh) | 2009-11-18 |
Family
ID=37015856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100564838A Active CN100561906C (zh) | 2005-03-24 | 2005-03-24 | 实现时钟主备倒换无误码的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561906C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132247B (zh) * | 2007-09-28 | 2011-04-06 | 中兴通讯股份有限公司 | 一种实现主备时钟相位对齐的方法及其装置 |
| CN104717090A (zh) * | 2013-12-17 | 2015-06-17 | 中兴通讯股份有限公司 | 接口信号主备互送处理方法及系统 |
-
2005
- 2005-03-24 CN CNB2005100564838A patent/CN100561906C/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132247B (zh) * | 2007-09-28 | 2011-04-06 | 中兴通讯股份有限公司 | 一种实现主备时钟相位对齐的方法及其装置 |
| CN104717090A (zh) * | 2013-12-17 | 2015-06-17 | 中兴通讯股份有限公司 | 接口信号主备互送处理方法及系统 |
| CN104717090B (zh) * | 2013-12-17 | 2019-07-02 | 中兴通讯股份有限公司 | 接口信号主备互送处理方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100561906C (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0116559B1 (en) | Timing delay equalization circuit | |
| JP2954773B2 (ja) | システムクロックの位相制御方式 | |
| US4672299A (en) | Clock control circuit for phase control | |
| CA2424702C (en) | Synchronized multi-output digital clock manager | |
| EP1262022B1 (en) | Method and circuit for transmitting data between pseudo-synchronized channels | |
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| CN101667906B (zh) | 一种主备时钟切换的方法及系统 | |
| CN101521565A (zh) | 主/备系统时钟无缝切换的方法、装置及通信设备 | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| CN100395961C (zh) | 主备时钟的相位对齐方法 | |
| CN100338967C (zh) | 一种在wcdma系统基站内实现时钟冗余备份的方法和装置 | |
| CN101132247B (zh) | 一种实现主备时钟相位对齐的方法及其装置 | |
| CN102869085A (zh) | 基站时钟同步系统和方法 | |
| CN1921371A (zh) | 一种同步时钟供给装置及实现方法 | |
| CN100369441C (zh) | 一种主备同步数字系列设备定时源的无损切换方法 | |
| CN1838586A (zh) | 实现时钟主备倒换无误码的方法及装置 | |
| CN100438361C (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
| CN110119331B (zh) | 时钟切换方法、装置、服务器和时钟系统 | |
| WO2012081196A1 (ja) | 信号選択回路及び信号選択方法 | |
| US8165253B2 (en) | Methods and apparatus for serializer/deserializer transmitter synchronization | |
| CN1581013A (zh) | 一种防止主备时钟切换时总时钟输出产生毛刺的方法 | |
| CN1457159A (zh) | Gps定时系统的时钟改进方法和装置及其应用 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| CN1221080C (zh) | 平滑的时钟切换方法及时钟系统 | |
| JP3593743B2 (ja) | クロック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |