CN1889415A - 一种使主备时钟板相位对齐的装置和方法 - Google Patents

一种使主备时钟板相位对齐的装置和方法 Download PDF

Info

Publication number
CN1889415A
CN1889415A CNA2005100799547A CN200510079954A CN1889415A CN 1889415 A CN1889415 A CN 1889415A CN A2005100799547 A CNA2005100799547 A CN A2005100799547A CN 200510079954 A CN200510079954 A CN 200510079954A CN 1889415 A CN1889415 A CN 1889415A
Authority
CN
China
Prior art keywords
phase
clock
plate
master
position alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100799547A
Other languages
English (en)
Inventor
张庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNA2005100799547A priority Critical patent/CN1889415A/zh
Priority to PCT/CN2006/001474 priority patent/WO2007000111A1/zh
Publication of CN1889415A publication Critical patent/CN1889415A/zh
Priority to US11/963,052 priority patent/US20080095292A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种使主备时钟板相位对齐的装置，包括：直接数字合成器件，用于调整本板时钟的相位；相位检测模块，用于检测本板输出时钟与对板时钟之间的相位差；中央处理单元，用于根据相位检测模块所检测的相位差计算直接数字合成器件中的相位寄存器的值；锁相器，用于对时钟板的输入时钟进行锁相。本发明还公开了一种使主备时钟板相位对齐的方法，包括：当本时钟板为备用时钟板时，执行步骤：相位检测模块检测本时钟板输出的时钟与对板输出的时钟的相位差；中央处理单元根据相位检测模块所检测的相位差使直接数字合成器件对齐备用时钟板和主用对齐的相位。根据本发明，可提高时钟板输出时钟的相位对齐的精度。

Description

一种使主备时钟板相位对齐的装置和方法
技术领域
本发明涉及一种网络通信技术，尤其涉及一种使主备时钟板相位对齐的装置和方法。
背景技术
时钟是通信设备的关键部件，时钟的各项性能会影响单板乃至整个系统的性能。所以保证通信设备时钟各项性能的准确性和稳定性对于通信设备来说是非常重要的。因此各个通信组织，国家以及运营商在设备入网前，都要对设备的时钟各项性能进行严格的测试。时钟的性能指标主要包括频率和相位，通常考察上述指标的性能包括长期稳定度、长期准确度、保持性能、相位瞬变和相位不连续性等。
通信设备一般有两块互相备份的时钟板：主用时钟板和备用时钟板。主用时钟板提供系统时钟。备用时钟板用作备用。当在主备两块时钟板之间进行倒换时，主备用时钟之间存在相位瞬变、相位不连续性，上述两个指标对系统来说很重要。为了使主备用时钟倒换时，相位瞬变小，保持相位连续性，就要求主备单板倒换时保持相位和频率的一致，进而要求在正常运行时保证主备时钟板频率和相位保持一致。在主备时钟板的频率和相位两个指标中，相位是影响时钟板主备倒换性能的关键技术。随着通信速率的提高，通信设备对相位的精度要求越来越高。
在现有技术中，如图1所示，为了保证主备板频率和相位保持一致，采用输出相位对齐的方法：将信号倍频到一个较高频率，然后再利用计数器分频，主用板通过清零/置位备用时钟板的计数器来使备用时钟板的相位对齐于主用板的相位。
然而，这种方法有如下缺点：输出信号需要经过多级倍频/分频，增加了相位噪声，使输出信号抖动增大，影响信号质量；占用大量逻辑资源，且对逻辑电路速度要求高；相位对齐精度较低，例如使用高频100MHz计数时钟，其相位精度为10.0ns。
发明内容
针对现有技术的上述缺陷，本发明的目的是提供一种使主备时钟板相位对齐的装置和方法，从而使相位对齐精度较高。
本发明是通过下述技术方案实现的，本发明提供了一种使主备时钟板相位对齐的装置，所述装置包括：直接数字合成器件，用于根据相位寄存器的值调整本板时钟的相位；相位检测模块，用于检测本板输出时钟与对板时钟之间的相位差；中央处理单元，用于根据相位检测模块所检测的相位差计算直接数字合成器件中的相位寄存器的值。所述的装置还包括：锁相器，用于根据时钟板的参考时钟进行锁相调整。
本发明还提供了一种使主备时钟板相位对齐的方法，包括：
当本时钟板为备用时钟板时，执行步骤：
A、相位检测模块检测本时钟板输出的时钟与对板输出的时钟的相位差；
B、中央处理单元根据相位检测模块所检测的相位差使直接数字合成器件对齐备用时钟板和主用时钟板的相位。
所述的步骤B进一步包括：
B1、中央处理单元根据相位检测模块所检测的相位关系获得直接数字合成器件的相位寄存器的值；
B2、直接数字合成器件根据其相位寄存器的值调整本时钟板的相位。
所述的步骤B1进一步包括：
当相位检测模块的检测的相位差为第一预定值时，中央处理单元采用第一预定步长调整直接数字合成器件相位寄存器的值。
所述的步骤B1进一步包括：
当相位检测模块的相位所检测的相位差为第二预定值时，中央处理单元采用第二预定步长调整直接数字合成器件相位寄存器的值，所述的第二预定值小于所述的第一预定值，所述的第二预定步长小于所述的第一预定步长。
所述的相位检测模块所检测的相位差以其输出的高电平或低电平的频率来衡量。
所述的第一预定值为大于0.7或小于0.3，所述的第二预定值为0.55至0.7和0.3至0.45之间。
所述的方法还包括：当本时钟板的时钟输入到直接数字合成器件之前，本时钟板的时钟信号还经过锁相器进行处理。
所述的方法还包括：当本时钟为主用时钟板时，不调节本时钟板输出时钟的相位。
根据本发明，通过直接数字合成器(DDS)对主备相位进行对齐，可将主备时钟板相位对齐的精度提高到1ns量级或更高；较现有的技术将主备时钟板对齐的相位精度提高了10倍或100倍以上。因此，可以大大改善相位不连续性等时钟的各项技术指标；另外，在需要高精度时钟的业务设备(如交换机、基站控制器等)中，根据本发明可消除主备时钟板倒换时因时钟相位不对齐或对齐精度较长带来的断链等问题，从而大大提供了设备的可靠性。
附图说明
图1示出了现有技术的对齐相位装置的示意图；
图2示出了本发明的使主备相位对齐的装置的示意图；
图3示出了DDS的功能框图；
图4示出了相位检测模块的示意图；
图5示出本发明的主备时钟板相位对齐的方法的流程图。
具体实施方式
为了便于本领域一般技术人员理解和实现本发明，现结合附图描绘本发明的实施例。
如图2所示，本发明提供了一种使主备时钟板相位对齐的装置，包括：直接数字合器件(DDS)、锁相器、相位检测模块和中央处理单元(CPU)。
DDS用于调整时钟板的相位，诸如AD7008、AD9852等的DDS器件具有相位调制功能。如图3所示，通过改变相位寄存器的值，可以直接调节DDS的输出信号相位，而不用改变DDS频率寄存器的值，即可以在不改变输出频率的情况下直接调整输出相位。
锁相器用于根据输入参考源时钟源进行锁相处理，当主备两块时钟板锁相器的输入是同一个时钟参考源，经过锁相处理后可以确保主备板输出频率的一致。锁相处理后的时钟作为DDS的输入。
相位检测模块用来检测本板与对板的相位相比是超前还是滞后。该模块可通过逻辑器件实现。图4示出了相位检测模块的示意图，其中，Rstn为复位端，CLK_ME为本板输出的时钟，CLK_AN为对板输出的时钟，PHASE_ERR为相位检测结果(“1”表示相位滞后，“0”表示是相位超前)。相位检测模块的实现原理：当本板时钟的上升沿来时，监测对板是高电平还是电平。如果是高电平表示相位滞后，如果是低电平表示是相位超前。
CPU根据相位检测模块检测的结果决定调整DDS的方向。
下面介绍本发明的使主备时钟板相位对齐的方法。
如图5所示，在步骤1中，锁相器对时钟板的输出时钟进行初步调整，以便主备用时钟板经过锁相后，使两者的频率保持一致，然后，在步骤2中，经锁相后的时钟输入到DDS中，在步骤3中，当本时钟板为备用时钟板时，相位检测模块检测本板与对板输出的时钟(同频率)的相位差，然后执行步骤4；当本时钟板为主用时，不调节DDS。
在步骤4中，CPU根据相位检测模块所检测的相位差调节本板DDS的相位寄存器的值，DDS根据相位寄存器的值调节本板的时钟输出，使得备用时钟板的输出时钟和主用时钟板的相位对齐。
主备时钟板相位对齐的精度取决于DDS的器件相位寄存器的位数和DDS的输出时钟频率。其对齐精度为：1/(fout*2N)，fout表示的是DDS的输出频率，N为DDS器件的相位寄存器的位数；这是相位对齐的精度在理论上所能达到最高的精度和最小的调节步长。例如：DDS输出的时钟为16.384MHz，DDS的相位寄存器的位数为14，那么调整最小步长可达：1/(16.384*106)/(214)＝0.0038ns。当输出频率为2.048MHz，调整的最小步长为0.03ns。
为了快速和高精度的对齐主备时钟板的相位，可根据读取相位误差的情况对DDS的相位寄存器进行调节。例如，当发现一直是滞后(如对相位检测模块的输出检测10次时，发现大于等于7次为高电平时，即，相位检测模块输出高电平的概率接近1时)或超前(如对相位检测模块的输出检测10次时，发现大于等于7次为低电平时，即，相位检测模块输出低电平的概率接近1时)时，采用较大的调整步长(如最小步长的10倍)向前或向后调整；当存在一会儿超前、一会儿滞后的情况，即，对相位检测模块的输出检测10次时，发现大约6次为高电平或大约4次为高电平时，即，相位检测模块输出高电平的概率接近0.5时，此时表明相位已经基本对齐了，应该较少调整的步长(如采用最小步长)；当超前和滞后的比例接近50％时，CPU就不需要调整DDS了。
根据本发明，通过锁相处理和主备对齐处理，不仅保证主备时钟的最终输出的时钟的频率和相位保持一致，而且使主备时钟板相位对齐的精度提高到1ns量级或更高；较现有的技术将主备对齐的相位精度提高了10倍或100倍以上。因此，可以大大改善相位不连续性等等时钟的各项技术指标；另外，在需要高精度时钟的业务设备(如交换机、基站控制器等)中，根据本发明可消除主备时钟板倒换时因时钟相位不对齐或对齐精度较长带来的断链等问题，从而大大提供了设备的可靠性。
虽然通过实施例描绘了本发明，但本领域普通技术人员知道，在不脱离本发明的精神和实质的情况下，就可使本发明有许多变形和变化，本发明的范围由所附的权利要求来限定。

Claims (10)

1.一种使主备时钟板相位对齐的装置，其特征在于，包括：
直接数字合成器件，用于根据相位寄存器的值调整本板时钟的相位；
相位检测模块，用于检测本板输出时钟与对板时钟之间的相位差；
中央处理单元，用于根据相位检测模块所检测的相位差计算直接数字合成器件中的相位寄存器的值。
2.根据权利要求1所述的使主备时钟板相位对齐的装置，其特征在于，所述的装置还包括：锁相器，用于根据时钟板的参考时钟进行锁相调整。
3.一种使主备时钟板相位对齐的方法，其特征在于，包括：
当本时钟板为备用时钟板时，执行步骤：
A、相位检测模块检测本时钟板输出的时钟与对板输出的时钟的相位差；
B、中央处理单元根据相位检测模块所检测的相位差使直接数字合成器件对齐备用时钟板和主用时钟板的相位。
4.根据权利要求3所述的使主备时钟板相位对齐的方法，其特征在于，所述的步骤B进一步包括：
B1、中央处理单元根据相位检测模块所检测的相位关系获得直接数字合成器件的相位寄存器的值；
B2、直接数字合成器件根据其相位寄存器的值调整本时钟板的相位。
5.根据权利要求4所述的使主备时钟板相位对齐的方法，其特征在于，所述的步骤B1进一步包括：
当相位检测模块的检测的相位差为第一预定值时，中央处理单元采用第一预定步长调整直接数字合成器件相位寄存器的值。
6.根据权利要求4所述的使主备时钟板相位对齐的方法，其特征在于，所述的步骤B1进一步包括：
当相位检测模块的相位所检测的相位差为第二预定值时，中央处理单元采用第二预定步长调整直接数字合成器件相位寄存器的值，所述的第二预定值小于所述的第一预定值，所述的第二预定步长小于所述的第一预定步长。
7.根据权利要求3至6其中之一所述的使主备时钟板相位对齐的方法，其特征在于，所述的相位检测模块所检测的相位差以其输出的高电平或低电平的频率来衡量。
8.根据权利要求7所述的使主备时钟板相位对齐的方法，其特征在于，所述的第一预定值为大于0.7或小于0.3，所述的第二预定值为0.55至0.7和0.3至0.45之间。
9.根据权利要求3所述的使主备时钟板相位对齐的方法，其特征在于，所述的方法还包括：当本时钟板的时钟输入到直接数字合成器件之前，本时钟板的时钟信号还经过锁相器进行处理。
10.根据权利要求3所述的使主备时钟板相位对齐的方法，其特征在于，所述的方法还包括：当本时钟为主用时钟板时，不调节本时钟板输出时钟的相位。
CNA2005100799547A 2005-06-27 2005-06-27 一种使主备时钟板相位对齐的装置和方法 Pending CN1889415A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNA2005100799547A CN1889415A (zh) 2005-06-27 2005-06-27 一种使主备时钟板相位对齐的装置和方法
PCT/CN2006/001474 WO2007000111A1 (fr) 2005-06-27 2006-06-27 Dispositif permettant l'alignement d'une phase d'horloge entre un carte d'horloge principale et une carte d'horloge de secours et procede et carte d'horloge correspondants
US11/963,052 US20080095292A1 (en) 2005-06-27 2007-12-21 Apparatus and method for clock phase alignment between active and standby clock cards and clock card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005100799547A CN1889415A (zh) 2005-06-27 2005-06-27 一种使主备时钟板相位对齐的装置和方法

Publications (1)

Publication Number Publication Date
CN1889415A true CN1889415A (zh) 2007-01-03

Family

ID=37578676

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100799547A Pending CN1889415A (zh) 2005-06-27 2005-06-27 一种使主备时钟板相位对齐的装置和方法

Country Status (3)

Country Link
US (1) US20080095292A1 (zh)
CN (1) CN1889415A (zh)
WO (1) WO2007000111A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010145093A1 (zh) * 2009-06-19 2010-12-23 中兴通讯股份有限公司 使主备时钟相位对齐的方法和装置
CN101132247B (zh) * 2007-09-28 2011-04-06 中兴通讯股份有限公司 一种实现主备时钟相位对齐的方法及其装置
CN101540717B (zh) * 2008-03-18 2011-11-23 华为技术有限公司 传输设备和设备内部传输业务的方法
CN102394641A (zh) * 2011-11-04 2012-03-28 龙芯中科技术有限公司 在处理器中控制不同锁相环输出时钟的控制系统和方法
CN102684807A (zh) * 2012-05-21 2012-09-19 中兴通讯股份有限公司 一种时钟恢复方法和装置
CN101364861B (zh) * 2007-08-08 2012-11-07 华为技术有限公司 一种MicroTCA系统、时钟卡及提供时钟的方法
CN107885677A (zh) * 2014-03-06 2018-04-06 联发科技股份有限公司 对电子装置执行信号控制的装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989706B1 (en) * 1997-06-13 2008-04-23 Kabushiki Kaisha Kenwood Clock regeneration circuit
CN100395961C (zh) * 2003-08-27 2008-06-18 华为技术有限公司 主备时钟的相位对齐方法
CN100525173C (zh) * 2004-02-18 2009-08-05 华为技术有限公司 一种通信设备中实现主备时钟相位对齐的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364861B (zh) * 2007-08-08 2012-11-07 华为技术有限公司 一种MicroTCA系统、时钟卡及提供时钟的方法
US9059812B2 (en) 2007-08-08 2015-06-16 Huawei Technologies Co., Ltd. MicroTCA carrier, clock card and method for providing a clock
CN101132247B (zh) * 2007-09-28 2011-04-06 中兴通讯股份有限公司 一种实现主备时钟相位对齐的方法及其装置
CN101540717B (zh) * 2008-03-18 2011-11-23 华为技术有限公司 传输设备和设备内部传输业务的方法
WO2010145093A1 (zh) * 2009-06-19 2010-12-23 中兴通讯股份有限公司 使主备时钟相位对齐的方法和装置
US8731125B2 (en) 2009-06-19 2014-05-20 Zte Corporation Method and apparatus for aligning phases of a master clock and a slave clock
CN102394641A (zh) * 2011-11-04 2012-03-28 龙芯中科技术有限公司 在处理器中控制不同锁相环输出时钟的控制系统和方法
CN102394641B (zh) * 2011-11-04 2014-08-06 龙芯中科技术有限公司 在处理器中控制不同锁相环输出时钟的控制系统和方法
CN102684807A (zh) * 2012-05-21 2012-09-19 中兴通讯股份有限公司 一种时钟恢复方法和装置
CN107885677A (zh) * 2014-03-06 2018-04-06 联发科技股份有限公司 对电子装置执行信号控制的装置及方法

Also Published As

Publication number Publication date
US20080095292A1 (en) 2008-04-24
WO2007000111A1 (fr) 2007-01-04

Similar Documents

Publication Publication Date Title
CN1889415A (zh) 一种使主备时钟板相位对齐的装置和方法
AU2010257957B2 (en) Clock detection method and device
US8731125B2 (en) Method and apparatus for aligning phases of a master clock and a slave clock
US6813721B1 (en) Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock
CN1859004A (zh) 一种锁相环及提高时钟精度的方法
US9419783B1 (en) Phase detecting apparatus and phase adjusting method
CN114237948A (zh) 晶振时钟失效检测方法
CN1905421A (zh) 一种无线通信系统的功率检测方法和装置
US20120269243A1 (en) Phase detector, phase detecting method, and clock-and-data recovery device
WO2006057779A1 (en) Frequency to digital conversion
CN1245814C (zh) Gps定时系统的时钟改进方法和装置
CN1780488A (zh) 一种程控交换机系统时钟校准装置和方法
CN101183995A (zh) 一种使主备时钟倒换时相位对齐的方法和主备时钟系统
CN102136832A (zh) 时钟信号检测方法及系统
CN102769430B (zh) 时钟产生方法、无参考频率接收器以及无晶体振荡器系统
CN1324815C (zh) 信号相位跟踪网络
CN1221080C (zh) 平滑的时钟切换方法及时钟系统
CN101145837B (zh) 一种可自动恢复可用业务时钟的电路系统及方法
CN111262562A (zh) 亚稳态检测电路
KR101488597B1 (ko) 멀티채널 인터페이스 장치
CN100428647C (zh) 一种使通讯系统的主备用时钟保持一致的方法
CN221008137U (zh) 时钟同步电路及测试机
CN106301744B (zh) 一种时钟板时钟保护倒换的方法及装置
CN116991769A (zh) 一种spi主接口的数据采样方法和装置
CN116865892A (zh) 一种多模源的高精度核心化vpx时统终端系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070103