CN1324815C - 信号相位跟踪网络 - Google Patents
信号相位跟踪网络 Download PDFInfo
- Publication number
- CN1324815C CN1324815C CNB031408974A CN03140897A CN1324815C CN 1324815 C CN1324815 C CN 1324815C CN B031408974 A CNB031408974 A CN B031408974A CN 03140897 A CN03140897 A CN 03140897A CN 1324815 C CN1324815 C CN 1324815C
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- local vibration
- vibration source
- source signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种信号相位跟踪网络,用于跟踪多个参考源信号相位,包括提供基准本振源信号以便跟踪参考源信号的本振源,该网络还包括:时钟驱动器,用于驱动本振源输出多个信号以跟踪相应的多个参考源信号;多个相位调整电路,分别与时钟驱动器信号输出端相连,所述相位调整电路用于根据时钟驱动器输出的一路本振源信号,跟踪一路参考源信号并根据跟踪检测结果调整时钟驱动器输出的该路本振源信号相位。本发明通过时钟驱动器驱动本振源提供多个本振源信号,可用于跟踪多个参考源信号,由于只使用了一个本振源实现跟踪多个参考源信号,可靠性相对提高。
Description
技术领域
本发明涉及信号跟踪技术,更具体的涉及一种信号相位跟踪网络。
背景技术
通常,通信中传输的信号具有频率和相位两种属性,基于信号频率、相位的变化处理是现代通信的基础,做为其中的一方面,信号跟踪技术也在不断的向前发展。信号跟踪技术是指通过跟踪检测信号的变化(包括频率变化或相位变化等),以达到进一步控制信号传输的目的,其在通信中具有重要的位置,在各个行业都有广泛应用,特别是涉及通信的行业中,例如航天通信、卫星通信以及移动通信中,信号跟踪检测都是必不可少的关键部分。现有的信号跟踪技术有多种,但基本原理都是基于检测信号的频率(或相位)变化展开的,通过跟踪检测信号的频率(或相位)变化,可以了解通信的状态,以便在出现故障时迅速找到原因,或通过反馈控制使通信保持一定的状态。锁相环技术就是一种广泛应用的跟踪控制信号相位的技术,通过跟踪参考源信号的相位变化,进一步达到控制信号输出,使输出信号稳定的目的,其实现主要基于相位反馈控制的原理,请参看图1所示的锁相环(PLL)组成模块图,锁相环(PLL)主要由鉴相器11(Phase Detector,PD)、环路滤波器12(Loop Filter,LF)和压控振荡器13(VoltageControlled Oscillator,VCO)三个基本部件组成,其中鉴相器11用于对参考源信号与本振源信号进行鉴相,并输出鉴相结果给低通滤波器12,所述的低通滤波器12则对鉴相器11输出信号进行滤波,并转化为电压信号输出给压控振荡器13,所述的压控振荡器13则将输出结果反馈回鉴相器11,这样的循环反馈处理能使压控振荡器13的频率和相位均与输入参考源信号保持确定的关系,并且使输入参考源信号中存在的噪声及压控振荡器13自身的相位噪声得到一定的抑制。但实际通信中需要跟踪检测的参考源信号可能并不止一个,要解决这个问题,有两种实现方案:
第一种方案,应用锁相环闭环电路对多个频率相近的参考源信号跟踪,这种方案存在下面的缺点:
1、锁相环是一个闭环系统,一个锁相环电路只能跟踪一个参考源信号,要想实现跟踪多个参考源信号就需多个锁相环电路,即一个本振源信号跟踪一个参考源信号,显然这种实现方案并不经济,而且本振源,例如石英晶体振荡器,可靠性差,使用越多,电路系统的可靠性就越差,譬如,本振源为石英晶体压控振荡器(VCXO),目前业界的失效率大约为100FITS,假设使用10个VCXO,则失效率就为1000FITS,这将大大影响系统的可靠性;
2、锁相环是一种反馈控制闭环系统,因此存在不稳定的可能性,当在某一频率上,环路的开环增益大于1,而相移接近180度时,环路可能产生振荡。
第二种方案,打开锁相环,即锁相环处于开环状态,由多个开环的锁相环电路对多个参考源信号进行跟踪,这种方法有下面的缺点:
1、开环时压控振荡器的相位噪声对锁相环路噪声影响很大,而闭环锁相环电路对于压控振荡器的相位噪声有很好的过滤作用,如果使锁相环处于开环跟踪参考源信号相位的话,锁相环就没有上述的优势,反而由于压控振荡器的存在出现上述的问题;
2、锁相环中对压控振荡器的使用要求较高,如频率稳定度好,控制灵敏度高,控制特性的线性度要好,线性区域要宽,噪声尽可能低,这些要求之间往往是矛盾的,设计时要折衷考虑,如果处于开环状态,显然压控振荡器的使用将形成上述的问题,使设计更加复杂。
发明内容
本发明提供一种信号相位跟踪网络,以解决现有技术在当有多个频率相近的参考源时不能利用一个本振源跟踪多个参考源的问题。
为了实现本发明的上述目的,本发明提供的一种信号相位跟踪网络,用于跟踪多个参考源信号相位,包括提供基准本振源信号以便跟踪参考源信号的本振源,该网络还包括:
时钟驱动器,用于驱动本振源输出多个信号以跟踪相应的多个参考源信号;
至少二个相位调整电路,分别与时钟驱动器信号输出端相连,所述相位调整电路用于根据时钟驱动器输出的一路本振源信号,跟踪一路参考源信号并根据跟踪检测结果调整时钟驱动器输出的该路本振源信号相位。
具体的,所述相位调整电路包括:
鉴相器,用于将一路本振源信号与一路参考源信号进行鉴相,并输出相位误差电压;
滤波器,用于对来自鉴相器的相位误差电压进行滤波并输出;
移相器,用于根据滤波器输出的电压对所述本振源信号进行移相。
另外,所述相位调整电路还包括:
过零检测器,用于检测鉴相器输出的相位误差电压,在所述的相位误差电压从最大值或最小值向零值跳变时,输出一个使本振源信号增加或减少一个波形的控制信号给波形增减器;
波形增减器,用于根据过零检测器输出的控制信号使本振源信号增加或减少一个波形,并输出给移相器。
与现有技术相比,本发明具有下面的优点:
1、通过时钟驱动器驱动本振源提供多个本振源信号,可用于跟踪多个参考源信号,由于只使用了一个本振源实现跟踪多个参考源信号,可靠性相对提高;
2、本发明中的开环相位跟踪网络中没有应用压控振荡器,解决了锁相环开环状态下应用压控振荡器造成的诸多问题,如压控振荡器的相位噪声对锁相环路噪声的影响,压控振荡器对频率稳定度、控制灵敏度以及控制特性的线性度等的不同要求造成的设计复杂;
3、锁相环是一种反馈控制系统,因此存在不稳定的可能性,当在某一频率上,环路的开环增益大于1,而相移接近180度时,环路可能产生振荡,而本发明由于是开环,稳定性较好,另一方面,通过加入过零检测器和波形增减器,跟踪参考源信号相位的范围可以扩展到360度的范围,而不存在稳定性的问题。
附图说明
图1是现有技术锁相环的组成模块图;
图2是本发明第一实施例的组成模块图;
图3是本发明第二实施例的组成模块图;
图4是本发明第三实施例的组成模块图;
图5是本发明第四实施例的组成模块图;
图6是本发明对输出波形整形的组成模块图。
具体实施方式
如图2所示,本发明的第一实施例,可用于跟踪多个参考源信号并根据跟踪检测的结果控制本振源信号输出的信号相位跟踪网络,包括一个提供基准本振源信号的本振源10,另外还包括时钟驱动器21,用于驱动本振源10输出多个信号以跟踪相应的多个参考源信号;至少两个相位调整电路22,分别与时钟驱动器21信号输出端相连,所述相位调整电路22用于根据时钟驱动器21输出的一路本振源信号,跟踪一路参考源信号并根据跟踪检测结果调整时钟驱动器21输出的该路本振源信号相位。
如图3所示,本发明的第二实施例,可用于跟踪多个参考源信号并根据跟踪检测的结果控制本振源信号输出的信号相位跟踪网络,包括一个提供基准本振源信号的本振源10,另外还包括时钟驱动器21,用于驱动本振源10输出多个信号以跟踪相应的多个参考源信号;至少两个鉴相器11、滤波器12及压控移相器30组成的相位调整电路组,每组中鉴相器11用于将一路本振源信号与一路参考源信号进行鉴相,并输出相位误差电压;滤波器12,用于对来自鉴相器11的相位误差电压进行滤波并输出;压控移相器30,用于根据滤波器12输出的电压对所述本振源信号进行移相。
如图4所示,本发明的第三实施例,可用于跟踪多个参考源信号并根据跟踪检测的结果控制本振源信号输出的信号相位跟踪网络,包括一个提供基准本振源信号的本振源10,另外还包括时钟驱动器21,用于驱动本振源10输出多个信号以跟踪相应的多个参考源信号;至少两个鉴相器11、滤波器12、压控移相器30及固定延时器40组成的相位调整电路组,每组中鉴相器11用于将一路本振源信号与一路参考源信号进行鉴相,并输出相位误差电压;滤波器12,用于对来自鉴相器11的相位误差电压进行滤波并输出;固定延时器40,位于时钟驱动器21与压控移相器30之间,用于对输出给压控移相器30的本振源信号补偿鉴相器11和滤波器12造成的延时;压控移相器30,用于根据滤波器11输出的电压对所述本振源信号进行移相。
如图5所示,本发明的第四实施例,可用于跟踪多个参考源信号并根据跟踪检测的结果控制本振源信号输出的信号相位跟踪网络,包括一个提供基准本振源信号的本振源20,另外还包括时钟驱动器21,用于驱动本振源10输出多个信号以跟踪相应的多个参考源信号;至少两个鉴相器11、滤波器12、压控移相器30、固定延时器40及过零检测器50和波形检测器51组成的相位调整电路组,每组中鉴相器11用于将一路本振源信号与一路参考源信号进行鉴相,并输出相位误差电压;滤波器12,用于对来自鉴相器11的相位误差电压进行滤波并输出;固定延时器40,位于时钟驱动器21与压控移相器30之间,用于对输出给压控移相器30的本振源信号补偿鉴相器11和滤波器12造成的延时;过零检测器50,用于检测鉴相器11输出的相位误差电压,在所述的相位误差电压从最大值(或最小值)向零值跳变时,输出一个使本振源信号增加(或减少)一个波形的控制信号给波形增减器51;波形增减器51,位于时钟驱动器21与固定延时器40之间,用于根据过零检测器50输出的控制信号使本振源信号增加(或减少)一个波形,并输出给压控移相器30;压控移相器30,用于根据滤波器11输出的电压对所述本振源信号进行移相并输出。
以下参照图2说明本发明信号相位跟踪网络的工作原理。
一个本振源10通过时钟驱动器21驱动可输出多路本振源信号以便跟踪多路参考源信号,其中的一路本振源信号送入一个相位调整电路22中跟踪一路参考源信号,根据跟踪检测的结果调整该路本振源信号相位并输出,由于只用了一个本振源10就实现跟踪多个参考源信号,因此,避免了使用多个本振源造成的可靠性差的问题。
以下参照图3说明由鉴相器11、滤波器12及压控移相器30组成的相位调整电路22的工作方式。由于各个相位调整电路22的工作方式是相同的,下面仅以跟踪第一路参考源信号的相位调整电路22进行说明。
当时钟驱动器21输出一个本振源信号后,一路送入鉴相器11,另一路送给压控移相器30,其中送入鉴相器11的一路本振源信号与第一路参考源信号鉴相,鉴相器11根据鉴相的结果相应输出一个相位误差电压,滤波器12接收该误差电压后,还需要进行滤波处理,以将该误差电压平滑处理后输出给压控移相器30,所述的压控移相器30是一个压控元件,根据滤波器输出的平滑处理过的误差控制电压调整本振源信号相位并最终输出。与现有技术不同的是本发明中信号相位跟踪网络采用了开环系统,为了避免跟踪电路中由于压控振荡器的存在而形成的频率稳定度不好,控制灵敏度要求较高以及压控振荡器的相位噪声对环路噪声的影响等,本发明中采用了一个压控移相器30,以避免上述的问题。
下面请参看图4,实际的信号传输过程中,信号经过鉴相器11和滤波器12输出会产生一定的延时,如果延时过大,会使通过压控移相器30调整输出的信号产生误差,因此,优化的,可在相位调整电路22中加入一个固定延时器40,所述的固定延时器40主要用于补偿鉴相器11和滤波器12造成的延时,实际实施时,可如图4加在时钟驱动器21和压控移相器30之间,也可在鉴相器11及滤波器12之后加入一个延时补偿器(没有在图4中示出),加入延时器后的工作方式类同,这里不再赘述。
下面请参看图5,进一步说明本发明的相位跟踪电路,与上述实施例不同的是本实施例中在相位调整电路22中加入了一个过零检测器50和一个波形增减器51,由于其他部分如鉴相器11及滤波器12和压控移相器30的工作方式是相同的,以下只重点叙述过零检测器50和波形增减器51的工作方式,具体的跟踪参考源信号时,过零检测器50检测鉴相器10输出的相位误差电压,当参考源相位超前本振源相位360度时,鉴相器11输出电压会产生跳变,即从最大值向零值跳变,这时过零检测器50会检测到这个电压的跳变,并输出一个控制信号给波形增减器51,控制波形增减器给本振源信号增加一个波形,而当参考源相位落后本振源相位360度时,鉴相器11输出电压会从最小值向零值跳变,这时过零检测器50会检测到这个电压的跳变,同样输出一个控制信号给波形增减器51,控制波形增减器51给本振源信号减少一个波形,不难看出,本发明的相位跟踪电路跟踪参考源相位的范围从原来锁相环的180度提高到了360度,也即本发明不但可以跟踪相位的变化,也可跟踪频率的变化。
上述本实施方式中滤波器12的作用主要是平滑处理鉴相器10输出的脉冲电压信号,所以实际只需用一个积分器就可实现,另外,如图6所示,本发明的相位跟踪网络中还可以包括一个整形器60,用于将相位调整电路22输出的信号进行整形,例如在本振源信号或参考源信号为方波的情况,所述的整形器60可将相位调整电路22输出的正弦波整形为方波。
以上所述,仅为本发明的优选实施例而已,非因此即局限本发明的权利范围,凡运用本发明说明书及附图内容所为的等效变化,均理同包含于本发明的权利要求范围内。
Claims (7)
1、一种信号相位跟踪网络,用于跟踪多个参考源信号相位,包括提供基准本振源信号以便跟踪参考源信号的本振源,其特征在于,该网络还包括:
时钟驱动器,用于驱动本振源输出多个信号以跟踪相应的多个参考源信号;
至少二个相位调整电路,分别与时钟驱动器信号输出端相连,所述相位调整电路用于根据时钟驱动器输出的一路本振源信号,跟踪一路参考源信号并根据跟踪检测结果调整时钟驱动器输出的该路本振源信号相位。
2、根据权利要求1所述的信号相位跟踪网络,其特征在于,所述相位调整电路包括:
鉴相器,用于将一路本振源信号与一路参考源信号进行鉴相,并输出相位误差电压;
滤波器,用于对来自鉴相器的相位误差电压进行滤波并输出;
移相器,用于根据滤波器输出的电压对所述本振源信号进行移相。
3、根据权利要求2所述的信号相位跟踪网络,其特征在于,所述相位调整电路还包括一个固定延时器,位于时钟驱动器与移相器之间,用于补偿鉴相器和滤波器造成的延时。
4、根据权利要求2所述的信号相位跟踪网络,其特征在于,所述相位调整电路还包括延时补偿器,位于滤波器和移相器之间,用于补偿鉴相器和滤波器造成的延时。
5、根据权利要求3所述的信号相位跟踪网络,其特征在于,所述相位调整电路还包括:
过零检测器,用于检测鉴相器输出的相位误差电压,在所述的相位误差电压从最大值或最小值向零值跳变时,输出一个使本振源信号增加或减少一个波形的控制信号给波形增减器;
波形增减器,位于时钟驱动器与固定延时器之间,用于根据过零检测器输出的控制信号使本振源信号增加或减少一个波形,并输出给移相器。
6、根据权利要求2、3或4所述的信号相位跟踪网络,其特征在于,所述滤波器为积分器。
7、根据权利要求1所述的信号相位跟踪网络,其特征在于,所述网络还包括整形器,与相位调整电路输出端相连,用于对相位调整电路输出的波形进行整形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031408974A CN1324815C (zh) | 2003-06-06 | 2003-06-06 | 信号相位跟踪网络 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031408974A CN1324815C (zh) | 2003-06-06 | 2003-06-06 | 信号相位跟踪网络 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1553592A CN1553592A (zh) | 2004-12-08 |
CN1324815C true CN1324815C (zh) | 2007-07-04 |
Family
ID=34323927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031408974A Expired - Fee Related CN1324815C (zh) | 2003-06-06 | 2003-06-06 | 信号相位跟踪网络 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1324815C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101741451B (zh) * | 2008-11-24 | 2013-04-24 | 财团法人工业技术研究院 | 极化发射器,相位调变器以及相位调变方法 |
CN101958712B (zh) * | 2010-11-10 | 2012-06-06 | 南京大学 | 无相位差的模拟锁相环电路 |
CN115642997A (zh) * | 2017-08-12 | 2023-01-24 | 日本电气株式会社 | 用于确定相位跟踪参考信号配置参数的方法和装置 |
CN109787616B (zh) * | 2019-01-17 | 2022-07-08 | 西安电子科技大学 | 一种频率信号切换系统及切换方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128809A (en) * | 1989-06-29 | 1992-07-07 | Digital Equipment Corporation | Coherent multi-frequency synthesis |
JPH10171549A (ja) * | 1996-12-05 | 1998-06-26 | Mitsubishi Electric Corp | Pllクロックドライバ装置及びlsi装置 |
US5970110A (en) * | 1998-01-09 | 1999-10-19 | Neomagic Corp. | Precise, low-jitter fractional divider using counter of rotating clock phases |
JP2001202155A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 低消費電力処理装置 |
CN1409490A (zh) * | 2001-09-30 | 2003-04-09 | 深圳市中兴通讯股份有限公司上海第二研究所 | 基于数字锁相环的去抖电路 |
-
2003
- 2003-06-06 CN CNB031408974A patent/CN1324815C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128809A (en) * | 1989-06-29 | 1992-07-07 | Digital Equipment Corporation | Coherent multi-frequency synthesis |
JPH10171549A (ja) * | 1996-12-05 | 1998-06-26 | Mitsubishi Electric Corp | Pllクロックドライバ装置及びlsi装置 |
US5970110A (en) * | 1998-01-09 | 1999-10-19 | Neomagic Corp. | Precise, low-jitter fractional divider using counter of rotating clock phases |
JP2001202155A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 低消費電力処理装置 |
CN1409490A (zh) * | 2001-09-30 | 2003-04-09 | 深圳市中兴通讯股份有限公司上海第二研究所 | 基于数字锁相环的去抖电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1553592A (zh) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | A 155-MHz clock recovery delay-and phase-locked loop | |
CN100508398C (zh) | 可调整增益曲线的相位检测电路与其方法 | |
CA2130871C (en) | Method and apparatus for a phase-locked loop circuit with holdover mode | |
CN1201490C (zh) | 相位同步循环电路以及数据再生装置 | |
CN106656168B (zh) | 时钟数据恢复装置及方法 | |
US8638896B2 (en) | Repeate architecture with single clock multiplier unit | |
US20210067164A1 (en) | Locking technique for phase-locked loop | |
CN101064511A (zh) | Pll电路及其干扰防止方法及搭载了此电路的光盘装置 | |
US20110234274A1 (en) | Semiconductor device | |
CN1324815C (zh) | 信号相位跟踪网络 | |
CN1230985C (zh) | 具有整形相位误差信号的锁相环及其方法 | |
CN101030782A (zh) | 时钟分配电路和其方法 | |
CN115714596A (zh) | 一种时钟数据恢复电路、显示芯片及显示设备 | |
CN1463494A (zh) | 半导体集成电路 | |
CN111147071B (zh) | 一种应用于时钟数据恢复电路的比例通路增益调节器 | |
CN1072411C (zh) | 一种控制锁相环的方法以及一种锁相环 | |
CN1354562A (zh) | 输出相对输入时钟具有固定相位差的时钟的pll电路 | |
CN1745518A (zh) | 包括可变延迟和离散延迟的锁相环 | |
CN115694477B (zh) | 一种基于小范围死区产生模块架构的亚采样锁相环 | |
CN1494217A (zh) | 低稳态误差的锁相回路及其校正电路 | |
CN108988853B (zh) | 数字辅助锁定电路 | |
CN1543074A (zh) | 能够消除偏移的锁相环系统 | |
US20080284526A1 (en) | Tuning circuit and method | |
CN1711691A (zh) | 具有均衡自动调节相位线路的锁相环 | |
CN1726643A (zh) | 使用时间周期抑制器的低锁定时间的延迟锁定环 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20150606 |
|
EXPY | Termination of patent right or utility model |