JP3447671B2 - 二重化クロック選択方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、二重化されたクロ
ックの切替時に発生する変動を軽減するためのクロック
選択制御方法及び方式に関する。

【０００２】

【従来の技術】従来、運用（現用）系と予備系に二重化
されたクロック装置を切替えて使用する二重化クロック
選択制御方式においては、上位クロック供給装置に従属
同期したクロックそのもの、もしくは受信クロックその
ものを切り替えて出力し、周波数および位相を監視、制
御する方法が主流であり、これにより切替え時に発生す
るクロックの変動を軽減もしくは最小にしようとするも
のであった。

【０００３】図５は、このような二重化されたクロック
装置の一構成例を示す図である。図５において、クロッ
ク装置はクロック装置３０および４０として二重化され
ており、それぞれ上位クロック供給装置からのクロック
をクロック受信回路３１および４１にて受信し、後段の
セレクタ３３および４３へ供給する。セレクタ３３およ
び４３はどちらのルートを選択するかを決定する選択制
御回路３２および４２の出力信号に従って、クロック受
信回路３１および４１の何れかを位相同期発振回路３４
および４４に供給し、受信クロックに位相同期のとれた
クロックを出力する。

【０００４】また、運用系と予備系に二重化されたクロ
ック装置を切替えにおいて、二重化した受信クロックを
各クロック装置内で複数の遅延時間を与えた受信クロッ
クを生成して、予備系のクロック装置の受信クロックを
運用系で使用している受信クロックの位相との間の位相
差が最小になるように選択しておいて、予備系から運用
系に切り替える方式が特開平８−９７７５０号公報に記
載されている。

【０００５】

【発明が解決しようとする課題】従来の二重化されたク
ロック装置では、現運用系装置に供給されるクロックに
障害等の理由により劣化が生じた場合、二重化装置であ
ることからすると、予備系装置が新運用系となって動作
するか、予備系装置を経由したクロックに同期して現運
用系のまま運用を続ける場合が考えられるが、どちらの
場合においても切替えに伴うクロックの変動をの影響を
軽減もしくは最小にすることが困難である。これは切換
により変動するクロックが自系装置および他系装置に供
給されている為であり、そのクロックに合わせてクロッ
ク装置が動作する為である。このように二重化されたク
ロック装置間でクロックそのものを自系装置および他系
装置に供給する場合には、必ずクロックの劣化を伴い、
さらに、その際の伝送距離、伝送媒体などの制約も厳し
くなる。

【０００６】また、このような方式では、クロックが変
動する動作を比較的短時間で完了させるように制御する
ことが多いが、これがかえって単位時間たりのクロック
変動量を大きくしてしまうという問題もある。

【０００７】また、特開平８−９７７５０号公報記載の
二重化されたクロック装置の切換えでは、自装置に供給
される二つのクロックが互いに周波数同期されているこ
とを前提とするものであり、供給されるクロックに周波
数差がある場合には切替えの際のクロック変動が大き
く、クロックを安定供給することができないこという問
題がある。

【０００８】（発明の目的）本発明の目的は、二重化さ
れたクロック装置の切替時に発生するクロックの変動を
軽減することであり、これによって通信システム等に求
められる信頼性を向上させることにある。

【０００９】

【課題を解決するための手段】本発明の二重化クロック
選択制御方法は、受信クロックと電圧制御発振器の出力
の分周出力との位相差情報を平均化回路を介して前記電
圧制御発振器を制御する位相同期回路を備える運用系及
び予備系の二重化クロック選択制御方法において、予備
系の位相同期回路は、運用系の位相差情報により電圧制
御発振器を制御することにより、予備系から運用系への
切換時に発生するクロックの変動を軽減するようにした
ことを特徴とする。

【００１０】本発明の二重化クロック選択制御方式は、
それぞれ受信クロックを入力する位相同期回路を備える
運用系及び予備系からなる二重化クロック選択制御方式
において、前記各位相同期回路は、電圧制御発振器と、
前記受信クロックと前記電圧制御発振器の出力の分周出
力との位相を比較し位相差情報を出力する位相差情報出
力回路（例えば図１の位相比較回路１２、量子化回路１
３）と、各位相同期回路の位相差情報出力回路が出力す
る位相差情報を入力するセレクタ回路と、前記セレクタ
回路の出力を平均化し、平均化出力により前記電圧制御
発振器を制御する制御回路（例えば図１の演算制御回路
１５、デジタル／アナログ変換回路１６）と、前記セレ
クタが運用系の位相差情報を選択して出力するように切
り替える選択制御回路とを有し、受信クロックを切り替
えた時に発生するクロックの変動を軽減するようにした
ことを特徴とする。

【００１１】また、前記位相差情報出力回路は、受信ク
ロックと前記電圧制御発振器の出力の分周出力との位相
差を出力する位相比較回路と、前記位相比較回路の出力
をデジタル量子化する量子化回路とを備え、前記制御回
路は、前記平均化のパラメータＮを可変にできるＮ設定
回路と、前記Ｎ設定回路のパラメータＮに応じて単位時
間あたりの周波数変化量を決定する演算制御回路と、前
記演算回路の出力をアナログ制御電圧に変換するデジタ
ル／アナログ変換回路とを備えることを特徴とし、各位
相同期回路は、それぞれ前記電圧制御発振器の出力を分
周する分周回路を備え、前記分周回路は予備系の動作に
おいて運用系の分周出力との位相を整合させる機能を有
することを特徴とする。

【００１２】本発明のクロック選択制御方式は、より具
体的には、二重化されたクロック装置を含むクロック選
択制御方式において、前記二重化されたクロック装置は
それぞれ、上位クロック供給装置より受信する受信クロ
ックと、自系装置が出力するクロックを分周回路により
前記受信クロックと同等の周波数に分周したクロックと
の位相比較を行う位相比較回路と、前記位相比較回路よ
り出力する位相差を入力し量子化データとして出力する
量子化回路と、自系装置の前記量子化回路より出力する
量子化データと他系装置の前記量子化回路より出力する
量子化データの何れかを選択するセレクタと、前記セレ
クタが運用系の量子化データを選択して出力するように
切り替え制御する選択制御回路と、前記セレクタが出力
する一定時間分の量子化データを蓄積して一定時間分の
量子化データに最新の量子化データを加え平均化データ
を算出して出力する演算制御回路と、前記演算制御回路
が出力する平均化データを制御電圧に変換するデジタル
／アナログ変換回路と、前記デジタル／アナログ変換回
路より出力される制御電圧により制御され発振する電圧
制御発振器と、前記電圧制御発振器より出力されるクロ
ックを他系装置の分周したクロックと位相同期のとれた
クロックに分周する前記分周回路と、単位時間あたりの
周波数変化量を決定するパラメータＮを可変にできるＮ
設定回路と、を含み、二重化された受信クロックを切り
替えた時に発生するクロックの変動を軽減するようにし
たことを特徴とする。

【００１３】また、二重化されたクロック装置を含む通
信システムに適用し、前記位相比較回路と、前期量子化
回路と、前記セレクタと、前記選択制御回路と、前記演
算制御回路と、前記デジタル／アナログ変換回路と、前
記電圧制御発振器と、前記分周回路と、前記Ｎ設定回路
とを前記通信システムの外部の独立したシステム制御装
置として構成し、二重化されたクロック装置、すなわち
出力クロックを切り替えた場合に発生するクロックの変
動を軽減するようにしたことを特徴とする。

【００１４】（作用）運用系の位相同期回路の位相差情
報出力回路にて受信クロックと出力クロックの位相差情
報を出力し、前記位相差情報を予備系の位相同期回路に
入力して、予備系において運用系と同等の位相差情報に
よる制御電圧を生成して電圧制御発振器を制御する。予
備系から運用系への切替時に、予備系の電圧制御発振器
は運用系と同様の位相から切り替わり電圧制御発振器の
制御は平均化回路の機能により、クロック装置の切替え
の際に発生するクロック変動が軽減される。

【００１５】上位クロック供給装置から入力された受信
クロックに劣化が生じた場合、もしくは二重化したクロ
ック装置の切替えによっても、クロックの変動を最小限
に抑え、その後段に位置する装置に対し、極力変動の少
ない出力クロックを供給する。

【００１６】また、量子化データはデジタルで演算処理
を行う為、アナログ処理と比較した場合に、単位時間あ
たりのクロック変動量を少なくすることが容易となり、
これによってもクロック装置および受信クロックの切替
えの際に発生するクロック変動を軽減することができ
る。さらに、二重化された装置間でデジタルデータであ
る量子化データを自系装置および他系装置にて共有する
為、装置間にて信号を伝送する場合の伝送距離、伝送媒
体などの制約を受けにくく、送信データの劣化を防ぐこ
とができる。

【００１７】より具体的には、二重化されたクロック装
置において、それぞれ上位クロック供給装置から入力さ
れた受信クロックの位相と自系装置より出力するクロッ
クの位相との比較を行い、比較結果である位相差を量子
化し、量子化データを自系装置および他系装置にて共有
し、その量子化データを元にそれぞれ自系装置のデジタ
ルＰＬＬにて平滑化を行う。運用系装置と予備系装置は
同等の量子化データをもとにして動作するため、これに
より装置の切替えの際に発生するクロックの変動を軽減
する。また、共有する量子化データをもとにデジタルＰ
ＬＬによる制御を行うことによって、受信クロックの切
替えを含む過渡的な入力クロック変動に対しても出力ク
ロックの変動を軽減する。

【００１８】

【発明の実施の形態】本発明の二重化クロック選択方法
及び方式について、一実施の形態を図面を参照して説明
する。

【００１９】（構成の説明）図１は、本発明の一実施の
形態のデジタルＰＬＬを用いたクロック選択制御方法及
び方式を示すブロック図である。クロック装置１０は０
系クロック装置、２０は１系クロック装置を示し、運用
系及び予備系として二重化したクロック装置を構成す
る。クロック装置１０および２０はそれぞれ以下の構成
を備える。

【００２０】上位のクロック供給源である上位クロック
供給装置から入力された受信クロックの位相と分周回路
１８および２８から出力されるクロックとの位相を比較
し、その結果の位相差を出力する位相比較回路１１およ
び２１と、位相比較回路１１および２１から出力される
データを量子化して出力する量子化回路１２および２２
と、自系装置の量子化回路から出力される量子化データ
と他系の量子化回路から出力される量子化データを入力
し選択するセレクタ１３および２３と、セレクタ１３お
よび２３の選択を制御する選択制御回路１４および２４
と、一定時間分の量子化データを蓄積し、一定時間分の
量子化データに最新の量子化データを加え、平均化した
演算結果により電圧換算値を算出し出力する演算制御回
路１５および２５と、演算制御回路１５および２５から
出力されるデータを入力し、そのデータ値により決まる
制御電圧を出力するデジタル／アナログ変換回路１６お
よび２６と、デジタル／アナログ変換回路１６および２
６より出力される制御電圧により、上位クロック供給装
置から入力されたクロックと同期したクロックを出力す
る電圧制御発振器１７および２７と、電圧制御発振器１
７および２７より出力されるクロックを、上位クロック
供給装置から入力されたクロックと同等の周波数に分周
する前記分周回路１８および２８と、単位時間あたりの
周波数変化量を決定するパラメータＮを可変に出来るＮ
設定回路１９および２９とを有する。

【００２１】（動作の説明）次に、本実施の形態のデジ
タルＰＬＬを用いた二重化クロック選択制御方法及び方
式の動作について以下説明する。

【００２２】クロック装置１０および２０は、運用系及
び予備系の二重化したクロック装置の構成でなり、それ
ぞれ受信クロックを入力し何れかが運用系として同期発
振によるクロックを後段の装置へを供給する。外部から
入力される受信クロックの不具合が発生した場合もしく
は運用系が自系装置内に不具合が発生した場合に、予備
系への切替えを行う二重化構成で運用される。

【００２３】位相比較回路１１および２１は、それぞれ
入力された受信クロックの位相と分周回路１８および２
８から出力されるクロックとの位相を比較し、その結果
の位相差を出力する。本回路は入力されるクロックの１
クロック時間Ｔに一度、位相差データを更新する動作を
連続的に続ける。

【００２４】量子化回路１２および２２は位相比較回路
１１および２１から出力される位相差情報を入力し量子
化して出力する。

【００２５】図２は、位相比較回路１１および２１、量
子化回路１２および２２における位相比較及び量子化の
動作を示す図である。入力クロックと分周回路の出力ク
ロックとから、位相比較回路１１および２１より位相比
較結果である位相差情報を出力し、量子化回路１２また
は２２は、前記出力の位相差の時間帯（間隔）にカウン
タにより高速クロックをカウントすることによりカウン
ト値を量子化データとして出力する。この動作は受信ク
ロックの１クロック周期毎に繰り返す。つまり、前記カ
ウント値は周期毎に量子化データとして量子化回路１２
および２２から出力する。ここで使用する高速クロック
は周波数が高ければその分、量子化誤差を少なくするこ
とが可能になる。

【００２６】セレクタ１３および２３は、自系装置の量
子化回路から出力される量子化データと他系装置の量子
化回路から出力される量子化データを入力し、選択制御
回路１４および２４にて決定した方を選択して出力す
る。

【００２７】選択制御回路１４および２４は、自系クロ
ック装置が現運用系であれば自系量子化回路の出力を選
択し、自系クロック装置が予備系であれば他系量子化回
路の出力を選択する論理を備える。これにより予備系は
運用系への切換以前に、現運用系と同様に現運用系の量
子化回路の出力により電圧制御発振器等が制御されるか
ら、クロック装置１０、２０の切替え時の変動を軽減す
ることを可能とする。

【００２８】演算制御回路１５および２５は、それぞれ
セレクタ１３および２３より出力される量子化データの
一定時間分（Ｔ×Ｎ）を蓄積し、量子化データの先頭の
データを除くＴ×（Ｎ−１）時間分の量子化データに、
最新の量子化データを加え、平均化した演算結果により
量子化データ毎に電圧換算値を算出する演算処理を行
う。ここで、Ｎは平均化の期間を決定する数値であり任
意であるが、単位時間あたりの周波数変化を決めるパラ
メータであり、Ｎが小さければ単位時間あたりの周波数
変動の傾きが大きくなり、Ｎが大きければ傾きは小さく
なるので、これにより受信クロックの切替えや、過渡的
な入力クロックの変動に対しても比較的安定したクロッ
クを出力することを可能とする。本回路は位相差情報を
もとにした量子化データにより電圧制御発振器１７およ
び２７の制御電圧を制御し出力する。

【００２９】図３は、演算制御回路１５および２５の時
間平均算出動作のフローチャートを示す図である。演算
制御回路１５および２５における演算制御の時間平均算
出動作は以下のとおりである。

【００３０】初期設定において、ｉ、ｊ、Ｎ個の量子化
データのＴＯＴＡＬ値及び位相差の量子化データの時間
平均値ＡＶを０とする（ｓ１）。量子化データＤＴ
（ｉ）が入力すると（ｓ２）、受信クロック１周期の量
子化データＤＴ（ｉ）をメモリＭＥＭ（ｉ）に代入し
（Ｓ３）、ＴＯＴＡＬ＋ＤＴ（ｉ）を演算し、ｉをイン
クリメントする。以降、ステップｓ２〜ｓ５を繰り返す
（ｓ６、Ｙｅｓ）。ｉ＝Ｎ（任意の固定値）になると
（ｓ６、Ｎｏ）、ＴＯＴＡＬ／Ｎの演算によりそれまで
のＮ個の量子化データの平均値ＡＶを算出して出力する
（ｓ７）。ここでメモリＭＥＭ（ｉ）はＮ個分が設定さ
れていることになる。

【００３１】次に、前記ＴＯＴＡＬから前記Ｎ個の先頭
の量子化データのＭＥＭ（ｊ）を減算し（ｓ８）、ｊを
インクリメントする（ｓ９）。以降はステップｓ２〜ｓ
５の処理により後続の１個の量子化データをＴＯＴＡＬ
に加算し、ステップｓ７〜ｓ９の処理により、前記１個
の量子化データの加算毎に最新のＮ個の量子化データの
ＴＯＴＡＬ／Ｎ＝ＡＶが出力される。つまり、先頭の量
子化データを除いた順次Ｎ個の平均値ＡＶを算出する。

【００３２】以上の動作により連続する量子化データの
内、Ｎ個の量子化データの平均値を量子化データの発生
毎に求めることが可能であり、Ｎの選定により単位時間
あたりの周波数変化を決めることができる。

【００３３】デジタル／アナログ変換回路１６および２
６は、演算制御回路１５および２５から出力される電圧
制御データを入力し、そのデータ値により決まるアナロ
グの制御電圧を出力する変換動作を行う。

【００３４】電圧制御発振器１７および２７は、デジタ
ル／アナログ変換回路１６および２６より出力される制
御電圧により、上位クロック供給装置から入力されたク
ロックと同期したクロックを出力する。出力周波数は入
力される制御電圧によって可変であり、制御電圧が一定
であれば、同一周波数を出力し続けることが出来る。

【００３５】分周回路１８および２８は、電圧制御発振
器１７および２７より出力されるクロックを、上位クロ
ック供給装置から入力されたクロックと比較するにあた
り、同等の周波数に分周する。本回路は運用系装置と予
備系装置との間で分周後に低周波数のクロックで位相が
ずれることを補正する為に、予備系装置の分周回路は、
運用系装置の分周タイミングに合わせて分周を行うとい
った制御機能も備えることができる。

【００３６】図４は、分周タイミングを合わせる制御機
能を有する分周回路の構成例を示す図である。分周回路
１８、２８において、遅延回路１８１、２８１は、それ
ぞれ入力する受信クロックを１周期内の複数の異なる遅
延時間（位相）の受信クロック0T、1T、…NTとし、セレ
クタ１８２、２８２は、遅延制御回路１８６、２８６か
らの選択信号により選択された前記受信クロック0T、1
T、…NTの１つをセレクトし、セレクトされた受信クロ
ックは分周器１８４、２８４でそれぞれ分周されて出力
する。ここで位相比較器１８５、２８５は、自分周回路
１８、２８のセレクタ１８２、２８２の出力と他分周回
路２８、１８のセレクタ２８２、１８２の出力を入力
し、制御端子からの制御により自分周回路が予備系とし
ての動作時に前記入力の位相を比較し、位相が一致する
ように自分周回路の遅延制御回路１８６、２８６へ一致
／不一致信号を出力する。以上の動作により予備系の分
周器の入力は運用系の分周器の入力位相との位相ずれを
最小限に制御することができる。つまり、分周回路１
８、２８は予備系の動作において運用系の分周出力との
位相を整合させる機能を有する。

【００３７】Ｎ設定回路１９および２９は、単位時間あ
たりの周波数変化の傾きを調整出来る様にする為のもの
で、単位時間あたりの周波数変化を決めるパラメータで
ある位相差の量子化データの平均化を行う量子化データ
数Ｎを可変に設定する為のものである。

【００３８】以上の動作及び機能により、いまクロック
装置１０が運用系であり、クロック装置２０が予備系で
あるとすると、クロック装置１０は受信クロックと分周
回路１８の出力クロックとから位相比較器１１で位相差
が検出され、量子化回路１２から前記位相誤差の量子化
データが出力され、選択制御回路１４、２４により前記
量子化回路１２の出力がそれぞれ演算制御回路１５、２
５に出力されるようにセレクタ１３、２３が制御され
る。

【００３９】クロック装置１０側では前記量子化データ
から制御データが演算されデジタル／アナログ変換回路
１６により制御電圧に変換されて電圧制御発振器１７が
制御されるので、電圧制御発振器１７では受信クロック
に同期するように同期発振動作が行われる。

【００４０】一方、クロック装置２０側では、演算制御
回路２５には、セレクタ２３が自装置の量子化回路２２
の出力が供給されずにクロック装置１０側の量子化回路
１２の出力が供給されているため、演算制御回路２５か
らの制御データがデジタル／アナログ変換回路２６を介
して発生される制御電圧により電圧制御発振器２７が制
御されるので、電圧制御発振器２７は電圧制御発振器１
７と同様の発振周波数の発振動作が行われる。

【００４１】ここで、運用系のクロック装置１０から予
備系のクロック装置２０への切換は、セレクタ１３およ
び２３が選択制御回路１４および２４の制御により切り
替わることにより実現される。つまり、選択制御回路１
４および２４の制御によりセレクタ１３及び２３の各出
力が量子化回路１２の出力から量子化回路２２の出力に
切り換わることにより運用系のクロック装置１０から予
備系のクロック装置２０への切換えが生じる。

【００４２】したがって、クロック装置１０側の受信ク
ロックの不具合が発生し又はクロック装置１０の動作に
不具合を発生し、運用系のクロック装置１０から予備系
のクロック装置２０に切替えた場合、及び何らかの理由
により運用系のクロック装置１０から予備系へのクロッ
ク装置への切換えた場合に、クロック装置２０は、その
受信クロックによる本来の位相同期発振動作に切り替わ
るが、切替わり時には電圧制御発振器２７は切換え直前
のクロック装置１０の電圧制御発振器１７と同様の発振
状態を維持しており、演算制御回路２５は切換時の状態
から急激に変化することはない。そしてこの時の変化
は、演算制御回路２５に設定されているＮの値により決
定され、Ｎにより決まる所定の遅延時間を経て受信クロ
ックによる同期発振動作に移行するから、円滑な移行動
作により出力クロックの急激な変動を抑制することがで
きる。

【００４３】本発明の以上の動作は運用系から予備系へ
の切り替わり後のクロック装置２０からクロック装置１
０への切り替わり移行時にも同様でありクロック変動の
少ない切り替わり動作が実現される。

【００４４】本実施の形態の二重化クロック選択方法及
び方式は、交換機等の通信システムに適用される。特
に、二重化クロック選択方式を交換機の本体内へ設置す
る他に本体外へ設置するように構成することができる。

【００４５】

【発明の効果】本発明によれば、運用系及び予備系に二
重化された位相同期回路（クロック装置）の切替えにお
いて、切替えが発生する時刻以前に、予備系において運
用系と同等の位相差（量子化データ）による位相差情報
を蓄積するように構成しているので、予備系が新運用系
に変わる瞬間のクロック変動を軽減することが可能であ
る。

【００４６】また、受信クロックの切替えを含む過渡的
な変動に対しても、単位時間あたりの周波数変化の傾き
を小さくすることができるから、出力クロックの変化を
比較的軽減することができ、切替え時のクロック変動を
軽減することが可能になる。

【００４７】更に、単位時間あたりの周波数変化の傾き
はＮパラメータにより制御することができるように構成
しているから、周波数変化の傾きを調整でき単位時間あ
たりの周波数変化を適宜設定することができる。

【図面の簡単な説明】

【図１】本発明の二重化クロック選択方法及び方式の一
実施の形態を示すブロック図である。

【図２】位相比較回路及び量子化回路の動作を示した図
である。

【図３】演算制御の時間平均を求める動作を示すフロー
チャートである。

【図４】本実施の形態の分周回路の一構成例を示す図で
ある。

【図５】従来の二重化されたクロック装置のブロックを
示す図である。

【符号の説明】

１０，２０ クロック装置 １１，２１ 位相比較回路 １２，２２ 量子化回路 １３，２３ セレクタ １４，２４ 選択制御回路 １５，２５ 演算制御回路 １６，２６ デジタル／アナログ変換回路 １７，２７ 電圧制御発振器 １８，２８ 分周回路 １９，２９ Ｎ設定回路 ３０，４０ クロック装置 ３１，４１ クロック受信回路 ３２，４２ 選択制御回路 ３３，４３ セレクタ ３４，４４ 位相同期発振回路 １８１，２８１ 遅延回路 １８２，２８２ セレクタ １８６，２８６ 遅延制御回路 １８５，２８５ 位相比較器 １８４，２８４ 分周器

フロントページの続き (56)参考文献 特開2000−349624（ＪＰ，Ａ) 特開 平11−27247（ＪＰ，Ａ) 特開 平８−97750（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/04 303 H03L 7/08 H04L 1/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれ受信クロックを入力する位相同
   期回路を備える運用系及び予備系からなる二重化クロッ
   ク選択制御方式において、 前記各位相同期回路は、電圧制御発振器と、前記受信ク
   ロックと前記電圧制御発振器の出力の分周出力との位相
   を比較し位相差情報を出力する位相差情報出力回路と、
   各位相同期回路の位相差情報出力回路が出力する位相差
   情報を入力するセレクタ回路と、前記セレクタ回路の出
   力を平均化し、平均化出力により前記電圧制御発振器を
   制御する制御回路と、前記セレクタが運用系の位相差情
   報を選択して出力するように切り替える選択制御回路と
   を有し、 前記位相差情報出力回路は、受信クロックと前記電圧制
   御発振器の出力の分周出力との位相差を出力する位相比
   較回路と、前記位相比較回路の出力をデジタル量子化す
   る量子化回路とを備え、前記制御回路は、前記平均化の
   パラメータＮを可変にできるＮ設定回路と、前記Ｎ設定
   回路のパラメータＮに応じて単位時間あたりの周波数変
   化量を決定する演算制御回路と、前記演算回路の出力を
   アナログ制御電圧に変換するデジタル／アナログ変換回
   路とを備え、 受信クロックを切り替えた時にクロックの変動を軽減す
   るようにしたことを特徴とする二重化クロック選択制御
   方式。
2. 【請求項２】 それぞれ受信クロックを入力する位相同
   期回路を備える運用系及び予備系からなる二重化クロッ
   ク選択制御方式において、 前記各位相同期回路は、電圧制御発振器と、前記受信ク
   ロックと前記電圧制御発振器の出力の分周出力との位相
   を比較し位相差情報を出力する位相差情報出力回路と、
   各位相同期回路の位相差情報出力回路が出力する位相差
   情報を入力するセレクタ回路と、前記セレクタ回路の出
   力を平均化し、平均化出力により前記電圧制御発振器を
   制御する制御回路と、前記セレクタが運用系の位相差情
   報を選択して出力するように切り替える選択制御回路と
   を有し、前記各位相同期回路は、それぞれ前記電圧制御
   発振器の出力を分周する分周回路を備え、前記分周回路
   は予備系の動作において運用系の分周出力との位相を整
   合させる機能を有し、 受信クロックを切り替えた時にクロックの変動を軽減す
   るようにしたことを特徴とする二重化クロック選択制御
   方式。
3. 【請求項３】 それぞれ受信クロックを入力する位相同
   期回路を備える運用系及び予備系からなる二重化クロッ
   ク選択制御方式において、 前記各位相同期回路は、電圧制御発振器と、前記受信ク
   ロックと前記電圧制御発振器の出力の分周出力との位相
   を比較し位相差情報を出力する位相差情報出力回路と、
   各位相同期回路の位相差情報出力回路が出力する位相差
   情報を入力するセレクタ回路と、前記セレクタ回路の出
   力を平均化し、平均化出力により前記電圧制御発振器を
   制御する制御回路と、前記セレクタが運用系の位相差情
   報を選択して出力するように切り替える選択制御回路と
   を有し、 前記位相差情報出力回路は、受信クロックと前記電圧制
   御発振器の出力の分周出力との位相差を出力する位相比
   較回路と、前記位相比較回路の出力をデジタル量子化す
   る量子化回路とを備え、前記制御回路は、前記平均化の
   パラメータＮを可変にできるＮ設定回路と、前記Ｎ設定
   回路のパラメータＮに応じて単位時間あたりの周波数変
   化量を決定する演算制御回路と、前記演算回路の出力を
   アナログ制御電圧に変換するデジタル／アナログ変換回
   路とを備え、前記各位相同期回路は、それぞれ前記電圧
   制御発振器の出力を分周する分周回路を備え、前記分周
   回路は予備系の動作において運用系の分周出力との位相
   を整合させる機能を有し、 受信クロックを切り替えた時にクロックの変動を軽減す
   るようにしたことを特徴とする 二重化クロック選択制御
   方式。
4. 【請求項４】 二重化されたクロック装置を含むクロッ
   ク選択制御方式において、 前記二重化されたクロック装置がそれぞれ、上位クロッ
   ク供給装置より受信する受信クロックと、自系装置が出
   力するクロックを分周回路により前記受信クロックと同
   等の周波数に分周したクロックとの位相比較を行う位相
   比較回路と、前記位相比較回路より出力する位相差を入
   力し量子化データとして出力する量子化回路と、自系装
   置の前記量子化回路より出力する量子化データと他系装
   置の前記量子化回路より出力する量子化データの何れか
   を選択するセレクタと、前記セレクタが運用系の量子化
   データを選択して出力するように切り替え制御する選択
   制御回路と、前記セレクタが出力する一定時間分の量子
   化データを蓄積して一定時間分の量子化データに最新の
   量子化データを加え平均化データを算出して出力す る演
   算制御回路と、前記演算制御回路が出力する平均化デー
   タを制御電圧に変換するデジタル／アナログ変換回路
   と、前記デジタル／アナログ変換回路より出力される制
   御電圧により制御され発振する電圧制御発振器と、前記
   電圧制御発振器より出力されるクロックを他系装置の分
   周したクロックと位相同期のとれたクロックに分周する
   前記分周回路と、単位時間あたりの周波数変化量を決定
   するパラメータＮを可変にできるＮ設定回路と、を含
   み、二重化された受信クロックを切り替えた時にクロッ
   クの変動を軽減するようにしたことを特徴とする クロッ
   ク選択制御方式。
5. 【請求項５】 二重化されたクロック装置を含む通信シ
   ステムに適用し、前記位相比較回路と、前期量子化回路
   と、前記セレクタと、前記選択制御回路と、前記演算制
   御回路と、前記デジタル／アナログ変換回路と、前記電
   圧制御発振器と、前記分周回路と、前記Ｎ設定回路とを
   前記通信システムの外部の独立したシステム制御装置と
   して構成し、二重化されたクロック装置、すなわち出力
   クロックを切り替えた場合にクロックの変動を軽減する
   ようにしたことを特徴とする請求項４記載のクロック選
   択制御方式。