KR20150021488A - 주파수 신호 생성 시스템 및 디스플레이 장치 - Google Patents

주파수 신호 생성 시스템 및 디스플레이 장치 Download PDF

Info

Publication number
KR20150021488A
KR20150021488A KR1020147014833A KR20147014833A KR20150021488A KR 20150021488 A KR20150021488 A KR 20150021488A KR 1020147014833 A KR1020147014833 A KR 1020147014833A KR 20147014833 A KR20147014833 A KR 20147014833A KR 20150021488 A KR20150021488 A KR 20150021488A
Authority
KR
South Korea
Prior art keywords
frequency
signal
frequency signal
counter
frequency division
Prior art date
Application number
KR1020147014833A
Other languages
English (en)
Other versions
KR101664634B1 (ko
Inventor
시통 마
시아오 쟝
슈후안 위
리지에 쟝
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20150021488A publication Critical patent/KR20150021488A/ko
Application granted granted Critical
Publication of KR101664634B1 publication Critical patent/KR101664634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 주파수 신호 생성 시스템 및 디스플레이 장치를 제공한다. 이 주파수 신호 생성 시스템은 소스 주파수 신호를 수신하기 위한 디지털 위상 동기 루프; 디지털 위상 동기 루프로부터 출력되는 신호의 고주파수 성분들을 필터링하기 위한 루프 필터 - 루프 필터의 입력 단자는 디지털 위상 동기 루프의 출력 단자에 접속됨 -; 및 루프 필터로부터의 신호에 따라 타겟 주파수 신호를 출력하기 위한 전압 제어형 발진기 - 전압 제어형 발진기의 입력 단자는 루프 필터의 출력 단자에 접속됨 - 를 포함하고, 전압 제어형 발진기의 출력 단자는 디지털 위상 동기 루프의 제1 입력 단자에 접속되어, 전압 제어형 발진기로부터 출력되는 타겟 주파수 신호가 디지털 위상 동기 루프로 피드백되도록 하고, 디지털 위상 동기 루프는 소스 주파수 신호 및 피드백된 타겟 주파수 신호에 대해 주파수 분할 및 위상 검출을 수행하여, 전압 제어형 발진기로부터 출력되는 타겟 주파수 신호와 소스 주파수 신호가 이들 간의 확정된 수학적 관계를 충족시킨다. 아날로그 회로들과 디지털 회로들의 결합을 통해, 주파수 신호 생성 시스템은 정밀하게 제어될 수 있는 타겟 주파수 신호를 생성할 수 있으며, 시스템의 원가가 크게 감소한다.

Description

주파수 신호 생성 시스템 및 디스플레이 장치{FREQUENCY SIGNAL GENERATING SYSTEM AND DISPLAY DEVICE}
본 발명은 디스플레이 기술 분야에 관한 것으로서, 특히 주파수 신호 생성 시스템 및 디스플레이 장치에 관한 것이다.
주파수 신호들은 상이한 대역의 다양한 신호, 예를 들어 고주파수 신호, 중간 주파수 신호 및 저주파수 신호를 포함한다. 주파수 신호들은 디스플레이 기술 분야에 광범위하게 이용되는데, 예를 들어 고주파수 신호는 통상 클럭 신호, 교정 신호 또는 캐리어 신호로서 사용되며, 저주파수 신호는 통상 테스트 신호로서 사용된다.
주파수 신호는 매우 광범위하게 사용되고, 다양한 상이한 주파수 신호들이 상이한 신호 생성 장치들 또는 시스템들에 의해 생성되며, 따라서 각자가 소정의 성능 및 사양을 갖는 다양한 신호 생성 장치들 또는 시스템들이 발생한다. 일반적으로, 주파수 신호는 아날로그 장치 또는 디지털 합성 장치를 채택하여 생성될 수 있다.
아날로그 장치는 통상 트랜지스터, 저항기, 커패시터 등과 같은 개별 컴포넌트들로 구성되는 회로이며, 아날로그 장치들에 의해 생성되는 주파수 신호는 안정성이 높지 않고, 디버깅하기 어려우며, 주파수 스텝을 정확히 제어할 수 없다. 디지털 합성 장치는 통상 주파수 제어 워드 레지스터, 위상 누산기, 사인 룩업 테이블, 디지털/아날로그 컨버터, 및 직접 디지털 주파수 합성기(DDS) 칩 또는 필드 프로그래머블 게이트 어레이(FPGA)와 같은 프로그래밍 가능 논리 장치로 구성되는 회로이며, 디지털 합성 장치는 임의의 파형들 및 더 정확한 스텝 주파수를 갖는 주파수 신호들을 생성할 수 있고, 생성된 주파수 신호의 안정성은 비교적 높지만, 디지털 합성 장치는 고가이다.
따라서, 저가이고, 정밀하게 제어 가능하며, 안정적인 주파수 신호들을 생성할 수 있는 주파수 신호 생성 시스템을 설계하는 것이 해결해야 할 기술적 현안이 다.
전술한 종래 기술의 문제를 해결하기 위하여, 본 발명은 주파수 신호 생성 시스템 및 디스플레이 장치를 제공한다. 주파수 신호 생성 시스템은 아날로그 회로들 및 디지털 회로들로 구성되는 폐루프 시스템이며, 주파수 신호 생성 시스템은 정밀하게 제어될 수 있는 다양한 타겟 주파수 신호들을 생성할 수 있고, 시스템은 네거티브 피드백 회로를 이용하여 시스템의 안정성을 향상시키며, 아날로그 및 디지털 회로들의 결합은 주파수 신호 생성 시스템의 비용을 크게 줄인다.
본 발명은, 소스 주파수 신호를 수신하기 위한 디지털 위상 동기 루프; 상기 디지털 위상 동기 루프로부터 출력되는 신호의 고주파수 성분들을 필터링하기 위한 루프 필터 - 상기 루프 필터의 입력 단자는 상기 디지털 위상 동기 루프의 출력 단자에 접속됨 -; 및 상기 루프 필터로부터의 신호에 따라 타겟 주파수 신호를 출력하기 위한 전압 제어형 발진기 - 상기 전압 제어형 발진기의 입력 단자는 상기 루프 필터의 출력 단자에 접속됨 - 를 포함하고, 상기 전압 제어형 발진기의 출력 단자는 상기 디지털 위상 동기 루프의 제1 입력 단자에 접속되어, 상기 전압 제어형 발진기로부터 출력되는 상기 타겟 주파수 신호는 상기 디지털 위상 동기 루프로 피드백되고, 상기 디지털 위상 동기 루프는 상기 소스 주파수 신호 및 상기 피드백된 타겟 주파수 신호에 대해 주파수 분할 및 위상 검출을 수행하여, 상기 전압 제어형 발진기로부터 출력되는 상기 타겟 주파수 신호와 상기 소스 주파수 신호가 이들 간의 확정된 수학적 관계를 충족시키는 주파수 신호 생성 시스템을 제공한다.
바람직하게는, 상기 주파수 신호 생성 시스템은 상기 소스 주파수 신호를 출력하기 위한 크리스털 발진기를 더 포함하고, 상기 크리스털 발진기의 출력 단자는 상기 디지털 위상 동기 루프의 제2 입력 단자에 접속된다.
바람직하게는, 상기 주파수 신호 생성 시스템은 상기 전압 제어형 발진기의 상기 출력 단자와 상기 디지털 위상 동기 루프의 상기 제1 입력 단자 사이에 접속되어, 상기 피드백된 타겟 주파수 신호에 대해 주파수 분할을 수행하고, 상기 주파수 분할된 타겟 주파수 신호를 상기 디지털 위상 동기 루프에 제공하기 위한 주파수 분할기를 더 포함한다.
바람직하게는, 상기 디지털 위상 동기 루프는 기준 카운터, 제1 주파수 분할 카운터 및 위상 검출기를 포함하고,
상기 기준 카운터의 입력 단자는 상기 소스 주파수 신호를 수신하고, 상기 제1 주파수 분할 카운터의 입력 단자는 상기 주파수 분할기의 출력 단자에 접속되고, 상기 기준 카운터의 출력 단자는 상기 위상 검출기의 제1 입력 단자에 접속되며, 상기 제1 주파수 분할 카운터의 출력 단자는 상기 위상 검출기의 제2 입력 단자에 접속되고, 상기 위상 검출기의 출력 단자는 상기 루프 필터의 상기 입력 단자에 접속되며;
상기 기준 카운터는 상기 소스 주파수 신호에 대해 주파수 분할을 수행하고, 상기 주파수 분할된 소스 주파수 신호를 상기 위상 검출기로 출력하며;
상기 주파수 분할기로부터 수신된 상기 주파수 분할된 타겟 주파수 신호는 상기 제1 주파수 분할 카운터에 의해 다시 주파수 분할되고, 상기 위상 검출기로 출력되며;
상기 위상 검출기는 상기 주파수 분할된 소스 주파수 신호와 상기 주파수 분할된 타겟 주파수 신호를 비교하고, 오차 전압 신호를 생성하고, 상기 오차 전압 신호를 상기 루프 필터로 출력하며, 상기 오차 전압 신호는 그의 고주파수 성분들이 상기 루프 필터에 의해 필터링된 후에 DC 전압 신호로 변환되고, 상기 DC 전압 신호는 상기 전압 제어형 발진기로 출력되고, 상기 전압 제어형 발진기는 상기 DC 전압 신호에 따라 상기 타겟 주파수 신호를 출력한다.
바람직하게는, 상기 주파수 분할기의 주파수 분할비는 P이고, 상기 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할(divide-by-N) 카운터를 포함하고, 상기 주파수 분할기와 상기 N 분할 카운터의 총 주파수 분할비 NT＝P×N이고; 상기 타겟 주파수 신호와 상기 소스 주파수 신호 사이의 상기 확정된 수학적 관계는 Fvco＝[(P×N)]Fosc／R이고, 여기서 Fvco는 상기 타겟 주파수 신호의 주파수를 나타내고, Fosc는 상기 소스 주파수 신호의 주파수를 나타내며, R은 상기 기준 카운터의 주파수 분할비를 나타낸다.
바람직하게는, 상기 디지털 위상 동기 루프는 제2 주파수 분할 카운터를 더 포함하고, 상기 제2 주파수 분할 카운터의 입력 단자는 상기 주파수 분할기의 상기 출력 단자에 접속되고, 상기 제2 주파수 분할 카운터의 출력 단자는 상기 주파수 분할기의 제어 입력 단자에 접속되고, 상기 제2 주파수 분할 카운터는 주파수 분할 제어 신호를 상기 주파수 분할기에 공급하여, 상기 주파수 분할기는 상기 주파수 분할 제어 신호에 따라 상이한 주파수 분할 모드들을 채택한다.
바람직하게는, 상기 주파수 분할기는 듀얼 모드 주파수 분할기이고, 상기 듀얼 모드 주파수 분할기의 주파수 분할비는 P／P＋1이고, 상기 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터이고, 상기 제2 주파수 분할 카운터는 A의 주파수 분할비를 갖는 A 분할 카운터이며, 상기 듀얼 모드 주파수 분할기, 상기 N 분할 카운터 및 상기 A 분할 카운터의 총 주파수 분할비는 NT＝P×N＋A이며; 상기 타겟 주파수 신호와 상기 소스 주파수 신호 사이의 상기 확정된 수학적 관계는 Fvco＝[(P×N)＋A]Fosc／R이고, 여기서 Fvco는 상기 타겟 주파수 신호의 주파수를 나타내고, Fosc는 상기 소스 주파수 신호의 주파수를 나타내며, R은 상기 기준 카운터의 주파수 분할비를 나타낸다.
바람직하게는, 상기 디지털 위상 동기 루프는 기준 카운터, 제1 주파수 분할 카운터 및 위상 검출기를 포함하고,
상기 기준 카운터의 입력 단자는 상기 소스 주파수 신호를 수신하고, 상기 제1 주파수 분할 카운터의 입력 단자는 상기 전압 제어형 발진기의 출력 단자에 접속되고, 상기 기준 카운터의 출력 단자는 상기 위상 검출기의 제1 입력 단자에 접속되며, 상기 제1 주파수 분할 카운터의 출력 단자는 상기 위상 검출기의 제2 입력 단자에 접속되고, 상기 위상 검출기의 출력 단자는 상기 루프 필터의 상기 입력 단자에 접속되며;
상기 기준 카운터는 상기 소스 주파수 신호에 대해 주파수 분할을 수행하고 나서, 상기 주파수 분할된 소스 주파수 신호를 상기 위상 검출기로 출력하며;
상기 제1 주파수 분할 카운터는 상기 타겟 주파수 신호에 대해 주파수 분할을 수행하고, 이어서 상기 주파수 분할된 타겟 주파수 신호를 상기 위상 검출기로 출력하며;
상기 위상 검출기는 상기 주파수 분할된 소스 주파수 신호와 상기 주파수 분할된 타겟 주파수 신호를 비교하고, 오차 전압 신호를 생성하여, 상기 오차 전압 신호를 상기 루프 필터로 출력하며, 상기 오차 전압 신호는 그의 고주파수 성분들이 상기 루프 필터에 의해 필터링된 후에 DC 전압 신호로 변환되고, 상기 DC 전압 신호는 상기 전압 제어형 발진기로 출력되며, 상기 전압 제어형 발진기는 상기 DC 전압 신호에 따라 상기 타겟 주파수 신호를 출력한다.
바람직하게는, 상기 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터이고, 상기 타겟 주파수 신호와 상기 소스 주파수 신호 사이의 상기 확정된 수학적 관계는 Fvco＝NFosc／R이고, 여기서 Fvco는 상기 타겟 주파수 신호의 주파수를 나타내고, Fosc는 상기 소스 주파수 신호의 주파수를 나타내며, R은 상기 기준 카운터의 주파수 분할비를 나타낸다.
바람직하게는, 상기 전압 제어형 발진기는 상기 DC 전압 신호를 상기 타겟 주파수 신호로 변환하기 위한 전압-용량 변환 장치를 포함한다.
바람직하게는, 상기 주파수 분할기는 디지털 주파수 분할기이고, 상기 디지털 주파수 분할기는 모놀리식 통합 주파수 합성기 칩에 의해 구성되며, 상기 루프 필터는 아날로그 저역 통과 필터이다.
바람직하게는, 상기 주파수 신호 생성 시스템은 단일 칩 마이크로컴퓨터를 포함하는 사람-컴퓨터 인터페이스를 더 포함하고,
상기 사람-컴퓨터 인터페이스는 상기 단일 칩 마이크로컴퓨터의 디지털 파라미터 입력 단자에 접속되는 키패드를 포함하고, 상기 단일 칩 마이크로컴퓨터의 디지털 파라미터 출력 단자는 상기 디지털 위상 동기 루프의 제3 입력 단자에 접속되며, 상기 디지털 위상 동기 루프 내의 상기 기준 카운터, 상기 제1 주파수 분할 카운터 또는 상기 제2 주파수 분할 카운터에 대한 주파수 분할 파라미터 값들은 상기 키패드를 통해 사전 설정되고; 및/또는
상기 사람-컴퓨터 인터페이스는 신호 프로세서 및 디스플레이를 더 포함하고, 상기 신호 프로세서의 입력 단자는 상기 전압 제어형 발진기의 상기 출력 단자에 접속되고, 상기 신호 프로세서의 출력 단자는 상기 단일 칩 마이크로컴퓨터의 주파수 입력 단자에 접속되며, 상기 디스플레이는 상기 단일 칩 마이크로컴퓨터의 디스플레이 데이터 출력 단자에 접속되며, 상기 신호 프로세서는 상기 타겟 주파수 신호를 처리하는 데 사용되어, 상기 디스플레이가 상기 타겟 주파수를 표시하도록 한다.
본 발명은 또한 전술한 주파수 신호 생성 시스템을 포함하는 디스플레이 장치를 제공한다.
본 발명의 유익한 효과들은 다음과 같은데, 즉 본 발명에 의해 제공되는 주파수 신호 생성 시스템은 아날로그 회로들 및 디지털 회로들로 구성되는 폐루프 시스템이다. 주파수 신호 생성 시스템은 정밀하게 제어될 수 있는 다양한 타겟 주파수 신호들을 생성할 수 있으며, 주파수 신호 생성 시스템의 안정성은 네거티브 피드백 회로를 통해 개선되고, 키패드 및 디스플레이는 단일 칩 마이크로컴퓨터의 제어하에 사람-컴퓨터 인터페이스를 구성하여, 제어를 모니터링하는 것이 용이하고, 아날로그 회로들과 디지털 회로들의 결합은 주파수 신호 생성 시스템의 비용을 크게 줄인다. 본 발명의 디스플레이 장치는 주파수 신호 생성 시스템을 채택하므로, 정밀하게 제어될 수 있는 캐리어 주파수 신호가 획득될 수 있고, 디스플레이 장치의 원가를 감소시키다.
도 1은 본 발명에 따른 주파수 신호 생성 시스템의 회로도이다.
도 2는 본 발명의 제1 실시예에서의 주파수 신호 생성 시스템의 회로도이다.
도 3은 본 발명의 제1 실시예에서의 전압 제어형 발진기의 일례의 회로도이다.
도 4는 도 3의 전압 제어형 발진기 내의 버랙터 회로의 전압-용량 변환 곡선이다.
도 5는 제1 실시예에서의 디지털 위상 동기 루프의 핀들을 나타내는 도면이다.
도 6은 제1 실시예에서의 듀얼 모드 주파수 분할기 칩의 핀들을 나타내는 도면이다.
도 7은 제1 실시예에서의 루프 필터의 일례의 회로도이다.
도 8은 본 발명의 제2 실시예에서의 주파수 신호 생성 시스템의 회로도이다.
도 9는 본 발명의 제3 실시예에서의 주파수 신호 생성 시스템의 회로도이다.
이 분야의 기술자가 본 발명의 해결책들을 더 잘 이해하도록 하기 위해, 이하에서 본 발명의 실시예들의 도면들과 결합하여 본 발명의 주파수 신호 생성 시스템 및 디스플레이를 명확하고 철저하게 설명한다.
제1 실시예
이 실시예는, 도 1에 도시된 바와 같이, 크리스털 발진기(1), 루프 필터(3) 및 전압 제어형 발진기(4)를 포함하는 주파수 신호 생성 시스템을 제공한다. 크리스털 발진기(1)는 소스 주파수 신호를 제공하는 데 사용되고, 전압 제어형 발진기(4)는 타겟 주파수 신호를 출력하는 데 사용되며, 루프 필터(3)는 신호의 고주파수 성분들을 필터링하는 데 사용된다. 주파수 신호 생성 시스템은 디지털 위상 동기 루프(2)를 더 포함하고, 크리스털 발진기(1), 디지털 위상 동기 루프(2), 루프 필터(3) 및 전압 제어형 발진기(4)는 순차적으로 접속되며, 전압 제어형 발진기(4)의 출력 단자는 디지털 위상 동기 루프(2)의 제1 입력 단자에 접속되어, 타겟 주파수 신호를 디지털 위상 동기 루프(2)로 피드백한다. 디지털 위상 동기 루프(2)는 소스 주파수 신호 및 피드백된 타겟 주파수 신호에 대해 주파수 분할 및 위상 검출을 수행하는 데 사용되어, 전압 제어형 발진기(4)로부터 출력되는 타겟 주파수 신호와 소스 주파수 신호가 이들 간의 확정된 수학적 관계를 충족하도록 한다.
전압 제어형 발진기(4)로부터 출력되는 타겟 주파수 신호와 소스 주파수 신호 간의 확정된 수학적 관계가 충족될 때, 소스 주파수 신호를 설정함으로써 원하는 타겟 주파수 신호를 획득할 수 있다는 점에 유의해야 한다.
크리스털 발진기(1)는 주로 소스 주파수 신호를 제공하는 데 사용되지만, 본 발명은 이에 한정되지 않으며, 소스 주파수 신호는 다른 클럭 신호 생성 장치들을 이용하여 생성될 수 있다.
이 실시예에서, 도 2에 도시된 바와 같이, 주파수 신호 생성 시스템은 듀얼 모드 주파수 분할기(5)인 주파수 분할기를 더 포함할 수 있다. 주파수 분할기(즉, 듀얼 모드 주파수 분할기(5))는 전압 제어형 발진기(4)의 출력 단자와 디지털 위상 동기 루프(2)의 제1 입력 단자 사이에 접속되어, 전압 제어형 발진기(4)로부터 피드백되는 타겟 주파수 신호에 대해 주파수 분할을 수행하고, 주파수 분할된 신호를 디지털 위상 동기 루프(2)에 제공한다.
이 실시예에서, 디지털 위상 동기 루프(2)는 기준 카운터(21), 제1 주파수 분할 카운터, 제2 주파수 분할 카운터 및 위상 검출기(23)를 포함한다. 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터(22)이고, 제2 주파수 분할 카운터는 A의 주파수 분할비를 갖는 A 분할 카운터(24)이다. 기준 카운터(21)의 입력 단자는 크리스털 발진기(1)의 출력 단자에 접속되고, 제1 주파수 분할 카운터(즉, N 분할 카운터(22))의 입력 단자는 주파수 분할기(즉, 듀얼 모드 주파수 분할기(5))의 출력 단자에 접속되며, 기준 카운터(21)의 출력 단자 및 제1 주파수 분할 카운트(즉, N 분할 카운터(22))의 출력 단자는 위상 검출기(23)의 제1 입력 단자 및 제2 입력 단자에 각각 접속되고, 위상 검출기(23)의 출력 단자는 루프 필터(3)의 입력 단자에 접속된다. 제2 주파수 분할 카운터(즉, A 분할 카운터(24))의 입력 단자는 주파수 분할기(즉, 듀얼 모드 주파수 분할기(5))의 출력 단자에 접속되고, 제2 주파수 분할 카운터(즉, A 분할 카운터(24))의 출력 단자는 주파수 분할기(즉, 듀얼 모드 주파수 분할기(5))의 제어 입력 단자에 접속된다.
기준 카운터(21)는 크리스털 발진기(1)로부터 제공되는 소스 주파수 신호에 대해 주파수 분할을 수행하는 데 사용되고, 이어서 주파수 분할된 신호를 위상 검출기(23)로 출력한다.
타겟 주파수 신호는 먼저 주파수 분할기로 피드백되고, 주파수 분할기는 피드백된 타겟 주파수 신호에 대해 주파수 분할을 수행하고, 주파수 분할된 타겟 주파수 신호를 제1 주파수 분할 카운트 및 제2 주파수 분할 카운터에 제공하며, 제1 주파수 분할 카운터는 주파수 분할된 타겟 주파수 신호에 대해 주파수 분할을 다시 수행하고, 결과 신호를 위상 검출기(23)로 출력한다. 제2 주파수 분할 카운터는 주파수 분할 제어 신호를 주파수 분할기에 제공하여, 주파수 분할기가 다양한 주파수 분할 모드들을 채택할 수 있도록 하고, 특정 주파수 분할 모드들은 주파수 분할기에 관한 설명에서 상세히 설명될 것이다.
위상 검출기(23)는 기준 카운터(21)로부터 출력되는 주파수 분할된 소스 주파수 신호 및 제1 주파수 분할 카운터로부터 출력되는 주파수 분할된 타겟 주파수 신호를 수신하고, 주파수 분할된 소스 주파수 신호와 주파수 분할된 타겟 주파수 신호를 비교하여, 오차 전압 신호를 생성하고, 오차 전압 신호를 루프 필터(3)로 출력하도록 한다. 오차 전압 신호는 그의 고주파수 성분들이 루프 필터(3)에 의해 필터링된 후에 DC 전압 신호로 변환되며, DC 전압 신호는 전압 제어형 발진기(4)로 출력되고, 전압 제어형 발진기(4)는 DC 전압 신호에 기초하여 타겟 주파수 신호를 출력한다.
디지털 위상 동기 루프를 사용함으로써, 접속이 용이하게 되고, 주파수 신호들이 정밀하게 제어할 수 있는 방식으로 생성될 수 있고, 다양한 타겟 주파수들을 갖는 신호들이 상이한 요구들을 충족시키도록 생성될 수 있고, 타겟 주파수는 소스 주파수보다 높거나 소스 주파수와 동일하지만, 더 안정된 성능을 갖거나 소스 주파수보다 낮을 수 있다.
이 실시예에서, 듀얼 모드 주파수 분할기(5)는 주파수 분할기로서 채택되며, 듀얼 모드 주파수 분할기(5)의 주파수 분할비는 P／(P＋1)이고, 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터(22)이고, 제2 주파수 분할 카운터는 A의 주파수 분할비를 갖는 A 분할 카운터(24)이다. 즉, 듀얼 모드 주파수 분할기(5)는 2개의 동작 모드(주파수 분할 모드)를 가지며, 하나의 모드는 P에 의해 주파수를 분할하는 (즉, P의 주파수 분할비를 갖는) 모드이고, 나머지 모드는 (P＋1)에 의해 주파수를 분할하는 (즉, P＋1의 주파수 분할비를 갖는) 모드이며, 듀얼 모드 주파수 분할기(5)의 제어 입력 단자로부터 입력되는 모드 제어 신호를 통해 특정 모드가 지정되고, 모드 제어 신호는 A 분할 카운터의 출력 단자로부터 출력되며, 모드 제어 신호의 레벨은 하이 레벨 "1" 또는 로우 레벨 "0"이다. 로우 레벨 "0"이 제어 입력 단자 내에 입력될 때, 듀얼 모드 주파수 분할기(5)는 P의 주파수 분할기를 갖고, 하이 레벨 "1"이 제어 입력 단자 내에 입력될 때, 듀얼 모드 주파수 분할기(5)는 P＋1의 주파수 분할비를 갖는다. 듀얼 모드 주파수 분할기(5)의 주파수 분할비 P／(P＋1)은 통상적으로 32／33, 64／65 또는 128／129이다.
이 실시예에서, 듀얼 모드 주파수 분할기(5), N 분할 카운터(22) 및 A 분할 카운터(24)의 총 주파수 분할비는 NT＝P×N＋A이며, 여기서 P는 주파수 분할기의 주파수 분할비를 나타내고, A는 제1 주파수 분할 카운터의 주파수 분할비를 나타내고, N은 제2 주파수 분할 카운터의 주파수 분할비를 나타낸다. 타겟 주파수 신호와 소스 주파수 신호 사이의 확정된 수학적 관계는 Fvco＝[(P×N)＋A]Fosc／R이고, 여기서 Fvco는 타겟 주파수 신호의 주파수를 나타내고, Fosc는 소스 주파수 신호의 주파수를 나타내며, R은 기준 카운터(21)의 주파수 분할비를 나타낸다.
듀얼 모드 주파수 분할기(5)를 사용함으로써, 전체 주파수 신호 생성 시스템이 더 정밀하게 제어될 수 있고, 듀얼 모드 주파수 분할기(5)는 디지털 위상 동기 루프(2)와 협력하여, 주파수 신호 생성 시스템이 다양한 타겟 주파수 신호들을 생성하도록 할 수 있다.
이 실시예에서, 루프 필터(3)는 위상 검출기(23)로부터 출력되는 오차 전압 신호를 수신하고, 오차 전압 신호의 고주파수 성분들을 필터링하여 오차 전압 신호를 DC 전압 신호로 변환하며, 루프 필터(3)는 DC 전압 신호를 전압 제어형 발진기(4)로 출력한다.
이 실시예에서, 전압 제어형 발진기(4)는 수신된 DC 전압 신호를 타겟 주파수 신호로 변환하여 이를 출력하기 위한 전압-용량 변환 장치를 포함한다. 전압 제어형 발진기(4)는 도 3에 도시되며, 전압 제어형 발진기(4)의 동작 원리는 다음과 같은데, 즉 전압 제어형 발진기(4)의 전압-용량 변환 장치는 수신된 DC 전압 신호를 타겟 주파수 신호로 변환하여 이를 출력하고, 전압 제어형 발진기(4)는 아래의 식에 기초하여 변환한다.
[수학식 1]
Figure pct00001
식 1에서, f0은 타겟 주파수 신호의 주파수를 나타내고, CD는 전압-용량 변환 장치의 등가 용량을 나타낸다. 이 실시예에서, 전압-용량 변환 장치로서 버랙터 BB910이 사용되며, 도 3에서 점선 블록 내의 4개의 버랙터 BB910으로 구성된 회로(41)가 식 1 내의 CD와 등가이고, 도 4에 도시된 바와 같이 회로(41)의 전압-용량 변환 특성 곡선에 기초하여, 전압 제어형 발진기(4)로부터 수신된 DC 전압 신호에 대응하는 용량(CD)의 값이 발견될 수 있다. 게다가, 전압 제어형 발진기(4)에서, L1 및 C5의 값들이 알려지며(도 3에 도시된 실시예에서, L1은 0.25mH이고, C5는 20pF임), 따라서 타겟 주파수 신호의 주파수(f0)의 값이 계산될 수 있다.
전압 제어형 발진기(4)의 전술한 동작 원리에 따르면, 디지털 위상 동기 루프(2) 및 주파수 분할기가 소스 주파수 신호 및 타겟 주파수 신호에 대해 주파수 분할 및 위상 검출은 물론, 후속 필터링 프로세스를 수행한 후에 비로서 DC 전압 신호가 전압 제어형 발진기(4)에 제공될 수 있으므로, 최종적으로 타겟 주파수 신호를 획득하기 위해, DC 전압 신호는 전압 제어형 발진기(4)에 의해 변환될 수 있는 신호이어야 하며, 즉 DC 전압 신호는 버랙터들로 구성된 회로(41)의 전압-용량 변환 특성 곡선의 범위 내에 있어야 한다는 점에 유의해야 한다. N, A 및 R의 값들은 임의로 사전 설정될 수 있지만, 필터링된 후에 위상 검출기(23)로부터 출력된 오차 전압 신호로부터 변환된 DC 전압 신호가 전압 제어형 발진기(4)에 의해 변환될 수 있고, 이로써 원하는 타겟 신호의 생성이 보증될 수 있도록, N, A 및 R의 값들이 사전 설정되어야 하는 것으로 결정될 수 있다. 따라서, 일반적으로, 기준 카운터(21)는 14비트 프로그래밍 가능 카운터이고, 그의 주파수 분할비(R)는 6 내지 16383의 범위 내에서 사전 설정될 수 있으며, N 분할 카운터(22)는 11비트 프로그래밍 가능 카운터이고, 그의 주파수 분할비(N)는 16 내지 2047의 범위 내에서 사전 설정될 수 있으며, A 분할 카운터(24)는 7비트 프로그래밍 가능 카운터이고, 그의 주파수 분할비(A)는 0 내지 127의 범위 내에서 사전 설정될 수 있다.
이 실시예에서, 도 5에 도시된 바와 같이, 디지털 위상 동기 루프(2)로서, 모토롤라사에 의해 생산되는 모놀리식 주파수 합성 칩 MC145158-2가 채택될 수 있다. 주파수 분할기는 모놀리식 통합 주파수 합성 칩일 수 있는 디지털 듀얼 모드 주파수 분할기이며, 도 6에 도시된 바와 같이, 듀얼 모드 주파수 분할기(5)로서, 모토롤라사에 의해 생산되는 칩 MC12015가 채택될 수 있다. 루프 필터(3)는 아날로그 저역 통과 필터이며, 도 7에 도시된 바와 같이, 루프 필터(3)를 위한 회로는 MC145158-2의 통상적 응용 회로를 말한다. 또한, 크리스털 발진기(1), 전압 제어형 발진기(4) 및 루프 필터(3)는 아날로그 회로들을 채택하며, 따라서 전체 주파수 신호 생성 시스템의 원가가 감소한다.
접속들과 관련하여, 도 5, 6 및 7에 도시된 바와 같이, 디지털 위상 동기 루프 칩 MC145158-2의 핀들(1, 2)은 크리스털 발진기(1)의 출력 단자에 접속되고, 디지털 위상 동기 루프 칩 MC145158-2의 핀들(8, 10)은 단일 칩 컴퓨터(6)의 디지털 파라미터 출력 단자에 접속되며, 디지털 위상 동기 루프 칩 MC145158-2의 핀들(15, 16)은 루프 필터(3)용 회로의 입력 단자들 "V" 및 "R"에 각각 접속되고, 디지털 위상 동기 루프 칩 MC145158-2의 핀(12)은 듀얼 모듈러스 프리스칼라 칩(dual modulus prescaler chip) MC12015의 핀(1)에 접속되고, 디지털 위상 동기 루프 칩 MC145158-2의 핀(8)은 듀얼 모듈러스 프리스칼라 칩 MC12015의 핀(3)에 접속된다. 또한, 루프 필터(3)의 출력 단자 "VCO"는 전압 제어형 발진기의 입력 단자 "VCO"에 접속되고, 전압 제어형 발진기의 출력 단자 "Fout"는 듀얼 모듈러스 프리스칼라 칩 MC12015의 핀(5)에 접속된다. 따라서, 시스템의 기능들이 달성될 수 있다.
더욱이, 사람-컴퓨터 상호작용을 양호하게 수행하기 위해, 본 발명의 주파수 신호 생성 시스템은 단일 칩 마이크로컴퓨터(6)를 포함하는 사람-컴퓨터 인터페이스를 더 포함하고, 사람-컴퓨터 인터페이스는 단일 칩 마이크로컴퓨터(6)의 디지털 파라미터 입력 단자에 접속되는 키패드(7)를 더 포함하고, 단일 칩 마이크로컴퓨터(6)의 디지털 파라미터 입력 단자는 디지털 위상 동기 루프(2)의 제3 입력 단자에 접속되고, 디지털 위상 동기 루프(2) 내의 기준 카운터(21), 제1 주파수 분할 카운터 및 제2 주파수 분할 카운터에 대한 주파수 분할 파라미터 값들은 키패드(7)를 통해 사전 설정될 수 있다.
이 실시예에서, 사람-컴퓨터 인터페이스는 신호 프로세서(8) 및 디스플레이(9)를 더 포함하고, 신호 프로세서(8)의 입력 단자는 전압 제어형 발진기(4)의 출력 단자에 접속되고, 신호 프로세서(8)의 출력 단자는 단일 칩 마이크로컴퓨터(6)의 주파수 입력 단자에 접속되며, 디스플레이(9)는 단일 칩 마이크로컴퓨터(6)의 디스플레이 데이터 출력 단자에 접속되고, 신호 프로세서(8)는 타겟 주파수 신호를 처리하는 데 사용되어, 디스플레이가 타겟 주파수의 값을 표시하도록 한다.
사람-컴퓨터 인터페이스를 제공함으로써, 사용자는 주파수 신호 생성 시스템을 실시간으로 쉽게 모니터링 및 제어할 수 있다. 물론, 인위적으로 실시간 모니터링이 불필요한 경우, 사람-컴퓨터 인터페이스는 신호 프로세서 및 디스플레이 없이 제공될 수 있으며, 이는 전체 주파수 신호 생성 시스템의 동작에 영향을 주지 않을 것이다.
이 실시예에서, 주파수 신호 생성 시스템은 다음과 같이 동작하는데, 즉 크리스털 발진기(1)는 기본 소스 주파수 신호를 제공하고, 소스 주파수 신호를 원하는 타겟 주파수 신호로 변환하기 위해, 소스 주파수 신호는 듀얼 모드 주파수 분할기(5), 디지털 위상 동기 루프(2), 루프 필터(3) 및 전압 제어형 발진기(4)에서 각각 주파수 분할, 위상 검출, 필터링 및 변환 프로세스를 거쳐, 원하는 타겟 주파수 신호가 최종 획득된다.
최종 획득된, 요구되는 타겟 주파수 신호는 정밀하게 제어될 수 있다. 정밀한 제어는 주로 디지털 위상 동기 루프(2) 및 듀얼 모드 주파수 분할기(5)를 통해 실현되며, 구체적인 제어 절차는 다음과 같은데, 즉 기준 카운터(21), N 분할 카운터(22) 및 A 분할 카운터(24)는 모두 프로그래밍 가능한 주파수 분할 카운터들이고, 이들의 각각의 주파수 분할비(R, N, A)는 키패드(7) 및 단일 칩 마이크로컴퓨터(6)를 통해 상이한 주파수 분할 파라미터 값들로 인위적으로 사전 설정될 수 있으며, N＞A이다. 위상 검출기(23)의 2개의 입력 신호는 각각 Fr 및 Fo이고, 여기서 Fr＝Fosc／(Fosc를 주파수 분할하기 위한 총 주파수 분할비)이고, Fo＝Fvco／(Fvco를 주파수 분할하기 위한 총 주파수 분할비)이다. 듀얼 모드 주파수 분할기(5)의 출력은 N 분할 카운터(22) 및 A 분할 카운터(24)를 동시에 구동할 수 있고, 구동 후에, N 분할 카운터(22) 및 A 분할 카운터(24)는 각각 사전 설정된 N 값 및 A 값으로부터 카운트다운한다.
N 분할 카운터(22)의 카운트 값이 0에 도달하지 않을 때, 모드 제어 신호는 하이 레벨에 있는데, 즉 하이 레벨 "1"이 제어 입력 단자 내로 입력되고, 듀얼 모드 주파수 분할기(5)의 출력 주파수는 Fvco／(P＋1)이다. 하이 레벨 "1"이 A×(P＋1) 주기 동안 입력된 후, A 분할 카운터(24)의 카운트 값이 0에 도달하고, 모드 제어 신호는 로우 레벨이 되며, 이때 N 분할 카운터(22)의 카운트 값은 N－A이고, 따라서 N＞A가 충족되어야 한다. 따라서, 모드 제어 신호를 로우 레벨로 제어하에, 즉 로우 레벨 "0"이 제어 입력 단자 내에 입력될 때, 듀얼 모드 주파수 분할기(5)의 출력 주파수는 Fvco／P이다. 추가적인 (N－A)×P 주기 후에, N 분할 카운터(22)의 카운트 값도 0에 도달하고, 이때 사전 설정된 값들(N, A)이 N 분할 카운터(22) 및 A 분할 카운터(24)에 재할당되며, 동시에, 위상 검출기(23)는 위상 비교 펄스(즉, 오차 전압 신호)를 출력하고, 모드 제어 신호를 하이 레벨로 복원한다.
하나의 전체 사이클에서, 주기들의 입력 수(즉, 총 주파수 분할비)는
[수학식 2]
ＮＴ＝Ａ×(Ｐ＋1)＋(Ｎ－Ａ)×Ｐ＝Ｐ×Ｎ＋Ａ
이고, 따라서
[수학식 3]
Ｆo＝Ｆvco／ＮＴ＝Ｆvco／[(Ｐ×Ｎ)＋Ａ]
[수학식 4]
Ｆr＝Ｆosc／Ｒ
이고, 위상이 동기화될 때
[수학식 5]
Ｆo＝Ｆr
이고, 따라서
[수학식 6]
Ｆvco＝[(Ｐ×Ｎ)＋Ａ]Ｆosc／Ｒ
을 추론할 수 있다.
주파수 분할 및 위상 검출 프로세스 동안, 단일 칩 마이크로컴퓨터(6)는 N, A 및 R의 값들을 설정함으로써 타겟 주파수 신호의 주파수(즉, 출력 주파수)의 크기를 제어하여, 정밀하게 제어될 수 있는 원하는 타겟 주파수 신호를 획득하며, 타겟 주파수 신호의 주파수는 Fvco이고, 타겟 주파수 신호와 소스 주파수 신호 사이의 확정된 수학적 관계는 Fvco＝[(P×N)＋A]Fosc／R이다.
위의 프로세스 동안, 위상 검출기(23)로부터 출력되는 위상 비교 펄스는 실제로 오차 전압 신호이고, 루프 필터(3)는 그로부터의 오차 전압 신호 내에 혼합된 고주파수 성분들을 필터링하여, 오차 전압 신호를 DC 전압 신호로 변환한다. 전압 제어형 발진기(4)는 DC 전압 신호의 제어하에 타겟 주파수 신호를 출력한다. 이어서, 피드백 및 주파수 분할 및 위상 검출의 다음 사이클이 시작되고, 이 프로세스 동안에 N, A 및 R의 사전 설정 값들은 원하는 타겟 주파수 신호가 최종 획득될 때까지 계속 조정된다.
이 실시예에서, 전체 주파수 신호 생성 시스템의 회로들은 폐루프 시스템을 구성하도록 접속되며, 듀얼 모드 주파수 분할기(5)는 폐루프 시스템의 네거티브 피드백 회로를 구성하고, 따라서 타겟 주파수 신호와 소스 주파수 신호 간의 확정된 수학적 관계가 충족될 수 있다.
제2 실시예
이 실시예는, 도 8에 도시된 바와 같이, 제1 실시예와 다른 주파수 신호 생성 시스템을 제공하며, 이 주파수 신호 생성 시스템의 듀얼 모드 주파수 분할기(5)는 하나의 주파수 분할 모드, 즉 P 분할 모드에서만 동작한다. 이 경우, 모드 제어 신호를 듀얼 모드 주파수 분할기(5)의 제어 입력 단자로 입력하는 것이 불필요하며, 따라서 디지털 위상 동기 루프(2)는 A 분할 카운터 없이 제공될 수 있다.
따라서, 이 실시예에서, 디지털 위상 동기 루프(2)는 기준 카운터(21), N 분할 카운터(22) 및 위상 검출기(23)를 포함한다.
기준 카운터(21)의 입력 단자는 크리스털 발진기(1)의 출력 단자에 접속되고, N 분할 카운터(22)의 입력 단자는 듀얼 모드 주파수 분할기(5)의 출력 단자에 접속되며, 기준 카운터(21)의 출력 단자 및 N 분할 카운터(22)의 출력 단자는 위상 검출기(23)의 제1 입력 단자 및 제2 단자에 각각 접속되고, 위상 검출기(23)의 출력 단자는 루프 필터(3)의 입력 단자에 접속된다.
듀얼 모드 주파수 분할기(5)는 피드백된 타겟 주파수 신호에 대해 주파수 분할을 수행하는 데 사용되고, 주파수 분할된 타겟 주파수 신호를 N 분할 카운터(22)에 제공하며, 주파수 분할된 타겟 주파수 신호는 N 분할 카운터(22)에 의해 다시 주파수 분할되어 위상 검출기(23)로 출력된다.
위의 경우에, 듀얼 모드 주파수 분할기(5)와 N 분할 카운터(22)의 총 주파수 분할비는 NT＝P×N이고, 타겟 주파수 신호와 소스 주파수 신호 사이의 확정된 수학적 관계는 Fvco＝[(P×N)]Fosc／R이고, 여기서 Fvco는 타겟 주파수 신호의 주파수를 나타내고, Fosc는 소스 주파수 신호의 주파수를 나타내며, R은 기준 카운터(21)의 주파수 분할비를 나타낸다.
이 실시예에서의 듀얼 모드 주파수 분할기(5)는 통상의 디지털 주파수 분할기로 대체될 수 있으며, 통상의 디지털 주파수 분할기의 접속들은 전술한 듀얼 모드 주파수 분할기의 접속들과 동일하며, 이는 주파수 신호 생성 시스템의 기능들을 실현할 수 있다.
따라서, 이 실시예에서, 듀얼 모드 주파수 분할기(5)(또는 통상의 디지털 주파수 분할기) 및 디지털 위상 동기 루프(2)는 다음과 같이 동작한다.
듀얼 모드 주파수 분할기(5)는 하나의 동작 모드(주파수 분할 모드), 즉 P 분할 모드에서 동작한다. 전압 제어형 발진기(4)로부터 출력되는 타겟 주파수 신호의 주파수는 Fvco이고, 크리스털 발진기(1)로부터 출력되는 소스 주파수 신호의 주파수는 Fosc이다. 기준 카운터(21) 및 N 분할 카운터(22) 양자는 프로그래밍 가능한 주파수 분할 카운터들이고, 이들의 각각의 주파수 분할비(R, N)는 키패드(7) 및 단일 칩 마이크로컴퓨터(6)를 통해 상이한 주파수 분할 파라미터 값들로 사전 설정될 수 있다. 위상 검출기(23)의 2개의 입력 신호는 각각 Fr 및 Fo이고, 여기서 Fr＝Fosc／(Fosc를 주파수 분할하기 위한 총 주파수 분할비)이고, Fo＝Fvco／(Fvco를 주파수 분할하기 위한 총 주파수 분할비)이다. 듀얼 모드 주파수 분할기(5)의 주파수 분할비는 32, 64 또는 128이다. 듀얼 모드 주파수 분할기(5)의 출력은 N 분할 카운터(22)를 구동할 수 있으며, 구동 후에 N 분할 카운터(22)는 사전 설정된 N 값으로부터 카운트다운한다.
N 분할 카운터(22)가 카운트하는 동안, 듀얼 모드 주파수 분할기(5)의 출력 주파수는 Fvco／P이다. N×P 주기 후, N 분할 카운터(22)의 카운트 값은 0에 도달하고, 이때 사전 설정 값 N이 N 분할 카운터(22)에 재할당되며, 동시에, 위상 검출기(23)는 위상 비교 펄스(즉, 오차 전압 신호)를 출력한다.
하나의 전체 사이클에서, 주기들의 입력 수(즉, 총 주파수 분할비)는
[수학식 7]
ＮＴ＝Ｐ×Ｎ
이고, 따라서
[수학식 8]
Ｆo＝Ｆvco／(Ｐ×Ｎ)
[수학식 9]
Ｆr＝Ｆosc／Ｒ
이고, 위상이 동기화될 때
[수학식 10]
Ｆo＝Ｆr
이고, 따라서
[수학식 11]
Ｆvco＝[(Ｐ×Ｎ)]Ｆosc／Ｒ
을 추론할 수 있다.
주파수 분할 및 위상 검출 프로세스 동안, 단일 칩 마이크로컴퓨터(6)는 N 및 R의 값들을 설정함으로써 타겟 주파수 신호의 주파수(즉, 출력 주파수)의 크기를 제어하여, 원하는 타겟 주파수 신호를 획득하며, 타겟 주파수 신호의 주파수는 Fvco이고, 타겟 주파수 신호와 소스 주파수 신호 사이의 확정된 수학적 관계는 Fvco＝[(P×N)]Fosc／R이다.
이 실시예에서의 다른 회로들, 전기 접속들 및 동작들은 제1 실시예에서의 그것들과 동일하며, 그에 대한 설명은 생략된다.
제1 및 제2 실시예들의 유리한 효과들은 다음과 같은데, 즉 제1 및 제2 실시예들에서의 주파수 신호 생성 시스템들은 (크리스털 발진기, 루프 필터 및 전압 제어형 발진기를 포함하는) 아날로그 회로들 및 (디지털 위상 동기 루프, 디지털 주파수 분할기, 키패드 및 단일 칩 마이크로컴퓨터를 포함하는) 디지털 회로들로 구성되는 폐루프 시스템들이다. 주파수 신호 생성 시스템들은 정밀하게 제어될 수 있는 다양한 타겟 주파수 신호들을 생성할 수 있으며, 주파수 신호 생성 시스템들의 안정성이 디지털 주파수 분할기로 구성되는 네거티브 피드백 회로를 통해 개선되고, 키패드 및 디스플레이는 단일 칩 마이크로컴퓨터의 제어하에 사람-컴퓨터 인터페이스를 구성함으로써, 제어를 모니터링하기가 쉽고, 아날로그 회로들과 디지털 회로들의 결합은 주파수 신호 생성 시스템의 원가를 크게 줄인다.
제3 실시예
이 실시예는, 도 9에 도시된 바와 같이, 제1 및 제2 실시예들과 다른 주파수 신호 생성 시스템을 제공하며, 이 주파수 신호 생성 시스템은 주파수 분할기를 구비하지 않는데, 즉 주파수 신호 생성 시스템 내의 전압 제어형 발진기(4)로부터 출력되는 타겟 주파수 신호가 디지털 위상 동기 루프(2)로 직접 피드백된다.
따라서, 이 실시예에서, 디지털 위상 동기 루프(2)는 기준 카운터(21), 제1 주파수 분할 카운터 및 위상 검출기(23)를 포함한다.
기준 카운터(21)의 입력 단자는 크리스털 발진기(1)의 출력 단자에 접속되고, 제1 주파수 분할 카운터의 입력 단자는 전압 제어형 발진기(4)의 출력 단자에 접속되며, 기준 카운터(21)의 출력 단자 및 제1 주파수 분할 카운터의 출력 단자는 위상 검출기(23)의 제1 입력 단자 및 제2 단자에 각각 접속되고, 위상 검출기(23)의 출력 단자는 루프 필터(3)의 입력 단자에 접속된다.
기준 카운터(21)는 크리스털 발진기(1)로부터 제공되는 소스 주파수 신호에 대해 주파수 분할을 수행하는 데 사용되며, 주파수 분할된 소스 주파수 신호를 위상 검출기(23)로 출력한다.
제1 주파수 분할 카운터는 타겟 주파수 신호에 대해 주파수 분할을 수행하는 데 사용되며, 주파수 분할된 타겟 주파수 신호를 위상 검출기(23)로 출력한다.
위상 검출기(23)는 주파수 분할된 소스 주파수 신호와 주파수 분할된 타겟 주파수 신호를 비교하여 오차 전압 신호를 생성하고, 오차 전압 신호를 루프 필터(3)로 출력한다. 오차 전압 신호는 그의 고주파수 성분들이 루프 필터(3)에 의해 필터링된 후에 DC 전압 신호로 변환되며, DC 전압 신호는 전압 제어형 발진기(4)로 출력되고, 전압 제어형 발진기(4)는 DC 전압 신호에 기초하여 타겟 주파수 신호를 출력한다.
이 실시예에서, 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터(22)이고, 타겟 주파수 신호와 소스 주파수 신호 사이의 확정된 수학적 관계는 Fvco＝NFosc／R이고, 여기서 Fvco는 타겟 주파수 신호의 주파수를 나타내고, Fosc는 소스 주파수 신호의 주파수를 나타내며, R은 기준 카운터(21)의 주파수 분할비를 나타낸다.
따라서, 이 실시예에서, 디지털 위상 동기 루프(2)는 다음과 같이 동작한다.
전압 제어형 발진기(4)로부터 출력되는 타겟 주파수 신호의 주파수는 Fvco이고, 크리스털 발진기(1)로부터 출력되는 소스 주파수 신호의 주파수는 Fosc이다. 기준 카운터(21) 및 N 분할 카운터(22) 양자는 프로그래밍 가능한 주파수 분할 카운터들이고, 이들의 각각의 주파수 분할비(R, N)는 키패드(7) 및 단일 칩 마이크로컴퓨터(6)를 통해 상이한 주파수 분할 파라미터 값들로 인위적으로 사전 설정될 수 있다. 위상 검출기(23)의 2개의 입력 신호는 각각 Fr 및 Fo이고, 여기서 Fr＝Fosc／(Fosc를 주파수 분할하기 위한 총 주파수 분할비)이고, Fo＝Fvco／(Fvco를 주파수 분할하기 위한 총 주파수 분할비)이다. 전압 제어형 발진기(4)의 출력은 N 분할 카운터(22)를 구동할 수 있으며, 구동 후에 N 분할 카운터(22)는 사전 설정된 N 값으로부터 카운트다운한다.
N 분할 카운터(22)가 카운트하는 동안, 전압 제어형 발진기(4)의 출력 주파수는 Fvco／N이다. N 주기 후, N 분할 카운터(22)의 카운트 값은 0에 도달하고, 이때 사전 설정 값 N이 N 분할 카운터(22)에 재할당되며, 동시에 위상 검출기(23)는 위상 비교 펄스(즉, 오차 전압 신호)를 출력한다.
하나의 전체 사이클에서, 주기들의 입력 수(즉, 총 주파수 분할비)는 N이고, 따라서
[수학식 12]
Ｆo＝Ｆvco／Ｎ
[수학식 13]
Ｆr＝Ｆosc／Ｒ
이고, 위상이 동기화될 때
[수학식 14]
Ｆo＝Ｆr
이고, 따라서
[수학식 15]
Ｆvco＝ＮＦosc／Ｒ
을 추론할 수 있다.
주파수 분할 및 위상 검출 프로세스 동안, 단일 칩 마이크로컴퓨터(6)는 N 및 R의 값들을 설정함으로써 타겟 주파수 신호의 주파수(즉, 출력 주파수)의 크기를 제어하여, 원하는 타겟 주파수 신호를 획득하며, 타겟 주파수 신호의 주파수는 Fvco이고, 타겟 주파수 신호와 소스 주파수 신호 사이의 확정된 수학적 관계는 Fvco＝NFosc／R이다.
이 실시예에서의 다른 회로들, 전기 접속들 및 동작들은 제1 또는 제2 실시예에서의 그것들과 동일하며, 그에 대한 설명은 생략된다.
제3 실시예의 유익한 효과들은 다음과 같은데, 즉 제3 실시예에서의 주파수 신호 생성 시스템은 (크리스털 발진기, 루프 필터 및 전압 제어형 발진기와 같은) 아날로그 회로들 및 (디지털 위상 동기 루프, 키패드 및 단일 칩 마이크로컴퓨터와 같은) 디지털 회로들로 구성되는 폐루프 시스템들이다. 주파수 신호 생성 시스템은 정밀하게 제어될 수 있는 다양한 타겟 주파수 신호들을 생성할 수 있으며, 주파수 신호 생성 시스템의 안정성이 네거티브 피드백 회로를 통해 개선되고, 키패드 및 디스플레이는 단일 칩 마이크로컴퓨터의 제어하에 사람-컴퓨터 인터페이스를 구성함으로써, 제어를 모니터링하기가 쉽고, 아날로그 회로들과 디지털 회로들의 결합은 주파수 신호 생성 시스템의 원가를 크게 줄인다.
제4 실시예
이 실시예는 제1 내지 제3 실시예들 중 어느 하나에 따른 주파수 신호 생성 시스템을 포함하는 디스플레이 장치를 제공한다.
디스플레이 장치에서, 주파수 신호 생성 시스템에 의해 생성되는 타겟 주파수 신호는 디스플레이 장치가 표시를 행할 때 사용되는 캐리어 주파수 신호로서 작용한다. 디스플레이 장치의 데이터 및 제어 신호는 타겟 주파수 신호 내로 변조된 후에 디스플레이 장치 내로 입력되고 나서, 오리지널 데이터 및 제어 신호로 복조되어 표시된다.
이 실시예에서의 디스플레이 장치는 제1 내지 제3 실시예들 중 어느 하나에 따른 주파수 신호 생성 시스템을 채택하므로, 정밀하게 제어될 수 있는 캐리어 주파수 신호가 획득될 수 있고, 디스플레이 장치의 원가가 감소한다.
본 발명의 유익한 효과들은 다음과 같은데, 즉 제4 실시예에 의해 제공되는 주파수 신호 생성 시스템은 아날로그 회로들 및 디지털 회로들로 구성되는 폐루프 시스템이다. 주파수 신호 생성 시스템은 정밀하게 제어될 수 있는 다양한 타겟 주파수 신호들을 생성할 수 있으며, 주파수 신호 생성 시스템의 안정성은 네거티브 피드백 회로를 통해 개선되고, 키패드 및 디스플레이는 단일 칩 마이크로컴퓨터의 제어하에 사람-컴퓨터 인터페이스를 구성함으로써, 제어를 모니터링하는 것이 용이하며, 아날로그 회로들과 디지털 회로들의 결합은 주파수 신호 생성 시스템의 원가를 크게 줄인다. 이 실시예에서의 디스플레이 장치가 주파수 신호 생성 시스템을 채택하고 있으므로, 정밀하게 제어될 수 있는 캐리어 주파수 신호가 획득될 수 있고, 디스플레이 장치의 원가가 감소한다.
전술한 실시예들은 본 발명의 원리를 설명하기 위한 본 발명의 예시적인 실시예들일 뿐이며, 본 발명은 그에 한정되지 않는다는 것이 이해되어야 한다. 이 분야의 통상의 기술자는 본 발명의 사상 및 요지로부터 벗어나지 않고서 다양한 변경들 및 대체들을 행할 수 있으며, 이들은 본 발명의 보호 범위 내에 속하는 것으로 간주되어야 한다.

Claims (13)

  1. 주파수 신호 생성 시스템으로서,
    소스 주파수 신호를 수신하기 위한 디지털 위상 동기 루프;
    상기 디지털 위상 동기 루프로부터 출력되는 신호의 고주파수 성분들을 필터링하기 위한 루프 필터 - 상기 루프 필터의 입력 단자는 상기 디지털 위상 동기 루프의 출력 단자에 접속됨 -; 및
    상기 루프 필터로부터의 신호에 따라 타겟 주파수 신호를 출력하기 위한 전압 제어형 발진기 - 상기 전압 제어형 발진기의 입력 단자는 상기 루프 필터의 출력 단자에 접속됨 -
    를 포함하고,
    상기 전압 제어형 발진기의 출력 단자는 상기 디지털 위상 동기 루프의 제1 입력 단자에 접속되어, 상기 전압 제어형 발진기로부터 출력되는 상기 타겟 주파수 신호가 상기 디지털 위상 동기 루프로 피드백되도록 하고, 상기 디지털 위상 동기 루프는 상기 소스 주파수 신호 및 상기 피드백된 타겟 주파수 신호에 대해 주파수 분할 및 위상 검출을 수행하여, 상기 전압 제어형 발진기로부터 출력되는 상기 타겟 주파수 신호와 상기 소스 주파수 신호가 이들 간의 확정된 수학적 관계를 충족시키도록 하는 주파수 신호 생성 시스템.
  2. 제1항에 있어서,
    상기 소스 주파수 신호를 출력하기 위한 크리스털 발진기를 더 포함하고, 상기 크리스털 발진기의 출력 단자는 상기 디지털 위상 동기 루프의 제2 입력 단자에 접속되는 주파수 신호 생성 시스템.
  3. 제1항에 있어서,
    상기 전압 제어형 발진기의 상기 출력 단자와 상기 디지털 위상 동기 루프의 상기 제1 입력 단자 사이에 접속되어, 상기 피드백된 타겟 주파수 신호에 대해 주파수 분할을 수행하고, 상기 주파수 분할된 타겟 주파수 신호를 상기 디지털 위상 동기 루프에 제공하기 위한 주파수 분할기를 더 포함하는 주파수 신호 생성 시스템.
  4. 제3항에 있어서,
    상기 디지털 위상 동기 루프는 기준 카운터, 제1 주파수 분할 카운터 및 위상 검출기를 포함하고,
    상기 기준 카운터의 입력 단자는 상기 소스 주파수 신호를 수신하고, 상기 제1 주파수 분할 카운터의 입력 단자는 상기 주파수 분할기의 출력 단자에 접속되며, 상기 기준 카운터의 출력 단자는 상기 위상 검출기의 제1 입력 단자에 접속되고, 상기 제1 주파수 분할 카운터의 출력 단자는 상기 위상 검출기의 제2 입력 단자에 접속되고, 상기 위상 검출기의 출력 단자는 상기 루프 필터의 상기 입력 단자에 접속되며;
    상기 기준 카운터는 상기 소스 주파수 신호에 대해 주파수 분할을 수행하고, 상기 주파수 분할된 소스 주파수 신호를 상기 위상 검출기로 출력하며;
    상기 주파수 분할기로부터 수신된 상기 주파수 분할된 타겟 주파수 신호는 상기 제1 주파수 분할 카운터에 의해 다시 주파수 분할되고, 상기 위상 검출기로 출력되며;
    상기 위상 검출기는 상기 주파수 분할된 소스 주파수 신호와 상기 주파수 분할된 타겟 주파수 신호를 비교하고, 오차 전압 신호를 생성하고, 상기 오차 전압 신호를 상기 루프 필터로 출력하며, 상기 오차 전압 신호는 그의 고주파수 성분들이 상기 루프 필터에 의해 필터링된 후에 DC 전압 신호로 변환되고, 상기 DC 전압 신호는 상기 전압 제어형 발진기로 출력되고, 상기 전압 제어형 발진기는 상기 DC 전압 신호에 따라 상기 타겟 주파수 신호를 출력하는 주파수 신호 생성 시스템.
  5. 제4항에 있어서,
    상기 주파수 분할기의 주파수 분할비는 P이고, 상기 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할(divide-by-N) 카운터를 포함하고, 상기 주파수 분할기와 상기 N 분할 카운터의 총 주파수 분할비는 NT＝P×N이고; 상기 타겟 주파수 신호와 상기 소스 주파수 신호 사이의 상기 확정된 수학적 관계는 Fvco＝[(P×N)]Fosc／R이고, 여기서 Fvco는 상기 타겟 주파수 신호의 주파수를 나타내고, Fosc는 상기 소스 주파수 신호의 주파수를 나타내며, R은 상기 기준 카운터의 주파수 분할비를 나타내는 주파수 신호 생성 시스템.
  6. 제4항에 있어서,
    상기 디지털 위상 동기 루프는 제2 주파수 분할 카운터를 더 포함하고,
    상기 제2 주파수 분할 카운터의 입력 단자는 상기 주파수 분할기의 상기 출력 단자에 접속되고, 상기 제2 주파수 분할 카운터의 출력 단자는 상기 주파수 분할기의 제어 입력 단자에 접속되며, 상기 제2 주파수 분할 카운터가 주파수 분할 제어 신호를 상기 주파수 분할기에 공급함으로써, 상기 주파수 분할기가 상기 주파수 분할 제어 신호에 따라 상이한 주파수 분할 모드들을 채택하도록 하는 주파수 신호 생성 시스템.
  7. 제6항에 있어서,
    상기 주파수 분할기는 듀얼 모드 주파수 분할기이고, 상기 듀얼 모드 주파수 분할기의 주파수 분할비는 P／P＋1이고, 상기 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터이고, 상기 제2 주파수 분할 카운터는 A의 주파수 분할비를 갖는 A 분할 카운터이며, 상기 듀얼 모드 주파수 분할기, 상기 N 분할 카운터 및 상기 A 분할 카운터의 총 주파수 분할비는 NT＝P×N＋A이며; 상기 타겟 주파수 신호와 상기 소스 주파수 신호 사이의 상기 확정된 수학적 관계는 Fvco＝[(P×N)＋A]Fosc／R이고, 여기서 Fvco는 상기 타겟 주파수 신호의 주파수를 나타내고, Fosc는 상기 소스 주파수 신호의 주파수를 나타내며, R은 상기 기준 카운터의 주파수 분할비를 나타내는 주파수 신호 생성 시스템.
  8. 제1항에 있어서,
    상기 디지털 위상 동기 루프는 기준 카운터, 제1 주파수 분할 카운터 및 위상 검출기를 포함하고,
    상기 기준 카운터의 입력 단자는 상기 소스 주파수 신호를 수신하고, 상기 제1 주파수 분할 카운터의 입력 단자는 상기 전압 제어형 발진기의 출력 단자에 접속되며, 상기 기준 카운터의 출력 단자는 상기 위상 검출기의 제1 입력 단자에 접속되고, 상기 제1 주파수 분할 카운터의 출력 단자는 상기 위상 검출기의 제2 입력 단자에 접속되고, 상기 위상 검출기의 출력 단자는 상기 루프 필터의 상기 입력 단자에 접속되며;
    상기 기준 카운터는 상기 소스 주파수 신호에 대해 주파수 분할을 수행하고 나서, 상기 주파수 분할된 소스 주파수 신호를 상기 위상 검출기로 출력하며;
    상기 제1 주파수 분할 카운터는 상기 타겟 주파수 신호에 대해 주파수 분할을 수행하고 나서, 상기 주파수 분할된 타겟 주파수 신호를 상기 위상 검출기로 출력하며;
    상기 위상 검출기는 상기 주파수 분할된 소스 주파수 신호와 상기 주파수 분할된 타겟 주파수 신호를 비교하고, 오차 전압 신호를 생성하고, 상기 오차 전압 신호를 상기 루프 필터로 출력하며, 상기 오차 전압 신호는 그의 고주파수 성분들이 상기 루프 필터에 의해 필터링된 후에 DC 전압 신호로 변환되고, 상기 DC 전압 신호는 상기 전압 제어형 발진기로 출력되고, 상기 전압 제어형 발진기는 상기 DC 전압 신호에 따라 상기 타겟 주파수 신호를 출력하는 주파수 신호 생성 시스템.
  9. 제8항에 있어서,
    상기 제1 주파수 분할 카운터는 N의 주파수 분할비를 갖는 N 분할 카운터이고, 상기 타겟 주파수 신호와 상기 소스 주파수 신호 사이의 상기 확정된 수학적 관계는 Fvco＝NFosc／R이고, 여기서 Fvco는 상기 타겟 주파수 신호의 주파수를 나타내고, Fosc는 상기 소스 주파수 신호의 주파수를 나타내며, R은 상기 기준 카운터의 주파수 분할비를 나타내는 주파수 신호 생성 시스템.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서,
    상기 전압 제어형 발진기는 상기 DC 전압 신호를 상기 타겟 주파수 신호로 변환하기 위한 전압-용량 변환 장치를 포함하는 주파수 신호 생성 시스템.
  11. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 주파수 분할기는 디지털 주파수 분할기이고, 상기 디지털 주파수 분할기는 모놀리식 통합 주파수 합성기 칩에 의해 구성되며, 상기 루프 필터는 아날로그 저역 통과 필터인 주파수 신호 생성 시스템.
  12. 제10항에 있어서,
    상기 주파수 신호 생성 시스템은 단일 칩 마이크로컴퓨터를 포함하는 사람-컴퓨터 인터페이스를 더 포함하고,
    상기 사람-컴퓨터 인터페이스는 상기 단일 칩 마이크로컴퓨터의 디지털 파라미터 입력 단자에 접속되는 키패드를 포함하고, 상기 단일 칩 마이크로컴퓨터의 디지털 파라미터 출력 단자는 상기 디지털 위상 동기 루프의 제3 입력 단자에 접속되고, 상기 디지털 위상 동기 루프 내의 상기 기준 카운터, 상기 제1 주파수 분할 카운터 또는 상기 제2 주파수 분할 카운터에 대한 주파수 분할 파라미터 값들이 상기 키패드를 통해 사전 설정되며; 및/또는
    상기 사람-컴퓨터 인터페이스는 신호 프로세서 및 디스플레이를 더 포함하고, 상기 신호 프로세서의 입력 단자는 상기 전압 제어형 발진기의 상기 출력 단자에 접속되고, 상기 신호 프로세서의 출력 단자는 상기 단일 칩 마이크로컴퓨터의 주파수 입력 단자에 접속되며, 상기 디스플레이는 상기 단일 칩 마이크로컴퓨터의 디스플레이 데이터 출력 단자에 접속되고, 상기 신호 프로세서는 상기 타겟 주파수 신호를 처리하는 데 사용되어, 상기 디스플레이가 상기 타겟 주파수를 표시하도록 하는 주파수 신호 생성 시스템.
  13. 제1항 내지 제12항 중 어느 한 항에 따른 주파수 신호 생성 시스템을 포함하는 디스플레이 장치.
KR1020147014833A 2013-07-25 2013-12-20 주파수 신호 생성 시스템 및 디스플레이 장치 KR101664634B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310316999.6 2013-07-25
CN2013103169996A CN103427836A (zh) 2013-07-25 2013-07-25 一种频率信号发生系统和显示装置
PCT/CN2013/090069 WO2015010432A1 (zh) 2013-07-25 2013-12-20 频率信号发生系统和显示装置

Publications (2)

Publication Number Publication Date
KR20150021488A true KR20150021488A (ko) 2015-03-02
KR101664634B1 KR101664634B1 (ko) 2016-10-24

Family

ID=49652092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147014833A KR101664634B1 (ko) 2013-07-25 2013-12-20 주파수 신호 생성 시스템 및 디스플레이 장치

Country Status (6)

Country Link
US (1) US9425810B2 (ko)
EP (1) EP3026817A4 (ko)
JP (1) JP2016531478A (ko)
KR (1) KR101664634B1 (ko)
CN (1) CN103427836A (ko)
WO (1) WO2015010432A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427836A (zh) 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生系统和显示装置
CN104935253B (zh) * 2014-03-19 2018-07-24 一诺仪器（中国）有限公司 信号倍频电路、方法及所适用的设备
CN104660257A (zh) * 2015-03-25 2015-05-27 天津七六四通信导航技术有限公司 一种l波段频率合成器电路
CN105406860A (zh) * 2015-10-20 2016-03-16 北京中科飞鸿科技有限公司 高精确输出的单片机锁相环快速频率源
CN105429597A (zh) * 2015-11-26 2016-03-23 青岛盛嘉信息科技有限公司 一种频率信号产生电路
CN105515573A (zh) * 2015-12-02 2016-04-20 青岛盛嘉信息科技有限公司 一种频率信号源
CN105978557A (zh) * 2016-06-22 2016-09-28 安徽天兵电子科技有限公司 一种ku波段宽带跳频源
US10295580B2 (en) * 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop
CN106774629B (zh) * 2016-12-09 2019-07-16 建荣半导体（深圳）有限公司 直接数字频率合成器及其频率合成方法、调频发射装置
CN107395199B (zh) * 2017-09-18 2023-11-24 江汉大学 一种锁相环电路
CN107830940A (zh) * 2017-10-13 2018-03-23 京东方科技集团股份有限公司 一种温度传感器、阵列基板、显示装置
CN108230646B (zh) * 2017-12-11 2020-03-31 珠海东之尼电子科技有限公司 一种嵌入式数字振荡无线遥控器控制方法
CN108549108A (zh) * 2018-04-13 2018-09-18 荆门品创通信科技有限公司 一种精准管线探测仪的发送机
US11211936B1 (en) * 2021-01-05 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Delay lock loop circuits and methods for operating same
CN115119532B (zh) * 2021-01-22 2023-10-27 京东方科技集团股份有限公司 信号处理方法及装置、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066791A (ko) * 2000-12-29 2003-08-09 허니웰 인터내셔널 인코포레이티드 정밀 위상 생성기
US20090256601A1 (en) * 2008-04-14 2009-10-15 Qualcomm Incorporated Phase to digital converter in all digital phase locked loop
KR20120113888A (ko) * 2011-04-06 2012-10-16 한동대학교 산학협력단 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975930A (en) * 1988-11-02 1990-12-04 Digital Equipment Corporation Digital phase locked loop
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range
JPH09261047A (ja) * 1996-03-18 1997-10-03 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ
JPH10261918A (ja) * 1997-01-20 1998-09-29 Nec Corp 電圧制御発振回路
JP2001127631A (ja) * 1999-10-28 2001-05-11 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
US6570457B2 (en) 2001-10-24 2003-05-27 Northrop Grumman Corporation Phase locked loop using sample and hold after phase detector
US7317778B2 (en) * 2003-01-31 2008-01-08 Hewlett-Packard Development Company, L.P. Phase-locked loop control circuit
CN100382432C (zh) * 2005-04-11 2008-04-16 南京理工大学 快速捷变频集成锁相式频率合成器
US7365607B2 (en) * 2006-08-10 2008-04-29 Newport Media, Inc. Low-power, low-jitter, fractional-N all-digital phase-locked loop (PLL)
CN101136631B (zh) * 2006-08-31 2011-01-12 海能达通信股份有限公司 频率合成器及其频率合成方法
JP4864769B2 (ja) * 2007-03-05 2012-02-01 株式会社東芝 Ｐｌｌ回路
US7899147B2 (en) * 2008-06-02 2011-03-01 Mediatek Singapore Pte. Ltd. Counter/divider, and phase locked loop including such counter/divider
JP5242320B2 (ja) * 2008-09-29 2013-07-24 富士通テン株式会社 発振回路、及び映像表示装置
JP2010124295A (ja) * 2008-11-20 2010-06-03 Fujitsu Ltd 制御装置、クロック同期方法
JP5256535B2 (ja) * 2009-07-13 2013-08-07 ルネサスエレクトロニクス株式会社 位相同期ループ回路
CN201601665U (zh) * 2009-12-16 2010-10-06 天津七六四通信导航技术有限公司 锁相差频输出频率合成器
CN101854171A (zh) * 2010-05-21 2010-10-06 中兴通讯股份有限公司 多频点模拟锁相环电路
US8618854B2 (en) * 2010-10-15 2013-12-31 Qualcomm Incorporated Adaptive clock switching to capture asynchronous data within a phase-to-digital converter
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
US8836389B2 (en) * 2011-09-28 2014-09-16 Intel Corporation Apparatus, system, and method for controlling temperature and power supply voltage drift in a digital phase locked loop
CN102447475A (zh) * 2011-12-10 2012-05-09 哈尔滨飞羽科技有限公司 窄带频率可调的pll振荡电路
US8971455B2 (en) * 2011-12-12 2015-03-03 Texas Instruments Incorporated Near-integer channel spur mitigation in a phase-locked loop
JP2013131985A (ja) * 2011-12-22 2013-07-04 Anritsu Corp 信号発生装置及び信号発生方法
US8896386B2 (en) * 2012-03-08 2014-11-25 Mediatek Singapore Pte. Ltd. Calibration device for oscillator and method thereof
US9197402B2 (en) * 2012-04-10 2015-11-24 Intel Corporation Re-circulating time-to-digital converter (TDC)
US20140225635A1 (en) * 2013-02-11 2014-08-14 Qualcomm Incorporated All-digital phase locked loop self test system
CN103427836A (zh) * 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生系统和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066791A (ko) * 2000-12-29 2003-08-09 허니웰 인터내셔널 인코포레이티드 정밀 위상 생성기
US20090256601A1 (en) * 2008-04-14 2009-10-15 Qualcomm Incorporated Phase to digital converter in all digital phase locked loop
KR20120113888A (ko) * 2011-04-06 2012-10-16 한동대학교 산학협력단 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법

Also Published As

Publication number Publication date
EP3026817A1 (en) 2016-06-01
KR101664634B1 (ko) 2016-10-24
US9425810B2 (en) 2016-08-23
EP3026817A4 (en) 2017-03-22
US20150236708A1 (en) 2015-08-20
WO2015010432A1 (zh) 2015-01-29
JP2016531478A (ja) 2016-10-06
CN103427836A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
KR101664634B1 (ko) 주파수 신호 생성 시스템 및 디스플레이 장치
US20090296878A1 (en) Frequency divider
CN101694998B (zh) 一种锁定系统及方法
US7924072B2 (en) Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
US8093930B2 (en) High frequency fractional-N divider
US10425086B1 (en) Divider-less phase locked loop
US6943598B2 (en) Reduced-size integrated phase-locked loop
KR20130132305A (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
CN112039521A (zh) 用于小数分频的四模分频器、小数锁相环及芯片
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
US7813466B2 (en) Jitter-free divider
US9236871B1 (en) Digital filter for phase-locked loop integrated circuits
CN205356307U (zh) 一种短波接收机的频率合成器
JP2017512446A (ja) 周波数シンセサイザ
CN110729996A (zh) 一种小型化两次锁相的锁相环电路及方法
CN212588320U (zh) 一种用于小数分频的四模分频器、小数锁相环及芯片
CN104702279A (zh) 一种锁相环频率合成器
TWI530102B (zh) 數位式鎖相迴路及其相位頻率偵測器模組
CN113114231A (zh) 一种时钟控制电路
CN114050825A (zh) 多模式自适应内外参考时钟复用分配电路
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
US20030042948A1 (en) PLL circuit
JP2877185B2 (ja) クロック発生器
JP2022522910A (ja) 周波数ロックループ、電子機器及び周波数生成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 4