KR100423060B1 - 위상 동기 루프를 이용한 동조 필터 회로 - Google Patents

위상 동기 루프를 이용한 동조 필터 회로 Download PDF

Info

Publication number
KR100423060B1
KR100423060B1 KR10-2002-0033228A KR20020033228A KR100423060B1 KR 100423060 B1 KR100423060 B1 KR 100423060B1 KR 20020033228 A KR20020033228 A KR 20020033228A KR 100423060 B1 KR100423060 B1 KR 100423060B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
controlled oscillator
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2002-0033228A
Other languages
English (en)
Other versions
KR20030095689A (ko
Inventor
김재환
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR10-2002-0033228A priority Critical patent/KR100423060B1/ko
Priority to US10/282,371 priority patent/US20030231053A1/en
Publication of KR20030095689A publication Critical patent/KR20030095689A/ko
Application granted granted Critical
Publication of KR100423060B1 publication Critical patent/KR100423060B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/20—Continuous tuning of single resonant circuit by varying inductance only or capacitance only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 통신 시스템에서 입력 신호를 필터링하여 출력하기 위한 동조 필터 회로에 관한 것으로 위상 동기 루프를 이용하여 동조 필터 회로의 중심 주파수를 가변하여 필터링하는 동조 필터 회로를 제공한다. 이를 위한 본 발명의 동조 필터 회로는 위상 동기 루프와 공진회로를 구비한다. 위상 동기 루프는 입력되는 제어 전압의 레벨에 대응되게 중심 주파수가 변경되는 공진회로를 구비하여 상기 제어 전압의 레벨에 대응하는 주파수를 가지는 신호를 발진하는 전압 제어 발진기와, 상기 전압 제어 발진기의 발진 주파수를 가변적으로 결정하기 위한 주파수 제어 데이터에 대응되게 기준 주파수 신호와 상기 전압 제어 발진기에 의해 발진되는 신호의 위상을 비교하여 위상차에 대응하는 오차 전압 신호를 발생하는 위상 동기 루프 제어기와, 상기 오차 전압 신호를 루프 필터링하여 상기 제어 전압으로서 상기 전압 제어 발진기로 출력하는 루프 필터를 구비한다. 공진회로는 상기 전압 제어 발진기의 상기 공진회로와 동일한 공진 특성을 가지며, 입력 신호에 대하여 상기 제어 전압의 레벨에 대응되게 변경되는 중심 주파수에 따를 주파수대역의 신호만을 통과시켜 출력한다.

Description

위상 동기 루프를 이용한 동조 필터 회로{TUNABLE FILTER CIRCUIT USING THE PHASE LOCKED LOOP}
본 발명은 통신 시스템에서 사용되는 동조 필터 회로에 관한 것으로, 특히 입력 신호를 필터링하여 출력하기 위한 동조 필터 회로에 관한 것이다.
통상적으로 채널을 가지는 통신 시스템에서 경우에 따라 희망하는 주파수의신호를 선택적으로 수신해야 하는 경우가 많다. 이처럼 선택적인 수신을 하기 위해 전대역 주파수 신호를 입력받아 원하는 주파수 대역의 신호만 통과시키는 동조 필터 회로를 사용하였다. 동조 필터 회로는 입력되는 전압에 따라 코일의 인덕턴스 또는 콘덴서의 용량이 변화되어 특정한 주파수에서 전류를 많이 흐르도록 한다. 상기의 코일과 콘덴서의 가변 또는 조합으로 여러 가지 주파수로 튜닝(Tunning)할 수 있게 한다. 여기서 튜닝(Tunning)이란 입력 회로에 동조 회로를 놓고 콘덴서의 용량 또는 인덕턴스의 유도 계수를 변화시킴으로써, 동조 회로의 공진 주파수를 수신 희망하는 주파수와 일치시키는 것을 말한다. 상기와 같이 동조 필터 회로는 선택된 특정 주파수 신호나 주파수 대역은 통과시키는 반면에 선택되지 않은 주파수 신호는 통과시키지 않도록 한다.
따라서, 어떤 주파수의 신호를 수신하기 위해서는 수신하기 원하는 주파수 대역 신호에 대응하여 시스템 내 동조 필터 회로의 중심 주파수를 가변시켜야 했다. 이렇게 동조 필터 회로의 중심 주파수를 가변시키기 위해 종래에는 공진회로의 소자 값을 스위칭하여 조합하는 구조를 가진다.
도 1은 통상적인 동조 필터 회로도로서, 중심 주파수를 가변시키기 위해서 각 소자 값을 스위칭하여 조합하는 회로 구성을 보인 것이다. 도 1에 보인 동조 필터 회로(100)는 공진회로(110)와 스위칭 회로(120)로 구성이 된다. 상기 스위칭 회로(120)는 제어 신호(130)를 입력받는다. 상기 제어 신호(130)는 동조 필터 회로의 중심 주파수를 가변시키기 위한 스위칭 회로(120)를 스위칭하기 위한 제어 신호이다. 상기 스위칭에 의해 접지전압과 상기 공진회로(110)의 소자들이 연결이 된다.
이렇게 스위칭에 의해 연결이 된 공진회로(110)는 인가되는 전원의 특정 주파수에서 최대의 전류가 흐르게 된다. 이런 주파수는 회로의 모양과, 인덕터, 커패시터 값에 따라 차이가 나며, 이러한 현상을 이용하여 원하는 특정 주파수의 출력 특성만을 추출할 수 있다. 따라서 상기 공진회로(110)로 신호의 입력(151)을 받아 필터링을 하고 출력(152)을 내보낸다.
상기한 바와 같은 기존의 동조 필터 회로(100)는 제어 신호를 받아 스위칭 회로(120)에서 스위칭하고, 상기 공진회로(110)의 소자 값들을 조합하여 필터의 중심 주파수를 가변시켰다. 따라서, 기존의 동조 필터 회로(100)는 스위칭 회로(120)와 많은 소자로 구성되는 공진회로(110)로 구성되었다. 이에 따라 동조 필터 회로(100)를 시스템에 적용될 시에 많은 소자들이 필요하였다. 상기와 같이 동조 필터 회로는 많은 소자들에 의해 구성되었기 때문에 회로의 크기가 커졌다. 그리고, 중심 주파수를 변경, 설정하기 위해서는 스위칭 회로(120)에 변경하고자 하는 중심 주파수에 해당하는 스위칭 제어 신호를 입력해야 했기 때문에 전력 소모가 높았다. 또한, 상기와 같이 중심 주파수를 가변할 시에 스위칭에 따른 제어 과정이 복잡하고, 시간이 많이 소모되었다.
상술한 바와 같은 종래의 동조 필터 회로는 공진회로(110)의 소자 값을 조합하여 필터의 중심 주파수를 가변시켰다. 그러나 중심 주파수를 변경, 설정하기 위해서 동조 필터 회로(100)는 스위칭 회로(120)와 공진회로를 구성하기 위해 개별소자가 필요하기 때문에 회로 크기가 커지는 문제점이 있었다. 그리고 각각의 중심 주파수로 변경하기 위해서는 스위칭 제어 신호를 스위칭 회로(120)에 입력해야 했기 때문에 전력 소모가 높은 문제점이 있었다. 또한 각각의 중심 주파수로 변경하기 위해서 스위칭 제어 신호를 입력하여 스위칭을 일일이 해야 했기 때문에 과정이 복잡하고, 시간이 많이 소모되는 문제점이 있었다.
따라서 본 발명의 목적은 동조 필터 회로를 구성하는 소자의 수와 회로의 크기를 줄일 수 있는 동조 필터 회로를 제공함에 있다.
본 발명의 다른 목적은 동조 필터 회로의 중심 주파수를 가변시키고자 할 때 전력 소모를 줄일 수 있는 동조 필터 회로를 제공함에 있다.
본 발명의 또 다른 목적은 동조 필터 회로의 중심 주파수를 가변시키고자 할 시에 제어 과정을 간단하게 할 수 있는 동조 필터 회로를 제공함에 있다.
도 1은 종래 기술에 따른 동조 필터 회로도,
도 2는 본 발명에 실시 예에 따른 위상 동기 루프를 이용한 동조 필터 회로도,
도 3은 본 발명의 실시 예에 따른 동조 필터 회로도,
도 4는 종래의 위상 동기 루프의 주파수 출력을 도시하는 도면,
도 5는 본 발명에 실시 예에 따른 위상 동기 루프를 이용한 동조 필터 회로의 출력을 도시하는 도면.
상기한 목적들을 달성하기 위한 본 발명은 동조 필터 회로에 있어서,
입력되는 제어 전압의 레벨에 대응되게 중심 주파수가 변경되는 공진회로를 구비하여 상기 제어 전압의 레벨에 대응하는 주파수를 가지는 신호를 발진하는 전압 제어 발진기와, 상기 전압 제어 발진기의 발진 주파수를 가변적으로 결정하기 위한 주파수 제어 데이터에 대응되게 기준 주파수 신호와 상기 전압 제어 발진기에 의해 발진되는 신호의 위상을 비교하여 위상차에 대응하는 오차 전압 신호를 발생하는 위상 동기 루프 제어기와, 상기 오차 전압 신호를 루프 필터링하여 상기 제어전압으로서 상기 전압 제어 발진기로 출력하는 루프 필터를 구비하는 위상 동기 루프(PLL : Phase Locked Loop)와,
상기 전압 제어 발진기의 상기 공진회로와 동일한 공진 특성을 가지며, 입력 신호에 대하여 상기 제어 전압의 레벨에 대응되게 변경되는 중심 주파수에 따를 주파수대역의 신호만을 통과시켜 출력하는 공진회로로 이루어짐을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 2는 본 발명의 실시 예에 따른 위상 동기 루프(PLL : Phase Locked Loop)를 이용한 동조 필터 회로도를 보인 것이다. 상기 전술한 도 1의 동조 필터 회로에 있어서 중심 주파수를 가변시키기 위해 공진회로의 소자값을 스위칭하여 조합하는 구조 대신에 원칩(One Chip) IC로 제조 및 판매되고 있는 통상적인 위상 동기 루프를 이용하여 중심 주파수를 변경, 설정하도록 구성한 것이다.
상기한 위상 동기 루프(PLL)는 통상적인 것으로, 위상 동기 루프 제어기(210), 루프 필터(220), 전압 제어 발진기(VCO : Voltage Controlled Oscillator)(230)로 구성이 된다.
상기 위상 동기 루프 제어기(210)는 통상적인 PLL 주파수 신더사이즈용 IC로서, 전압 제어 발진기(230)에 인가되는 전압을 생성하는 기능을 한다. 또한 상기 위상 동기 루프 제어기(210)는 기준 주파수 분배기(211), 위상 비교기(212), 프로그래머블 분배기(Programmable Divider)(213)로 구성된다.
오실레이터(OSC)(200)로부터 발진 주파수 신호를 입력받은 기준 주파수 분배기(211)는 위상 비교기(212)로 기준 주파수를 출력한다. 상기 위상 비교기(212)에서 사용되는 기준 주파수는 거의 모두가 채널 스페이스 주파수이지만, 이 주파수 값은 전송 대역의 점에서 저 주파수에 해당이 된다. 그런데 상기 오실레이터(OSC)(200)로는 거의 모두가 수정 발진기가 사용되기 때문에 기준 주파수로 사용되는 저 주파수는 입수가 불가능하다. 이러한 문제를 피하기 위해 상기 오실레이터(OSC)(200)에서 발생하는 주파수를 높게 설정하고, 기준 주파수 분배기(211)에서 상기 주파수를 분주하여 기준 주파수를 출력한다.
상기 위상 비교기(212)는 기준 주파수 분배기(211)에서 출력되는 기준 주파수와 프로그래머블 분배기(Programmable Divider)(213)에서 출력되는 비교 주파수와의 위상 차이를 비교한다. 여기서, 프로그래머블 분배기(Programmable Divider)(213)는 전압 제어 발진기(230)에서 출력되는 주파수 신호를 입력받아 프로그램 N(정수)값을 변경시킴으로서, 그에 따른 분주비를 변화시킨다. 상기 분주비에 따라 전압 제어 발진기(230)에서 출력되는 주파수 신호를 분주시킨다. 이때 위상 동기 루프가 동기되었을 시에는 상기 기준 주파수와 비교 주파수가 동일해진다.
따라서 상기 프로그래머블 분배기(213)의 프로그램 N(정수)값을 가변함으로써 기준 주파수의 정수배가 전압 제어 발진기(230)로부터 정확히 출력될 수 있도록 한다. 상기 프로그램 N(정수)값은 주파수 제어 데이터에 따라 변경된다.
상기 위상 비교기(212)는 기준 주파수 분배기(211)에서 발생하는 기준 주파수와, 프로그래머블 분배기(213)에서 발생하는 비교 주파수의 위상 차를 비교하여 상기 위상차에 대응되는 오차 전압 신호를 루프 필터(220)로 출력한다.
상기 오차 전압 신호를 입력받은 루프 필터(220)는 상기의 오차 전압 신호를 적분하여 직류 제어 전압으로 전압 제어 발진기(230)의 공진회로(240)와 공조 필터 회로인 공진회로(250)로 출력한다.
상기 전압 제어 발진기(230)는 상기 루프 필터(220)를 거쳐 입력되는 제어 전압에 대응되는 주파수 신호를 출력하는 회로이다. 상기 전압 제어 발진기(230)내의 공진회로(240)는 상기 제어 전압을 인가받아 특정 주파수에서 최대의 전류가 흐르게 되는 회로이다. 이때 상기 공진회로(240)내 가변 용량 다이오드의 전압 변경을 가하면 주파수를 변경 생성할 수 있다. 또한, 상기 공진회로(240)는 대역 통과 필터(Band Pass Filter)의 특징을 가지고 있다. 상기 전압 제어 발진기(230)에서 발생되는 출력 신호는 위상 동기 루프 제어기(210) 내부의 비교 주파수 분배기(213)로 피드백된다. 그러면, 위상 비교기(212)는 상기 비교 주파수 분배기(213)로부터의 비교 주파수와 기준 주파수를 비교하여 차이가 있다면 위상차에 대응되는 제어 전압을 발생하게 된다.
상기와 같이 위상 비교기(212)는 2개의 신호들 사이의 위상차에 대응되는 출력 전압 또는 전류를 발생시킨다. 상기 위상 비교기(212)의 출력은 전압 제어 발진기(230)를 바람직한 주파수에 동조시키기 위해 전압 제어 발진기(230)의 입력으로 궤환된다. 이렇게 되면 상기 전압 제어 발진기(230) 출력 신호가 기준 주파수 신호와 동일한 주파수를 갖게 된다. 또한 상기 기준 주파수가 프로그램 N(정수)값으로분주된 전압 제어 발진기(230) 출력 주파수와 비교되는데, 이때 전압 제어 발진기(230) 출력은 N배의 기준 주파수에 동조된다. 따라서 프로그래머블 분배기((213)의 프로그램 N(정수)값을 변경시킴으로써 상기 전압 제어 발진기(230)의 출력 주파수 신호를 가변시킬 수 있다.
상기에서 설명한 프로그래머블 분배기(213)의 N값에 따라 출력 주파수가 가변되는 위상 동기 루프를 이용한 동조 필터 회로 출력의 중심 주파수를 변경, 설정하는 것을 하기에서 상세히 설명한다.
먼저 전압 제어 발진기(230)내의 공진회로(240)를 동조 필터 회로에서 원하는 주파수 신호가 출력될 수 있도록 동일하게 설계한다. 또한 동조 필터 회로는 상기 제어 발진기(230)내의 공진회로(240)와 동일한 소자값을 사용하여 구성한다. 상기 동조 필터 회로의 양호도(Quality Factor)를 조정하여 원하는 필터의 형태를 형성한다.
도 3을 참조하면, 상기 동조 필터 회로인 공진회로(250)를 도시하는 도면이다. 221은 루프 필터(220)를 거쳐 출력되는 제어 전압이다. 상기 동조 필터 회로(250)는 접지와 연결되어 있는 가변 용량 다이오드(303)와, 상기 가변 용량 다이오드(303)와 인덕터(301)사이에 커패시터(302)가 직렬 접속되어 있다. 그리고, 상기 인덕터(301)는 입력단(151)과 출력단(152)사이에 접속된다. 상기 공진회로(250)에서 출력되는 공진 주파수는 인덕터(301)와, 커패시터(302)뿐 아니라, 가변 용량 다이오드(303)의 커패시턴스의 값에 영향을 받게 된다.
따라서 상기 위상 동기 루프의 공진회로(240)와 동일한 구조를 가지고 있는동조 필터 회로(250)의 가변 용량 다이오드(303)의 커패시턴스 값을 조정하여 주파수를 변경시키게 된다.
도 4는 종래의 위상 동기 루프의 주파수 출력을 도시하는 도면이고, 도 5는 본 발명에 실시 예에 따른 위상 동기 루프를 이용한 동조 필터 회로의 출력을 도시하는 도면이다.
상기 도 4 및 도 5를 참조하여 위상 동기 루프 공진회로의 출력 주파수와 동조 필터 회로의 출력 주파수를 비교한다.
예를 들어, 도 4에서 상기 위상 동기 루프의 출력 주파수가 f1일 경우에는 도 5의 상기 동조 필터 회로(250)의 출력 중심 주파수 또한 f1로 출력된다. 즉, 동조 필터 회로(250)의 중심 주파수는 위상 동기 루프의 주파수가 바뀔 시 루프 필터(220)를 통과한 전압을 입력받아 회로 내부 가변 용량 다이오드(303)의 커패시턴스를 변경함으로서 중심 주파수를 가변시킬 수 있게 된다.
본 발명에서는 동조 필터 회로를 상기 전압 제어 발진기(230)내의 공진회로(240)와 동일한 구조와 소자값을 이용하여 구성하고, 상기와 같이 구성된 동조 필터 회로의 중심 주파수는 상기 위상 동기 루프의 주파수가 바뀔 때 변경된다. 또한 상기 공진회로(240)로 입력되는 전압이 위상 동기 루프에 의해 고정되기 때문에 표류되지 않으므로 상기 동조 필터 회로의 중심 주파수를 안정하게 설정하고 변경할 수 있게 된다.
따라서, 동조 필터 회로에서 설계하고자 하는 중심 주파수와 동일한 주파수가 상기 위상 동기 루프의 출력 주파수로 출력되도록 해야 한다.
상기와 같이 전압 제어 발진기(230)내의 공진회로와 동일하게 공조 필터 회로를 따로 구비하지 않고 바로 전압 제어 발진기(230)내의 공진회로를 이용한 동조 필터 회로를 설계할 수도 있다. 그러나, 상기와 같이 전압 제어 발진기(230)내의 공진회로를 이용하기 위해서는 상기 공진회로 양단의 매칭회로(Matching Circuit)가 구비되어야 할 것이다.
상술한 바와 같이 본 발명은 동조 필터 회로의 중심 주파수를 가변시킬 시에 스위칭 회로와 많은 개별소자로 구성되는 공진회로 대신에 위상 동기 루프(PLL)를 이용하여 동조 필터 회로를 구성하기 때문에 소자 종류와 개수가 줄어 회로의 크기를 줄일 수 있는 이점이 있다. 또한 가변시키고자 하는 중심 주파수에 따라 위상 동기 루프(PLL)의 프로그래머블 분배기의 프로그램 정수값을 변경시킴으로써 위상 동기 루프의 출력 주파수와 동조 필터회로의 중심 주파수를 동일하게 출력할 수 있기 때문에 제어 과정이 간단해져 시간을 줄일 수 있고, 전력 소모 또한 감소되는 이점이 있다.

Claims (2)

  1. 동조 필터 회로에 있어서,
    입력되는 제어 전압의 레벨에 대응되게 중심 주파수가 변경되는 공진회로를 구비하여 상기 제어 전압의 레벨에 대응하는 주파수를 가지는 신호를 발진하는 전압 제어 발진기와, 상기 전압 제어 발진기의 발진 주파수를 가변적으로 결정하기 위한 주파수 제어 데이터에 대응되게 기준 주파수 신호와 상기 전압 제어 발진기에 의해 발진되는 신호의 위상을 비교하여 위상차에 대응하는 오차 전압 신호를 발생하는 위상 동기 루프 제어기와, 상기 오차 전압 신호를 루프 필터링하여 상기 제어 전압으로서 상기 전압 제어 발진기로 출력하는 루프 필터를 구비하는 위상 동기 루프와,
    상기 전압 제어 발진기의 상기 공진회로와 동일한 공진 특성을 가지며, 입력 신호에 대하여 상기 제어 전압의 레벨에 대응되게 변경되는 중심 주파수에 따를 주파수대역의 신호만을 통과시켜 출력하는 공진회로를 구비함을 특징으로 하는 동조 필터 회로.
  2. 제 1항에 있어서, 상기 공진회로가,
    상기 위상 동기 루프를 구성하고 있는 상기 전압 제어 발진기에 구비되는 공진회로와 동일한 소자 구성을 가지고 있음을 특징으로 하는 동조 필터 회로.
KR10-2002-0033228A 2002-06-14 2002-06-14 위상 동기 루프를 이용한 동조 필터 회로 Expired - Lifetime KR100423060B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0033228A KR100423060B1 (ko) 2002-06-14 2002-06-14 위상 동기 루프를 이용한 동조 필터 회로
US10/282,371 US20030231053A1 (en) 2002-06-14 2002-10-29 Tunable filter circuit including a phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033228A KR100423060B1 (ko) 2002-06-14 2002-06-14 위상 동기 루프를 이용한 동조 필터 회로

Publications (2)

Publication Number Publication Date
KR20030095689A KR20030095689A (ko) 2003-12-24
KR100423060B1 true KR100423060B1 (ko) 2004-03-16

Family

ID=29728657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033228A Expired - Lifetime KR100423060B1 (ko) 2002-06-14 2002-06-14 위상 동기 루프를 이용한 동조 필터 회로

Country Status (2)

Country Link
US (1) US20030231053A1 (ko)
KR (1) KR100423060B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102973B1 (ko) * 2004-12-30 2012-01-05 매그나칩 반도체 유한회사 위상 고정 루프
DE102006052873B4 (de) * 2006-11-09 2013-07-11 Siemens Aktiengesellschaft Filter-Schaltungsanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340607A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd シンセサイザ受信機
JPH1141031A (ja) * 1997-07-15 1999-02-12 Mitsubishi Electric Corp 電圧制御発振器
US6304146B1 (en) * 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6348841B1 (en) * 1998-09-01 2002-02-19 Qualcomm Incorporated Wideband voltage controlled oscillator with good noise immunity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144156A (en) * 1990-06-15 1992-09-01 Seiko Epson Corporation Phase synchronizing circuit with feedback to control charge pump
US6166606A (en) * 1999-02-10 2000-12-26 Zilog, Inc. Phase and frequency locked clock generator
JP2002353809A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp クロック発生回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340607A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd シンセサイザ受信機
JPH1141031A (ja) * 1997-07-15 1999-02-12 Mitsubishi Electric Corp 電圧制御発振器
US6304146B1 (en) * 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6348841B1 (en) * 1998-09-01 2002-02-19 Qualcomm Incorporated Wideband voltage controlled oscillator with good noise immunity

Also Published As

Publication number Publication date
US20030231053A1 (en) 2003-12-18
KR20030095689A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
FI113112B (fi) Menetelmä oskillaattorin säätämiseksi
US7573347B2 (en) Digitally controlled oscillator device and method for generating an oscillating signal with a digitally controlled phase locked loop
US7432768B2 (en) Voltage controlled digital analog oscillator and frequency synthesizer using the same
US20050280476A1 (en) Filter control apparatus and filter system
US7417512B2 (en) Dual mode tuning digitally controlled crystal oscillator and operation method thereof
JP3840468B2 (ja) Ｐｌｌ周波数シンセサイザ
KR100423060B1 (ko) 위상 동기 루프를 이용한 동조 필터 회로
KR100339687B1 (ko) 다중대역을갖는위상잠금주파수합성장치
EP1198879B1 (en) Variable oscillator
US7276983B2 (en) Frequency synthesizer with on-chip inductor
KR100882350B1 (ko) 이중 대역 발진기 및 이를 이용한 주파수 합성기
KR20050085506A (ko) 집적 튜너 회로 및 ｌｃ 동조 대역 통과 필터의 트랙킹방법
US10637487B1 (en) Tunable voltage controlled oscillators
US7312670B2 (en) Voltage controlled oscillator
KR100316845B1 (ko) 이중대역을 갖는 위상 잠금 주파수 합성 장치
US6717484B2 (en) Circuits for use in radio communications
US6140851A (en) PLL synthesizer having a voltage controlled oscillator with tuning offset and output tuning controlled
KR100587412B1 (ko) 이동단말기의 듀얼밴드방식 중간주파수 발생장치
JP3964426B2 (ja) 発振器、集積回路、通信装置
KR0132903Y1 (ko) 안테나 자동 조정회로
JP3893338B2 (ja) ラジオ受信機
KR200359924Y1 (ko) 듀얼밴드모드 중간주파수 발생장치
KR20040055085A (ko) 다중 밴드용 주파수 합성기 및 주파수 합성방법
KR20020069685A (ko) 디지털 튜너용 전압제어발진기
HU200042B (en) Circuit arrangement for extending given range of tuning of the frequency synthesers and for generating fix frequencies

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020614

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070502

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080305

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090302

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100302

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110303

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20140304

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20150302

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20200303

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20210303

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20221214

Termination category: Expiration of duration