JPH0340607A - シンセサイザ受信機 - Google Patents
シンセサイザ受信機Info
- Publication number
- JPH0340607A JPH0340607A JP17587989A JP17587989A JPH0340607A JP H0340607 A JPH0340607 A JP H0340607A JP 17587989 A JP17587989 A JP 17587989A JP 17587989 A JP17587989 A JP 17587989A JP H0340607 A JPH0340607 A JP H0340607A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- voltage
- tuning
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000006187 pill Substances 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シンセサイザ受信機に関する。
従来の技術
一般に、この種のシンセサイザ受信機のアンテナ同調回
路は、使用周波数帯域における広帯域同調回路を採用し
、帯域内のアンテナ利得差が少なくなるように構成され
ている。
路は、使用周波数帯域における広帯域同調回路を採用し
、帯域内のアンテナ利得差が少なくなるように構成され
ている。
第４図は、狭帯域アンテナ同調回路の基本構成を示し、
アンテナのインダクタンス上１と同調容量Ｃ１が並列に
接続され、この並列回路に結合容量Ｃ２が直列に接続さ
れた回路と等価である。
アンテナのインダクタンス上１と同調容量Ｃ１が並列に
接続され、この並列回路に結合容量Ｃ２が直列に接続さ
れた回路と等価である。
第５図〜第７図は、上記狭帯域アンテナ同調回路を利用
して広帯、域同調回路を実現するために、アンテナ同調
を切り替えるように構成されている。
して広帯、域同調回路を実現するために、アンテナ同調
を切り替えるように構成されている。
第５図において、同調容量Ｃ３と可変容量ダイオードＤ
（容量ＣＤ ）の直列回路が上記インダクタンス上１
に並列に接続され、デカップリング抵抗Ｒ１の一端が同
調容量Ｃ３と可変容量ダイオードＤの間に接続されてい
る。
（容量ＣＤ ）の直列回路が上記インダクタンス上１
に並列に接続され、デカップリング抵抗Ｒ１の一端が同
調容量Ｃ３と可変容量ダイオードＤの間に接続されてい
る。
また、分圧抵抗Ｒ２の一端には電源電圧Ｖが供給され、
他端がデカップリング抵抗Ｒ１の他端とスイッチＳ前の
共通接点に接続され、スイッチＳ前の他方の複数の接点
はそれぞれ、分圧抵抗Ｒ３と可変分圧抵抗Ｒ６、分圧抵
抗Ｒ４，と可変分圧抵抗Ｒ７、分圧抵抗Ｒ５と可変分圧
抵抗Ｒ８に接続されている。
他端がデカップリング抵抗Ｒ１の他端とスイッチＳ前の
共通接点に接続され、スイッチＳ前の他方の複数の接点
はそれぞれ、分圧抵抗Ｒ３と可変分圧抵抗Ｒ６、分圧抵
抗Ｒ４，と可変分圧抵抗Ｒ７、分圧抵抗Ｒ５と可変分圧
抵抗Ｒ８に接続されている。
上記構成において、アンテナの同調周波数Ｆは、
Ｆ＝１／［２π Ｌｌ （Ｃ１＋ （Ｃ３／Ｄｏ ）
）コであり、可変容量ダイオードの容ＪＬｃｏは、スイ
ッチＳ前を切り替えることにより、分圧抵抗Ｒ２−Ｒ８
により印加される電圧ｖｏにより決定される。例えば、
スイッチＳ前が第５図に示すように切り替えられている
場合の電圧ＶＤは、ＶＤ＝４（Ｒ３＋Ｒ６）／（Ｒ２＋
Ｒ３＋Ｒ６）となり、可変分圧抵抗Ｒ６を予め調整して
スイッチＳ前を切り替えることにより同調容量を切り替
えることができる。
）コであり、可変容量ダイオードの容ＪＬｃｏは、スイ
ッチＳ前を切り替えることにより、分圧抵抗Ｒ２−Ｒ８
により印加される電圧ｖｏにより決定される。例えば、
スイッチＳ前が第５図に示すように切り替えられている
場合の電圧ＶＤは、ＶＤ＝４（Ｒ３＋Ｒ６）／（Ｒ２＋
Ｒ３＋Ｒ６）となり、可変分圧抵抗Ｒ６を予め調整して
スイッチＳ前を切り替えることにより同調容量を切り替
えることができる。
第６図は、上記分圧抵抗Ｒ２−Ｒ８の代わりに、チャネ
ル切り替えに応じた電圧情報を出力する制御部（ＣＰＵ
）１と、ＣＰＵＩからの電圧情報をアナログ電圧に変換
し、デカップリング抵抗Ｒ９に印加するＡＤ変換器２を
用いた従来の広帯域同調回路を示し、この構成では、Ｃ
ＰｔＪｌからの電圧情報により同調容量を切り替えるこ
とができる。
ル切り替えに応じた電圧情報を出力する制御部（ＣＰＵ
）１と、ＣＰＵＩからの電圧情報をアナログ電圧に変換
し、デカップリング抵抗Ｒ９に印加するＡＤ変換器２を
用いた従来の広帯域同調回路を示し、この構成では、Ｃ
ＰｔＪｌからの電圧情報により同調容量を切り替えるこ
とができる。
第７図は、第６図に示す可変容量ダイオードＤ、ＡＤ変
換器２の代わりにそれぞれ、電子スイッチ（トランジス
タ）Ｑ２、ＣＰＵ１からの電圧情報に応じ、デカップリ
ング抵抗Ｒ９を介してこの電子スイッチＱ２をオン、オ
フするための制御回路３を用いた回路を示す。
換器２の代わりにそれぞれ、電子スイッチ（トランジス
タ）Ｑ２、ＣＰＵ１からの電圧情報に応じ、デカップリ
ング抵抗Ｒ９を介してこの電子スイッチＱ２をオン、オ
フするための制御回路３を用いた回路を示す。
この従来例では、電子スイッチＱ２がオフのときは、ア
ンテナの同調容量ＣＯは、 Ｃ０＝Ｃ１ になり、電子スイッチＱ２がオンのときは、アンテナの
同調容量ＣＯは、 Ｃ０＝Ｃ１＋Ｃ３ になり、したがって、同調容量を切り替えることができ
る。
ンテナの同調容量ＣＯは、 Ｃ０＝Ｃ１ になり、電子スイッチＱ２がオンのときは、アンテナの
同調容量ＣＯは、 Ｃ０＝Ｃ１＋Ｃ３ になり、したがって、同調容量を切り替えることができ
る。
発明が解決しようとする課題
しかしながら、上記第５図に示す従来のシンセサイザ受
信機のアンテナ同調回路では、同調容量をメカニカルに
切り替え、また、切り替えられた１つの同調容量で同調
可能な帯域が狭い場合、切り替え端子が増加するので、
回路構成が複雑になるという問題点がある。
信機のアンテナ同調回路では、同調容量をメカニカルに
切り替え、また、切り替えられた１つの同調容量で同調
可能な帯域が狭い場合、切り替え端子が増加するので、
回路構成が複雑になるという問題点がある。
また、第６図及び第７図に示す従来のアンテナ同調回路
では、電子的に同調容量を切り替えることができるが、
第６図に示す従来のアンテナ同調回路では、高価なＡＤ
変換器２が必要となるという問題点がある。
では、電子的に同調容量を切り替えることができるが、
第６図に示す従来のアンテナ同調回路では、高価なＡＤ
変換器２が必要となるという問題点がある。
また、第７図に示す従来のアンテナ同調回路では、第５
図に示す場合と同様に、切り替えられた１つの同調容量
で同調可能な帯域が狭い場合、電子スイッチＱ２と同調
容量Ｃ３の数が増加し、回路構成が複雑になるという問
題点がある。
図に示す場合と同様に、切り替えられた１つの同調容量
で同調可能な帯域が狭い場合、電子スイッチＱ２と同調
容量Ｃ３の数が増加し、回路構成が複雑になるという問
題点がある。
本発明は、上記従来の問題点に鑑み、回路構成が簡単で
あり、アンテナ同調帯域を狭くしてもアンテナ利得が低
下しないシンセサイザ受信機を提供することを目的とす
る。
あり、アンテナ同調帯域を狭くしてもアンテナ利得が低
下しないシンセサイザ受信機を提供することを目的とす
る。
課題を解決するための手段
本発明は上記目的を達成するために、シンセサイザにお
いて電圧制御発振器の制御電圧となるループフィルタの
出力電圧により、アンテナ同調回路の同調周波数を制御
するようにしたものである。
いて電圧制御発振器の制御電圧となるループフィルタの
出力電圧により、アンテナ同調回路の同調周波数を制御
するようにしたものである。
作用
本発明は上記構成により、シンセサイザにおいて電圧制
御発振器の制御電圧となるループフィルタの出力電圧を
利用するので、特別な回路か不要となり、したがって、
回路構成が簡単であり、また、アンテナ同調帯域を狭く
してもアン戸す利得が低下しない。
御発振器の制御電圧となるループフィルタの出力電圧を
利用するので、特別な回路か不要となり、したがって、
回路構成が簡単であり、また、アンテナ同調帯域を狭く
してもアン戸す利得が低下しない。
実施例
以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明に係るシンセサイザ受信機の一実施例を示す
ブロック図、第２図は、第１図の電圧制御発振器の制御
電圧と発振周波数の関係を示すグラフ、第３図は、第１
図のシンセサイザ発振器の要部回路図である。
は、本発明に係るシンセサイザ受信機の一実施例を示す
ブロック図、第２図は、第１図の電圧制御発振器の制御
電圧と発振周波数の関係を示すグラフ、第３図は、第１
図のシンセサイザ発振器の要部回路図である。
第１図において、４は、ＰＬＬ回路６の分周数を設定す
るコントローラ（ｃｐｕ）、５は、ＰＬＬ回路６に印加
するための基準発振周波数の信号を発生する基準周波数
発振器で、ある。
るコントローラ（ｃｐｕ）、５は、ＰＬＬ回路６に印加
するための基準発振周波数の信号を発生する基準周波数
発振器で、ある。
ＰＬＬ回路６は、電圧制御発振器（ＶＣＯ） ８の発振
周波数を所定の分周数で分周するプリスケーラと、この
プリスケーラにより分周された周波数を、コントローラ
４により設定された分周数で分周するプログラマブルデ
バイダと、このプログラマブルデバイダにより分周され
た周波数の信号と、基準周波数発振器５の出力信号の位
相差に応じた信号を出力する位相比較器により構成され
ている（図示省略）。
周波数を所定の分周数で分周するプリスケーラと、この
プリスケーラにより分周された周波数を、コントローラ
４により設定された分周数で分周するプログラマブルデ
バイダと、このプログラマブルデバイダにより分周され
た周波数の信号と、基準周波数発振器５の出力信号の位
相差に応じた信号を出力する位相比較器により構成され
ている（図示省略）。
７は、ＰＩＬＬ回路６の位相比較器の出力信号を直流電
圧ＶＰに変換し、電圧制御発振器８の制御端子に印加す
るためのループフィルタであり、電圧制御発振器８は、
第２図に示すように、ループフィルタ７からの制御電圧
Ｖｐに略比例した周波数Ｆの信号を発生する。したがっ
て、上記回路５〜８がシンセサイザ５〜８を構成してい
る。
圧ＶＰに変換し、電圧制御発振器８の制御端子に印加す
るためのループフィルタであり、電圧制御発振器８は、
第２図に示すように、ループフィルタ７からの制御電圧
Ｖｐに略比例した周波数Ｆの信号を発生する。したがっ
て、上記回路５〜８がシンセサイザ５〜８を構成してい
る。
Ｒ１１は、一端がループフィルタ７の出力端子に接続さ
れ、他端が同調容量Ｃ３と可変容量ダイオードＤの間に
接続されたデカップリング抵抗であり、同調容量Ｃ３と
可変容量ダイオードＤの直列回路がアンテナのインダク
タンス上１に並列に接続されている。
れ、他端が同調容量Ｃ３と可変容量ダイオードＤの間に
接続されたデカップリング抵抗であり、同調容量Ｃ３と
可変容量ダイオードＤの直列回路がアンテナのインダク
タンス上１に並列に接続されている。
また、アンテナのインダクタンス上１と同調容量Ｃ１が
並列に接続され、この並列回路に結合容量Ｃ２が直列に
接続されている。したがって、これらの回路は、デカッ
プリング抵抗Ｒ１１の一端に印加される電圧により同調
周波数が制御可能なアンテナ同調回路９を構成している
。
並列に接続され、この並列回路に結合容量Ｃ２が直列に
接続されている。したがって、これらの回路は、デカッ
プリング抵抗Ｒ１１の一端に印加される電圧により同調
周波数が制御可能なアンテナ同調回路９を構成している
。
ここで、ループパスフィルタ７の出力電圧ＶＦが印加さ
れた場合の可変容量ダイオードＤの容量をＣｏとすると
、アンテナ同調回路９の共振周波数Ｆは、 Ｆ ＝１／［２π Ｌｌ （Ｃ１＋（Ｃ３／ＤＤ） ）
コであり、電圧制御発振器８のＶ、−Ｆ特性と、アンテ
ナ同調回路９の印加電圧Ｖ、−共振共振周波数性特性致
するように、同調容量Ｃ１、Ｃ３、可変容量ダイオード
Ｄの容量ＣＤｓアンテナのインダクタンス上１が選択さ
れている。
れた場合の可変容量ダイオードＤの容量をＣｏとすると
、アンテナ同調回路９の共振周波数Ｆは、 Ｆ ＝１／［２π Ｌｌ （Ｃ１＋（Ｃ３／ＤＤ） ）
コであり、電圧制御発振器８のＶ、−Ｆ特性と、アンテ
ナ同調回路９の印加電圧Ｖ、−共振共振周波数性特性致
するように、同調容量Ｃ１、Ｃ３、可変容量ダイオード
Ｄの容量ＣＤｓアンテナのインダクタンス上１が選択さ
れている。
次に、上記実施例の動作を説明する。
ＣＰＵ４により、ＰＬＬ回路６のプログラマブルデバイ
ダの分周数がセットされると、ＰＬＬ回路６は、このプ
ログラマブルデバイダにより分周された周波数の信号と
、基準周波数発振器５の出力信号の位相差に応じた信号
を出力し、ループフィルタ７は、この位相差に応じた制
御電圧Ｖ。
ダの分周数がセットされると、ＰＬＬ回路６は、このプ
ログラマブルデバイダにより分周された周波数の信号と
、基準周波数発振器５の出力信号の位相差に応じた信号
を出力し、ループフィルタ７は、この位相差に応じた制
御電圧Ｖ。
を出力する。したがって、電圧制御発振器８は、ＰＬＬ
回路６のプログラマブルデバイダの分周数に応じた設定
周波数にロックされる。
回路６のプログラマブルデバイダの分周数に応じた設定
周波数にロックされる。
ここで、アンテナ同調回路９の印加電圧ｖｐ共振周波数
Ｆの特性と、電圧制御発振器８のＶ。
Ｆの特性と、電圧制御発振器８のＶ。
Ｆ特性が一致しているので、アンテナ同調回路９の同調
周波数は、電圧制御発振器８の発振周波数Ｆの変化分た
け変化する。
周波数は、電圧制御発振器８の発振周波数Ｆの変化分た
け変化する。
したがって、上記実施例によれば、ＣＰＵ４により設定
周波数に応じた分周数が設定されると、シンセサイザ５
〜８の周波数が設定されるとともに、アンテナ同調回路
９の同調周波数が設定されるので、狭帯域高利得のアン
テナ同調回路９であってもアンテナの利得が低下しない
という効果があり、また、シンセサイザ受信機の電圧制
御発振器８の制御電圧Ｖ、によりアンテナ同調回路の同
調周波数を制御するので、特別な回路を設ける必要がな
くなり、したがって、高価となることもない。
周波数に応じた分周数が設定されると、シンセサイザ５
〜８の周波数が設定されるとともに、アンテナ同調回路
９の同調周波数が設定されるので、狭帯域高利得のアン
テナ同調回路９であってもアンテナの利得が低下しない
という効果があり、また、シンセサイザ受信機の電圧制
御発振器８の制御電圧Ｖ、によりアンテナ同調回路の同
調周波数を制御するので、特別な回路を設ける必要がな
くなり、したがって、高価となることもない。
尚、電圧制御発振器８の発振周波数Ｆは、温度により変
動するが、第３図に示すように、アンテナ同調回路９の
可変容量ダイオードと電圧制御発振器８の可変容量ダイ
オードを同一にすれば温度特性も同一となる。
動するが、第３図に示すように、アンテナ同調回路９の
可変容量ダイオードと電圧制御発振器８の可変容量ダイ
オードを同一にすれば温度特性も同一となる。
また、上記実施例では、シンセサイザ５〜８の出力を電
圧制御発振器８の出力としたが、電圧制御発振器８の出
力周波数をてい倍して使用する場合には、シンセサイザ
５〜８の出力周波数と制御電圧Ｖ、を考慮すればよい。
圧制御発振器８の出力としたが、電圧制御発振器８の出
力周波数をてい倍して使用する場合には、シンセサイザ
５〜８の出力周波数と制御電圧Ｖ、を考慮すればよい。
発明の詳細
な説明したように、本発明は、シンセサイザにおいて電
圧制御発振器の制御電圧となるループフィルタの出力電
圧により、アンテナ同調回路の同調周波数を制御するよ
うにしたので、特別な回路が不要となり、したがって、
回路構成が簡単であり、また、アンテナ同調帯域を狭く
してもアンテナ利得が低下しない。
圧制御発振器の制御電圧となるループフィルタの出力電
圧により、アンテナ同調回路の同調周波数を制御するよ
うにしたので、特別な回路が不要となり、したがって、
回路構成が簡単であり、また、アンテナ同調帯域を狭く
してもアンテナ利得が低下しない。
第１図は、本発明に係るシンセサイザ受信機の一実施例
を示すブロック図、第２図は、第１図の電圧制御発振器
の制御電圧と発振周波数の関係を示すグラフ、第３図は
、第１図のシンセサイザ発振器の要部回路図、第４図は
、一般的な狭帯域アンテナ同調回路を示す回路図、第５
図は、従来の広帯域アンテナ同調回路を示す回路図、第
６図は、従来の他の広帯域アンテナ同調回路を示す回路
図、第７図は、従来の他の広帯域アンテナ同調回路を示
す回路図である。 ４・・・コントローラ（ＣＰＵ）、５・・・基準周波数
発振器、６・・・ＰＬＬ回路、７・・・ループフィルタ
、８・・・電圧制御発振器（ＶＣＯ）、９・・・アンテ
ナ同調回路、Ｒ１１・・・デカップリング抵抗、Ｌｌ・
・・アンテナインダクダンス、Ｃ１，Ｃ３・・・同調容
量、Ｄ・・・可変容量ダイオード。
を示すブロック図、第２図は、第１図の電圧制御発振器
の制御電圧と発振周波数の関係を示すグラフ、第３図は
、第１図のシンセサイザ発振器の要部回路図、第４図は
、一般的な狭帯域アンテナ同調回路を示す回路図、第５
図は、従来の広帯域アンテナ同調回路を示す回路図、第
６図は、従来の他の広帯域アンテナ同調回路を示す回路
図、第７図は、従来の他の広帯域アンテナ同調回路を示
す回路図である。 ４・・・コントローラ（ＣＰＵ）、５・・・基準周波数
発振器、６・・・ＰＬＬ回路、７・・・ループフィルタ
、８・・・電圧制御発振器（ＶＣＯ）、９・・・アンテ
ナ同調回路、Ｒ１１・・・デカップリング抵抗、Ｌｌ・
・・アンテナインダクダンス、Ｃ１，Ｃ３・・・同調容
量、Ｄ・・・可変容量ダイオード。
Claims (1)
- （１）印加電圧により同調周波数が制御可能なアンテナ
同調回路と、 設定される周波数に応じた分周数で電圧制御発振器の出
力周波数を分周し、基準周波数の信号との位相差に応じ
た信号を出力するＰＬＬ回路と、前記ＰＬＬ回路の出力
信号を直流電圧に変換し、前記アンテナ同調回路と前記
電圧制御発振器に印加するループフィルタとを有するシ
ンセサイザ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17587989A JPH0340607A (ja) | 1989-07-07 | 1989-07-07 | シンセサイザ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17587989A JPH0340607A (ja) | 1989-07-07 | 1989-07-07 | シンセサイザ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340607A true JPH0340607A (ja) | 1991-02-21 |
Family
ID=16003809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17587989A Pending JPH0340607A (ja) | 1989-07-07 | 1989-07-07 | シンセサイザ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340607A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423060B1 (ko) * | 2002-06-14 | 2004-03-16 | 삼성탈레스 주식회사 | 위상 동기 루프를 이용한 동조 필터 회로 |
| JP2009246685A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ten Ltd | 復調装置、アンテナ装置、及び受信装置 |
-
1989
- 1989-07-07 JP JP17587989A patent/JPH0340607A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423060B1 (ko) * | 2002-06-14 | 2004-03-16 | 삼성탈레스 주식회사 | 위상 동기 루프를 이용한 동조 필터 회로 |
| JP2009246685A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ten Ltd | 復調装置、アンテナ装置、及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2628644B2 (ja) | 集積電気フイルタ | |
| US7154342B2 (en) | Phase locked loop circuit with a tunable oscillator and an independent frequency converter and frequency counter | |
| US6853257B2 (en) | PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator | |
| IL96351A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to vco | |
| US7471164B2 (en) | Oscillator and method for operating an oscillator | |
| KR101095881B1 (ko) | 가변 용량 기능의 온 오프 스위치를 가지는 가변 용량회로, 및 이 가변 용량 회로를 사용한 전압 제어 발진기 | |
| JP2000509219A (ja) | 温度補償および周波数逓倍機能を備えた周波数シンセサイザおよびその製造方法 | |
| US6803830B2 (en) | Phase-locked loop and method for automatically setting its output frequency | |
| US7151414B2 (en) | Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range | |
| US6271731B2 (en) | Control circuit for programmable frequency synthesizer | |
| JP4794790B2 (ja) | 可変周波数発振器 | |
| JPH0340607A (ja) | シンセサイザ受信機 | |
| KR19990080891A (ko) | 다중 대역을 갖는 위상 잠금 주파수 합성 장치 | |
| DE60043939D1 (de) | Breitbandresonanzschaltung für einen spannungsgesteuerter Oszillator mit hoher Geräuschimmunität | |
| JP3028929B2 (ja) | 電圧制御発振回路 | |
| KR100316845B1 (ko) | 이중대역을 갖는 위상 잠금 주파수 합성 장치 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JP3536665B2 (ja) | 電圧制御圧電発振器調整システムおよび電圧制御圧電発振器調整方法 | |
| JPH10271001A (ja) | 発振制御装置 | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH03252206A (ja) | 可変周波数発振器 | |
| JP4244397B2 (ja) | Ｐｌｌ回路 | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JPH11112333A (ja) | Ｐｌｌシンセサイザ |