JP2006148356A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006148356A5 JP2006148356A5 JP2004333593A JP2004333593A JP2006148356A5 JP 2006148356 A5 JP2006148356 A5 JP 2006148356A5 JP 2004333593 A JP2004333593 A JP 2004333593A JP 2004333593 A JP2004333593 A JP 2004333593A JP 2006148356 A5 JP2006148356 A5 JP 2006148356A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage controlled
- controlled oscillation
- limit value
- oscillation circuit
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (11)
- 制御電圧に応じてその発振周波数が下限値および上限値間で変化する電圧制御発振回路を複数備えるとともにこの複数の電圧制御発振回路から任意の電圧制御発振回路を選択する選択手段を備えたPLL制御の発振器であって、
2つ以上の電圧制御発振回路においては、下限値と上限値との差の、下限値および上限値の中間値に対する比率が互いに異なっており、
位相比較結果に基づき、チャージポンプを介して上記制御電圧を生成するとともに、選択された電圧制御発振回路に応じて上記チャージポンプの出力電流値を切り替える出力切り替え手段を備えることを特徴とする発振器。 - 下限値の高い電圧制御発振回路ほど上記比率が小さく設定されていることを特徴とする請求項1に記載の発振器。
- 上記出力切り替え手段は、上記比率が小さい電圧制御発振回路ほど大きな出力電流値に切り替えることを特徴とする請求項1に記載の発振器。
- 各電圧制御発振回路で、上記出力電流値と比率との積が等しくなっていることを特徴とする請求項3に記載の発振器。
- 選択された電圧制御発振回路とチャージポンプの出力電流値との関係が記憶された記憶部を備えることを特徴とする請求項1記載の発振器。
- 制御電圧に応じてその発振周波数が下限値および上限値間で変化する電圧制御発振回路を複数備えるとともにこの複数の電圧制御発振回路から任意の電圧制御発振回路を選択する選択手段を備え、基準信号を分周器によって分周するPLL制御の発振器であって、
2つ以上の電圧制御発振回路においては、下限値と上限値との差の、下限値および上限値の中間値に対する比率が互いに異なっており、
上記分周器はその分周比が可変であるとともに、選択された電圧制御発振回路に応じて上記分周比を切り替える分周比切り替え手段を備えることを特徴とする発振器。 - 上記分周比切り替え手段は、上記比率が小さい電圧制御発振回路ほど小さな分周比に切り替えることを特徴とする請求項6に記載の発振器。
- 選択された電圧制御発振回路と分周器の分周比との関係が記憶された記憶部を備えることを特徴とする請求項6記載の発振器。
- 各電圧制御発振回路で、基準信号を上記分周比にて分周した後の周波数と上記比率との積が等しくなっていることを特徴とする請求項7に記載の発振器。
- 請求項1から9のいずれか1項に記載の発振器を用いたことを特徴とする集積回路。
- 請求項1から9のいずれか1項に記載の発振器を用いたことを特徴とする通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333593A JP3964426B2 (ja) | 2004-11-17 | 2004-11-17 | 発振器、集積回路、通信装置 |
CN2005101250433A CN1777035B (zh) | 2004-11-17 | 2005-11-16 | 振荡器、集成电路、通信装置 |
US11/274,328 US20060103474A1 (en) | 2004-11-17 | 2005-11-16 | Oscillator, integrated circuit, and communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333593A JP3964426B2 (ja) | 2004-11-17 | 2004-11-17 | 発振器、集積回路、通信装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006148356A JP2006148356A (ja) | 2006-06-08 |
JP2006148356A5 true JP2006148356A5 (ja) | 2007-02-22 |
JP3964426B2 JP3964426B2 (ja) | 2007-08-22 |
Family
ID=36385668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004333593A Expired - Fee Related JP3964426B2 (ja) | 2004-11-17 | 2004-11-17 | 発振器、集積回路、通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060103474A1 (ja) |
JP (1) | JP3964426B2 (ja) |
CN (1) | CN1777035B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164939A (ja) * | 2008-01-08 | 2009-07-23 | Toyota Industries Corp | Pll回路 |
JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Pll回路 |
ITUB20154230A1 (it) * | 2015-10-08 | 2017-04-08 | St Microelectronics Srl | Circuito oscillatore, apparecchiatura e procedimento corrispondenti" |
US10447283B1 (en) * | 2018-05-29 | 2019-10-15 | Speedlink Technology Inc. | Broadband phase locked loop for multi-band millimeter-wave 5G communication |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315948A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | Pll周波数シンセサイザ |
GB2357645B (en) * | 1999-12-22 | 2003-11-19 | Nokia Mobile Phones Ltd | Voltage controlled oscillator assembly |
JP3818624B2 (ja) * | 2000-02-23 | 2006-09-06 | 株式会社ルネサステクノロジ | 無線通信システム |
US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
JP3795364B2 (ja) * | 2001-09-27 | 2006-07-12 | シャープ株式会社 | 集積回路および受信装置 |
JP3853285B2 (ja) * | 2002-11-01 | 2006-12-06 | シャープ株式会社 | 電圧制御発振器及びこれを備えた集積回路装置 |
-
2004
- 2004-11-17 JP JP2004333593A patent/JP3964426B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-16 US US11/274,328 patent/US20060103474A1/en not_active Abandoned
- 2005-11-16 CN CN2005101250433A patent/CN1777035B/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405627B2 (en) | PLL frequency synthesizer | |
TW201101698A (en) | Supply-regulated phase-locked loop (PLL) and method of using | |
TW201101697A (en) | Digital phase-locked loop and digital phase-frequency detector thereof | |
TW200735537A (en) | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same | |
EP1982410A1 (en) | Oscillator gain equalization | |
JP2007097151A (ja) | 電圧制御発振器回路網および方法 | |
US8264258B1 (en) | Phase lock loop circuit | |
JP2004530334A5 (ja) | ||
JP2004260387A (ja) | Pll周波数シンセサイザ及びその発振周波数選択方法 | |
TW200723706A (en) | Charge pump, phase-locked loop utilizing the charge pump to achieve compensated loop bandwidth, and related method thereof | |
CN105122649B (zh) | 高速双模分频器 | |
US10348275B2 (en) | Frequency-divider circuitry | |
JP2006148356A5 (ja) | ||
JP4033154B2 (ja) | フラクショナルn周波数シンセサイザ装置 | |
JP2017512446A (ja) | 周波数シンセサイザ | |
JPH1155114A (ja) | Pll回路 | |
JP2007300486A (ja) | Pllシンセサイザ | |
JP2010118803A (ja) | Pll回路 | |
JP2005236431A (ja) | 周波数シンセサイザー | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
DE60112499D1 (de) | Synthetisierer mit gebrochenem Teilverhältnis und Kompensation des Phasenjitters | |
JP2013042358A5 (ja) | ||
JP6322867B2 (ja) | Pll回路 | |
JP2005102115A (ja) | 同期発振器、pll回路、これを用いた発振回路及び電子機器 | |
JPH09307437A (ja) | フェーズロックドループ回路 |