CN101521508B - 多回路锁相回路装置及锁定相位的方法 - Google Patents

多回路锁相回路装置及锁定相位的方法 Download PDF

Info

Publication number
CN101521508B
CN101521508B CN200810082305A CN200810082305A CN101521508B CN 101521508 B CN101521508 B CN 101521508B CN 200810082305 A CN200810082305 A CN 200810082305A CN 200810082305 A CN200810082305 A CN 200810082305A CN 101521508 B CN101521508 B CN 101521508B
Authority
CN
China
Prior art keywords
loop
signal
clock signal
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810082305A
Other languages
English (en)
Other versions
CN101521508A (zh
Inventor
刘仁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN200810082305A priority Critical patent/CN101521508B/zh
Publication of CN101521508A publication Critical patent/CN101521508A/zh
Application granted granted Critical
Publication of CN101521508B publication Critical patent/CN101521508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种多回路锁相回路装置,具有:第一回路,用以产生第一控制电流;第二回路,用以产生第二控制电流;回路滤波器,根据第一控制电流以及第二控制电流其中至少其一产生控制信号;电压控制振荡器,用以依据控制信号以产生第一振荡信号或第二振荡信号;第一除频器,用以产生第一反馈时钟信号;第二除频器,用以产生第二反馈时钟信号;控制电路切换第一回路或第二回路来产生控制信号。第二参考时钟信号的频率高于第一参考时钟信号。控制元件先开启第二回路,再开启第一回路。本发明亦揭露了其相关方法。

Description

多回路锁相回路装置及锁定相位的方法
技术领域
本发明是有关于锁相回路电路,特别有关于多回路相位锁相回路电路。 
背景技术
在电子电路中,通常使用锁相回路电路以使各种信号具有特定的频率。请参阅图1,图1为已知锁相回路电路(Phase Locked Loop,PLL)100的方块图。锁相回路电路100包含相位频率检测器(phase/frequency detector,PFD)102、电荷泵(Charge Pump)104、回路滤波器(Loop Filter)106以及电压控制振荡器(voltage-controlled oscillator,VCO)108。相位频率检测器102用以比较参考时钟信号RCS以及反馈时钟信号FCS间的差异,并据以产生差异信号DS,其中差异信号DS的大小是正比于参考时钟信号RCS及反馈时钟信号FCS间的相位/频率差的值。电荷泵104根据差异信号DS产生控制电流Ic至回路滤波器106。当差异信号DS为UP时,电荷泵104供给电流量为Isource的电流至回路滤波器106,若差异信号DS为DOWN时,电荷泵104从回路滤波器106自回路滤波器106汲取电流量为Isink的电流,一般而言Isource 会等于Isink。回路滤波器106压制了控制电流Ic的高频成分并输出控制信号CS以控制电压控制振荡器108。电压控制振荡器108的输出一方面作为振荡信号OS,一方面被除频器110除频而形成反馈时钟信号FCS。通过这样的操作,振荡信号OS会逐渐被锁定至参考时钟信号RCS。 
然而,随着技术的进步,电子装置的处理速度越来越快,上述已知的锁相回路电路在速度上有其限制,因此无法符合高速跳频的系统(如:UltraWideband,UWB)的需求。故需要一种收敛速度较快的锁相回路电路。 
因此,需要一种新颖的发明来解决上述的问题。 
发明内容
所以,本发明的目的之一为提供一种新颖的锁相回路电路,其是先使用高频参考时钟信号使锁相回路电路快速锁定后,再将锁相回路电路切回较低 频率的参考时钟信号,使其逐渐锁定,以降低锁相回路电路的锁定时间。 
本发明的实施例亦揭露了一种锁相回路装置,其包含有:反馈信号产生模块,用来产生第一反馈信号及第二反馈时钟信号;第一回路,用来检测该第一反馈时钟信号及第一参考时钟之间的差异,以产生第一回路信号;第二回路,用来检测第二反馈时钟信号及第二参考时钟之间的差异,以产生第二回路信号;以及控制元件,用来选择第一回路信号及第二回路信号其中之一,以作为反馈信号产生模块产生第一反馈信号及第二反馈信号的依据。 
本发明的实施例还揭露了一种锁定相位的方法,包含:检测第一反馈时钟信号以及第一参考时钟信号间的差异以输出第一差异信号;依据第一差异信号输出第一控制电流;检测第二反馈时钟信号以及第二参考时钟信号间的差异以输出第二差异信号;依据第二差异信号输出第二控制电流;根据第一控制电流以及该第二控制电流至少其中之一来产生控制信号;依据控制信号以产生第一振荡信号;除频第一振荡信号以产生第一反馈时钟信号;以及除频第一振荡信号以产生第二反馈时钟信号。 
附图说明
图1绘示了已知技术的锁相回路电路。 
图2绘示了根据本发明的第一实施例的多回路锁相回路装置。 
图3绘示了根据本发明的第二实施例的多回路锁相回路装置。 
图4绘示了根据本发明的第三实施例的多回路锁相回路装置。 
图5绘示了对应图2至图4所示的多回路锁相回路装置的信号相位锁定方法。 
图6绘示了对应图2至图4所示的多回路锁相回路装置的信号相位锁定方法的另一实施例。 
[主要元件标号说明] 
100  锁相回路电路 
102  相位频率检测器 
104  电荷泵 
106  回路滤波器 
108  电压控制振荡器 
110  除频器 
200  多回路锁相回路装置 
201  第一回路 
203  第二回路 
205  回路滤波器 
207  电压控制振荡器 
209  第一除频器 
211  第二除频器 
213  控制元件 
215  第一相位频率检测器 
217  第一电荷泵 
219  第二相位频率检测器 
221  第二电荷泵 
223  振荡晶体 
225  锁相回路电路 
227  反馈信号产生模块 
229  监测电路 
231  计时元件 
401  双输出除频器 
具体实施方式
在说明书及所述的权利要求范围当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及所述的权利要求范围并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及所述的权利要求当中所提及的「包含」为开放式的用语,故应解释成「包含但不限定于」。以外,「耦接」一词在此是包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其它装置或连接手段间接地电气连接至该第二装置。 
请注意,本发明于以下的实施例当中所说明的多回路锁相回路装置是可使周于超宽频(Ultra Wideband,UWB)的应用中,但是本领域技术人员即可理 解,本发明的应用领域并不仅限于此,任何有高速跳频需求或于频率切换时有较高收敛速度需求的系统,均可应用之。 
图2绘示了根据本发明的一实施例的多回路锁相回路装置200。如图2所示,多回路锁相回路装置200具有第一回路201、第二回路203、回路滤波器205、电压控制振荡器207、第一除频器209、第二除频器211以及控制电路213,其中第一回路201具有第一相位频率检测器215以及第一电荷泵217,第二回路203具有第二相位频率检测器219以及第二电荷泵221。第一相位频率检测器215用以检测第一反馈时钟信号FCS1以及第一参考时钟信号间RCS1的差异以输出第一差异信号DS1。第一电荷泵217耦接至第一相位频率检测器215,用以依据第一差异信号DS1输出第一控制电流IC1。第二相位频率检测器219用以检测第二反馈时钟信号FCS2以及第二参考时钟信号间RCS2的差异以输出第二差异信号DS2。第二电荷泵221耦接至第二相位频率检测器219,用以依据第二差异信号DS2输出第二控制电流IC2。回路滤波器205耦接至第一电荷泵217以及第二电荷泵221以根据第一控制电流IC1以及第二控制电流IC2至少其中之一来产生控制信号CS。 
电压控制振荡器207耦接于回路滤波器205,用以依据控制信号CS以产生振荡信号OS。第一除频器209耦接于电压控制振荡器207与第一相位频率检测器215,用以除频振荡信号OS以产生第一反馈时钟信号FCS1。第二除频器211耦接于电压控制振荡器207与第二相位频率检测器219,用以除频振荡信号OS以产生第二反馈时钟信号FCS2。第一除频器209及第二除频器211的除频比可分别通过振荡信号OS、第一参考时钟信号RCS1、以及第二参考时钟信号RCS2的关系比例而设定。控制元件213耦接至第一回路201以及第二回路203,用以开启或关闭第一回路201或第二回路203。其中,第二参考时钟信号RCS2的频率高于第一参考时钟信号RCS1,且在多回路锁相回路装置200锁定至第二参考时钟信号RCS2后,控制元件213关闭第二回路203并开启第一回路201。 
在此实施例中,第二参考时钟信号RCS2的频率值为第一参考时钟信号RCS1的值的三倍以上。且第一参考时钟信号RCS1可由振荡晶体223所产生,再经由锁相回路电路225产生频率较高的第二参考时钟信号RCS2,但并非用以限制本发明。在一电路中,若存储元件的初始值设定为稳态解,则不需经收敛时间,就可直接达到稳定状态。因此,在锁相回路电路中,即使参考信 号RCS1、RCS2的频率、控制电流Ic以及第一除频器209、第二除频器211的除频比不同,只要回路滤波器205和电压控制振荡器207相同,仍可保持稳定状态。因此在上述实施例中,利用频率较高的第二参考时钟信号RCS2使多回路锁相回路装置200锁定后,再切回频率较低的第一参考时钟信号RCS1,如此可使多回路锁相回路装置200锁定后,具有较稳定的表现。也就是说,通过使用不同参考频率的回路,可由粗调至微调,而逐渐锁定频率。因此,本发明的范围不限于此实施例,具有相同精神的包含多个回路的锁相回路电路皆属于本发明的范畴。 
在此实施例中,可还包含监测电路229,用以检测IC1、IC2的大小以及控制信号CS是否稳定,以根据这些信息控制控制电路213的操作。也就是说,当IC1或IC2的值到达某一预定值时,监测电路229会据此使控制电路213以切换至第一回路201或第二回路203。此外,监测电路229亦可根据控制信号CS稳定与否,以切换第一回路201或第二回路203。举例来说,多回路锁相回路装置200先利用第二回路203以及较高频的第二参考信号RCS2来产生控制信号CS,而监测电路229在监测到此控制信号CS稳定之后,便使控制电路213切换第二回路203至第一回路201,以根据较低频的第一参考信号RCS1来产生控制信号CS。除此之外,多回路锁相回路装置200可还包含计时元件231,用来计算此装置自开始振荡至切换回路来产生新的振荡频率所经历的时间,并根据此时间来使控制电路213切换回路。也就是说,在另一实施例中,可预先估计较高频的回路产生稳定的控制信号CS所需要的时间,利用计时元件231计算时间,当时间达到预定时间时,便从原本使用的回路切换到另一个回路。计时元件231可为定时器(Timer)或计数器(Counter),皆可达到上述的功能。而控制电路213可为逻辑电路,如与门(AND Gate),或是一个交换器(Switch),皆可实现此控制电路213。 
从另一观点来看,电压控制振荡器207、第一除频器209以及第二除频器211是构成反馈信号产生模块227,分别产生第一反馈信号FCS1以及第二反馈信号FCS2给第一回路201以及第二回路203以跟第一和第二参考信号RCS1和RCS2比较。因此,以同样的概念,本发明的实施例可以图3所示的多回路锁相回路装置300所呈现或是如图4所示的多回路锁相回路装置400所呈现。 
如图3所示,反馈信号产生模块227亦由电压控制振荡器207、第一除 频器209以及第二除频器211所组成,但第一除频器209以及第二除频器211为串接的方式。第二除频器211是耦接于第一除频器209、第二回路203以及电压振荡器之间。如上所述,第二除频器211所产生的第二反馈信号FCS2 相对于第一反馈信号FCS1为较高频信号且被传送至第二回路203。而第一反馈信号FCS1是将第二反馈信号FCS2再除频一次所产生,故为频率较低的信号。 
而在图4中,反馈信号产生模块227是由双输出除频器401以及电压控制振荡器207所组成,双输出除频器401具有不同的除频比,可根据振荡信号OS产生较高频的第二反馈信号FCS2以及较低频的第一反馈信号FCS1。 
上述实施例仅用以举例,并非用以限定本发明,本领域技术人员当可任意修改反馈信号产生模块227而达到相同的效果,其亦在本发明的范围之内。 
图5绘示了对应图2至图4所示的锁相回路电路200的信号相位锁定方法。如图5所示,此方法包含以下步骤: 
步骤501: 
检测第一反馈时钟信号FCS1以及第一参考时钟信号RCS1间的差异以输出第一差异信号DS1。 
步骤503: 
依据第一差异信号DS1输出第一控制电流Ic1。 
步骤505: 
检测第二反馈时钟信号FCS2以及第二参考时钟信号RCS2间的差异以输出第二差异信号DS2。 
步骤507: 
依据第二差异信号DS2输出第二控制电流Ic2。 
步骤509: 
根据第一控制电流IC1以及第二控制电流IC2至少其中之一以产生控制信号CS。 
步骤511: 
依据控制信号CS以产生振荡信号OS。 
步骤513: 
除频振荡信号OS以产生第一反馈时钟信号FCS1。 
步骤515: 
除频振荡信号OS以产生第二反馈时钟信号FCS2。 
其中第二参考时钟信号RCS2的频率高于第一参考时钟信号RCS1,另外,锁定信号相位的方法在振荡信号OS锁定至第二参考时钟信号RCS2后,再利用第一参考时钟信号RCS1产生下一个振荡信号OS。 
图6绘示了对应图2至图4所示的锁相回路电路200的信号相位锁定方法的另一态样,其包含以下步骤: 
步骤601: 
提供第一参考时钟。 
步骤603: 
提供第二参考时钟。 
步骤605: 
根据振荡信号分别产生第一反馈信号以及第二反馈信号。 
步骤607: 
检测第一反馈信号及第一参考时钟之间的差异,以产生第一回路信号。 
步骤609: 
检测第二反馈信号及第二参考时钟之间的差异,以产生第二回路信号。 
步骤611: 
依据第一回路信号,产生第一反馈信号及第二反馈信号。 
步骤613: 
于步骤之后,切换成依据第二回路信号,产生第一反馈信号及第二反馈信号。 
在此较佳实施例中,第一参考时钟的频率较第二参考时钟的频率为高,而其它技术特征与上述实施例相同,故在此不再赘述。 
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,皆应属本发明的涵盖范围。 

Claims (12)

1.一种锁定相位的方法,包含:
检测第一反馈时钟信号以及第一参考时钟信号间的差异以输出第一差异信号;
依据该第一差异信号输出第一控制电流;
检测第二反馈时钟信号以及第二参考时钟信号间的差异以输出第二差异信号;
依据该第二差异信号输出第二控制电流;
根据该第一控制电流以及该第二控制电流至少其中之一来产生控制信号;
依据该控制信号以产生第一振荡信号;
除频该第一振荡信号以产生该第一反馈时钟信号;以及
除频该第一振荡信号以产生该第二反馈时钟信号,
其中,该第二参考时钟信号的频率高于该第一参考时钟信号,且在该第一振荡信号锁定至该第二参考时钟信号后,再利用该第一参考时钟信号产生第二振荡信号。
2.根据权利要求1所述的锁定相位的方法,其中该第二参考时钟信号是由锁相回路电路根据该第一参考时钟信号产生。
3.根据权利要求1所述的锁定相位的方法,还包含:
检测第三反馈时钟信号以及第三参考时钟信号间的差异以输出第三差异信号;
依据该第三差异信号输出第三控制电流;以及
根据该第一控制电流、该第二控制电流、以及该第三控制电流至少其中之一来产生该控制信号。
4.一种多回路锁相回路装置,其包含有:
反馈信号产生模块,用来产生第一反馈时钟信号及第二反馈时钟信号;
第一回路,用来检测该第一反馈时钟信号及第一参考时钟之间的差异,以产生第一回路信号;
第二回路,用来检测该第二反馈时钟信号及第二参考时钟之间的差异,以产生第二回路信号;以及
控制元件,用来选择该第一回路信号及该第二回路信号其中之一,以作为该反馈信号产生模块产生该第一反馈时钟信号及该第二反馈时钟信号的依据,
其中,该第一参考时钟的频率与该第二参考时钟的频率不同,且该控制元件先选择使用较高频率的参考时钟的回路。
5.根据权利要求4所述的多回路锁相回路装置,其还包含有回路滤波器,耦接于该第一回路及一振荡信号产生模块之间,亦耦接于该第二回路及该振荡信号产生模块之间。
6.根据权利要求4所述的多回路锁相回路装置,其中该第一回路包含有第一相位频率检测器及第一电荷泵,该第二回路包含有第二相位频率检测器及第二电荷泵。
7.根据权利要求5所述的多回路锁相回路装置,其中该振荡信号产生模块包含有:
电压控制振荡器,用以产生第一振荡信号以及第二振荡信号;
第一除频器,耦接于该电压控制振荡器以及该第一回路,用以根据该第一振荡信号产生该第一反馈时钟信号;以及
第二除频器,耦接于该电压控制振荡器以及该第二回路,用以根据该第二振荡信号产生该第二反馈时钟信号。
8.根据权利要求5所述的多回路锁相回路装置,其中该振荡信号产生模块包含有:
电压控制振荡器,用以产生振荡信号;
第一除频器,耦接于该第一回路,用以根据该第二反馈时钟信号产生该第一反馈时钟信号;以及
第二除频器,耦接于该第一除频器、该电压控制振荡器以及该第二回路,用以根据该振荡信号产生该第二反馈时钟信号。
9.根据权利要求5所述的多回路锁相回路装置,其中该振荡信号产生模块包含有:
电压控制振荡器,用以产生第一振荡信号以及第二振荡信号;
双输出除频器,耦接于该电压控制振荡器、该第一回路以及该第二回路,用以根据该第一振荡信号产生该第一反馈时钟信号或根据该第二振荡信号产生该第二反馈时钟信号。
10.根据权利要求4所述的多回路锁相回路装置,还包含计算单元,用以计算一时间参数,且在该时间参数达到预定值时,该控制元件从原本使用的该第一回路或该第二回路切换至另一回路。
11.根据权利要求10所述的多回路锁相回路装置,其中该计算单元为定时器或计数器。
12.根据权利要求4所述的多回路锁相回路装置,还包含监测电路,用以监测依据该第一回路信号产生的第一控制电流、依据该第二回路信号产生的第二控制电流的大小以及由该第一控制电流以及该第二控制电流至少其中之一产生的控制信号是否稳定,以使该控制元件切换该第一回路或该第二回路。
CN200810082305A 2008-02-29 2008-02-29 多回路锁相回路装置及锁定相位的方法 Active CN101521508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810082305A CN101521508B (zh) 2008-02-29 2008-02-29 多回路锁相回路装置及锁定相位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810082305A CN101521508B (zh) 2008-02-29 2008-02-29 多回路锁相回路装置及锁定相位的方法

Publications (2)

Publication Number Publication Date
CN101521508A CN101521508A (zh) 2009-09-02
CN101521508B true CN101521508B (zh) 2012-08-29

Family

ID=41081914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810082305A Active CN101521508B (zh) 2008-02-29 2008-02-29 多回路锁相回路装置及锁定相位的方法

Country Status (1)

Country Link
CN (1) CN101521508B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737579A (zh) * 2019-10-28 2021-04-30 瑞昱半导体股份有限公司 次采样锁相回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790942A (en) * 1995-05-31 1998-08-04 Matra Communication Frequency modulation radio transmission device
US6192094B1 (en) * 1998-12-22 2001-02-20 Infineon Technologies Ag Digital phase-frequency detector
US6704383B2 (en) * 2001-03-20 2004-03-09 Gct Semiconductor, Inc. Sample and hold type fractional-N frequency synthesizer
CN1574635A (zh) * 2003-02-19 2005-02-02 株式会社神户制钢所 振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790942A (en) * 1995-05-31 1998-08-04 Matra Communication Frequency modulation radio transmission device
US6192094B1 (en) * 1998-12-22 2001-02-20 Infineon Technologies Ag Digital phase-frequency detector
US6704383B2 (en) * 2001-03-20 2004-03-09 Gct Semiconductor, Inc. Sample and hold type fractional-N frequency synthesizer
CN1574635A (zh) * 2003-02-19 2005-02-02 株式会社神户制钢所 振荡器

Also Published As

Publication number Publication date
CN101521508A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
US7622996B2 (en) Multi-loop phase locked loop circuit
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
KR100411551B1 (ko) 멀티-위상 클럭을 발생시키기 위한 지연-동기 루프 및 그 방법
KR101664634B1 (ko) 주파수 신호 생성 시스템 및 디스플레이 장치
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
CN101877589A (zh) 锁相环电路
CN103532525B (zh) 正反器电路
CN102684685A (zh) 锁相回路及其方法
CN1770632B (zh) 最小化pll内由低通滤波器电容泄漏引起的抖动的设备和方法
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
US9559707B2 (en) Phase locked loop with sub-harmonic locking prevention functionality
US7310009B2 (en) Phase locked loop circuit having deadlock protection circuit and methods of operating same
US7310021B2 (en) Phase-locked loop with tunable-transfer function
US6300838B1 (en) Method and apparatus for derivative controlled phase locked loop systems
CN208986918U (zh) 一种延迟锁相环、时钟系统和通信设备
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
CN109428593A (zh) 重新对准回路的电路、锁相回路、重新对准强度调整方法
CN101521508B (zh) 多回路锁相回路装置及锁定相位的方法
US7733137B2 (en) Design structures including multiple reference frequency fractional-N PLL (phase locked loop)
CN108988853B (zh) 数字辅助锁定电路
CN106209079A (zh) 一种减小环路锁定时间的锁相环电路
KR100806585B1 (ko) 위상고정 주파수 합성회로 및 방법
US10574242B2 (en) Phase locked loop sampler and restorer
CN102006062B (zh) 零相位误差锁相环
US7084670B1 (en) Phase-frequency detector with gated reference clock input

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant