CN1574635A - 振荡器 - Google Patents

振荡器 Download PDF

Info

Publication number
CN1574635A
CN1574635A CNA2003101156150A CN200310115615A CN1574635A CN 1574635 A CN1574635 A CN 1574635A CN A2003101156150 A CNA2003101156150 A CN A2003101156150A CN 200310115615 A CN200310115615 A CN 200310115615A CN 1574635 A CN1574635 A CN 1574635A
Authority
CN
China
Prior art keywords
phase
frequency
mentioned
signal
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101156150A
Other languages
English (en)
Other versions
CN1286272C (zh
Inventor
毛笠光容
真锅知多佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN1574635A publication Critical patent/CN1574635A/zh
Application granted granted Critical
Publication of CN1286272C publication Critical patent/CN1286272C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/04—Reducing undesired oscillations, e.g. harmonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种振荡器，具有检测输出信号和来自外部的基准信号的两个输入信号的相位差，根据该相位差，输出用于把输出信号控制在所需频率的控制指令信号的相位检波器，使多个具有相位检波器、分频器、充电泵、锁相检测电路的IC进行并列动作，通过环路滤波器向电压控制振荡器输出将多个相位检波器的输出合成后的合成控制指令信号。根据合成控制指令信号的交流成分的振幅检测电路和多个相位检波器的锁相信号检测电路的检测结果判定是否充分降低了相位噪声，在充分降低相位噪声之前由起动控制电路重复执行多个相位检波器的再起动。通过这样的构成，在不提高实际的相位比较频率的情况下，并且不需要特别采用高精度机器的情况下可以降低相位噪声。

Description

振荡器
技术领域
本发明涉及一种在采用例如无线或者有线进行通信的通信装置等中使用的振荡器。
背景技术
在现有技术中具有在采用例如无线或者有线进行通信的通信装置等中使用的振荡器。
对于这样的振荡器的具体例采用图3进行说明。
现有技术的振荡器的一例的振荡器B，具有已知的PLL(Phase LockedLoop)的构成，通过由设置在内部的控制部150接收由MPU100输出的锁存信号(LE)、DATA信号(DATA)以及时钟信号(CLK)进行控制。
具体讲，振荡器B的构成包括，通过获取成为用于从RF输出端子170获取所需频率的输出信号的基准的可以在外部高精度调整的基准信号(以下简称为「REF」)以及振荡器B实际输出的输出信号(以下简称为「RF」)检测所获取的REF以及RF相互之间的相位差、根据该检测结果输出为将上述输出信号控制成所需频率的控制指令信号的相位检波器130、对应所述相位差对由所述相位检波器130输出的控制指令信号进行反转或非反转处理的充电泵140、对由该充电泵140输出的控制指令信号进行平滑处理的环路滤波器300、根据被该环路滤波器300实施平滑处理的控制指令信号生成所需频率的RF(输出信号)的电压控制振荡器400。
另外，具有上述RF从RF输出端子170输出，上述REF从REF输入端子160输入的构成。
上述REF以及上述RF虽然是由上述相位检波器130获取的信号，上述2个信号，在输入到上述相位检波器130之前预先由按照规定的分频比进行分频的分频器110(RF用)、分频器120(REF用)进行分频后生成相同周期的信号。另外，如果上述REF以及RF的周期相同，则没有必要设置上述分频器110、120。
对于上述充电泵140，由于是根据输入信号的相位差使相位检波器130的输出信号在正恒定电流输出、负恒定电流输出、或者无输出(关断)3种模式之间变换，也可以省略。
另外，频率合成器IC是由分频器110、分频器120、相位检波器130、充电泵140、以及控制部150集成在1个集成电路中的IC芯片的一例。
这样构成的振荡器B，例如按照图4所示时序获取以及生成各信号。
例如，从REF输入端子160输入的REF，由上述分频器120进行分频(这时的分频比R＝2)后形成FR1，另一方面由电压控制振荡器400输出的RF由上述分频器110分频(这时的分频比R＝8)后形成FN1，上述2个信号(FR1以及FN1)变成相同周期后由相位检波器130获取。
上述相位检波器130对所获取的上述2个信号(FR1以及FN1)检测相互之间的相位差，根据该相位差输出控制指令信号。
进一步，充电泵140根据所输出的控制指令信号对该控制指令信号进行加工，加工后的信号的CP1进一步由环路滤波器300实施平滑处理。最后上述电压控制振荡器400根据实施了该平滑处理的信号输出所需频率的RF。
在此，对充电泵140所进行的控制指令信号的加工进行说明。
例如，当图4所示FR1的相位超前于FN1的相位时，充电泵140以与相位差对应的脉冲宽度的正恒定电流脉冲形式输出CP1，另一方面，如图5所示当FR1的相位滞后于FN1的相位时，充电泵140以与相位差对应的脉冲宽度的负恒定电流脉冲形式输出CP1。另外，在没有脉冲的期间，充电泵140的输出处于开放状态。
因此，电压控制振荡器400，根据上述CP1的恒定电流脉冲的极性以及脉冲宽度将RF的频率控制成所需值。
然而，在近年来显著发展的有线或者无线的通信环境中，高度的数字调制方式开始使用更高的频率。
为此，要求在对数字调制信号解调时在该数字调制信号的频率变换中使用的振荡器B中尽可能降低所产生的相位噪声。
众所周知，该振荡器B所产生的相位噪声，在上述分频器110、120的分频比越大时越大。
作为具体的实验结果，当RF的输出频率为6GHz、分频比N＝200、相位检波器130中的处理频率为30MHz时，相位噪声的底部电平为-97dB/Hz的程度(底部电平是指从RF的输出频率的最大值观察的相位噪声的低频成份，主要是由频率合成器IC产生的相位噪声的电平)。
另一方面，当RF的输出频率为6GHz、分频比N＝6000、相位检波器130中的处理频率为1MHz时，相位噪声的底部电平为-84dB/Hz的程度
上述实验结果表明，当RF为相同值时分频比越大，相位噪声增加。
为此，虽然可以考虑缩小上述分频器的分频比，但现实情况，由于相位检波器130所处理的相位比较频率具有上限(最大约为56MHz)，如上述那样处理高频时，由于需要采用分频比大的分频器，要抑制相位噪声是困难的。
另一方面，在特开平11-32951号公报中，公示了在PLL的非锁相和锁相的过程中，在PLL的同步范围宽的数字相位比较器和相位噪声低的模拟相位比较器之间切换使用的技术。依据该技术，随着同步范围的增宽，虽然可以获得相位噪声低的信号，但仍然存在必须采用可以实现所要求的相位噪声的高精度的相位比较器的问题。
发明内容
因此，本发明正是针对上述情况的发明，其目的在于在不提高实际的相位比较频率的情况下，并且特别是不采用高精度的机器的情况下可以降低相位噪声。
为达到上述目的，第1发明，是在具有检测规定的振荡单元的输出信号和从外部取得的基准信号的两个输入信号的相位差，根据该相位差，输出用于把上述输出信号控制在所需频率的控制指令信号的相位检波器的振荡器中，具备多个上述相位检波器；并且把合成了输出到上述多个相位检波器的多个上述控制指令信号的合成控制指令信号向上述振荡单元输出。
通过这样的构成，依据实验结果，即使采用并不特别具有高精度的、在现有性能(精度)情况下(廉价)的相位检波器，也可以降低相位噪声。
另外，第2发明，是在具有检测规定的振荡单元的输出信号和从外部取得的基准信号的两个输入信号的相位差，根据该相位差，输出用于把上述输出信号控制在所需频率的控制指令信号的相位检波器的振荡器中，分别具有多个上述相位检波器和与其对应的上述振荡单元；合成从各个上述多个振荡单元输出的多个输出信号，向外部输出的外部输出合成单元。
并不限于如上述第1发明那样，上述合成控制指令信号从1个上述振荡单元输出的构成，通过采用具有和上述相位检波器相同数量的上述振荡单元那样的构成，也可以获得和上述第1发明相同的降低相位噪声的效果。
然而，使上述相位检波器多个并行动作时，有时会出现相位噪声降低状况不均匀的情况。这可以推测为，由于在对上述相位检波器进行频率设定和计数器设定的起动信号中的锁存信号(用于控制各设定信号在上述相位检波器侧的读取时序的信号)的相位抖动的影响，在上述多个相位检波器相互之间的起动时序出现微妙的偏差时，上述多个相位检波器分别以微妙不同的相位作为目标值动作，其结果，出现不能充分降低相位噪声的现象。
因此，即使在这样的情况下，通过使上述多个相位检波器的再起动(复位)重复1次或者多次，可以始终使相位噪声稳定在规定的低水平状态。这可以认为，在重复再起动的过程中，由起动信号引起的再起动的时序的微妙偏差，可能会引起在上述多个相位检波器相互之间的起动时序不出现微妙偏差的状态。
为此，是否可以获得充分降低的相位噪声，可以通过上述合成控制指令信号中的交流成份的振幅、或者上述多个相位检波器中2个输入信号的同步信号(所谓的锁相信号)中的一方或者两分进行判定，在获得充分降低的相位噪声之前，重复上述多个相位检波器的再起动。
具体讲，在上述第1发明中，包括检测上述合成控制指令信号中的交流成分的振幅是否变为规定的水平以下的振幅检测单元；当通过上述振幅检测单元未检测到上述振幅变为规定的水平以下时，再起动上述多个相位检波器的第一再起动单元。
另外，在上述第1或者第2发明中，包括检测上述多个相位检波器中上述两个输入信号的相位是否同步的同步检测单元；当通过上述同步检测单元未检测到上述多个相位检波器的全部或规定的数量以上为同步时，再起动上述多个相位检波器的第二再起动单元。
这样，可以使相位噪声始终稳定(收敛)在规定的低水平状态。
另外，在各个通向上述多个相位检波器的电源供给路线中具备滤波器。
像本发明那样，当上述多个相位检波器并行动作时，由于各机器的输出信号的电平(脉冲)大致一起变化，如果各机器共用电源，在各机器中大致一起流入大的脉冲状电流，有可能出现电源电压按脉冲状下降的现象。该电压下降成为脉冲状的噪声。
为此，通过设置上述滤波器，可以防止产生上述脉冲状的噪声。
另外，在上述多个相位检波器的全部或一部分中也可以设置有把由上述相位检波器取得的上述输出信号和上述基准信号分别分频为规定的分频比的分频器。
通过采用这样的分频器，可以任意设定上述输出信号和上述基准信号各自的分频比的组合，容易使上述振荡单元的输出频率符合所需目标频率。
然而，当多个相位检波器并行动作时，在上述输出信号中包含大的乱真信号，有时会出现包含上述该乱真信号的上述输出信号(分频后的信号)与上述基准信号(分频后的信号)同步(锁相)的现象，即被称为所谓错误锁相的现象。这时，即使在本来不应该检测到上述2个输入信号同步的情况下也可能检测到同步。
为此，包括在由上述同步检测单元进行同步检测之前，在以规定的顺序设定了上述振荡单元的可调节范围中超过上限频率的第一设定频率和低于下限频率的第二设定频率等两个设定频率的与上述输出信号对应的上述分频器的分频比后，设定与所需频率的上述输出信号对应的上述分频器的分频比的分频比顺序设定单元。
这样，上述输出信号的频率，由于将上述振荡单元的上限以及下限的各频率锁定后调节到所需频率(目标频率)，可以避免上述错误锁相的现象。
附图说明
图1是表示第1发明的实施方案的振荡器A的概略构成图。
图2是表示振荡器A的信号处理中的时序图。
图3是表示现有技术的振荡器B的概略构成图。
图4是表示振荡器B的信号处理中的时序图。
图5是表示振荡器B的信号处理中的时序图。
图6是表示第1发明的实施方案的振荡器A1的概略构成图。
图7是表示振荡器A1的信号处理中的时序图。
图8是表示振荡器A1的信号处理中的输入信号的相位差小时的时序图。
图9是表示振荡器A1的信号处理中的输入信号的相位差大时的时序图。
图10是表示在现有技术的振荡器B中的相位噪声的频谱图。
图11是表示在2个相位检波器并联的振荡器中的相位噪声的频谱图。
图12是表示在3个相位检波器并联的振荡器中的相位噪声的频谱图。
图13是表示在4个相位检波器并联的振荡器中的相位噪声的频谱图。
图14是表示在4个相位检波器并联的振荡器中相位噪声降低不充分时的相位噪声的频谱图。
图15是表示第1发明的实施例的振荡器X1的概略构成图。
图16是表示在振荡器X1中相位检波器的起动以及再起动的处理流程图。
图17是表示在振荡器X1中频率设定处理的处理流程图。
图18是表示第2发明的实施例的振荡器X2的概略构成图。
具体实施方式
以下参照附图说明本发明的实施方案以及实施例，以便对本发明的理解。另外，以下的实施方案以及实施例，只是对本发明具体化的一例，并不具有限定本发明的技术范围的性质。
采用图1对第1发明的实施方案的振荡器A的概略构成进行说明。
振荡器A，大致由具有相位检波器等功能的集成电路IC1以及IC2、通过使该IC1和IC2共同进行处理，构成PLL而生成RF(输出信号)的电压控制振荡器410和控制上述IC1以及IC2的MPU10所构成。
在此，首先对IC1的概略构成进行说明。
IC1的概略构成包括，输入(获得)成为用于从RF输出端子170获得所需频率的输出信号的基准的在外部被高精度调整的REF以及由振荡器A实际输出的RF，检测REF及RF的2个输入信号(具体讲，由后述的分频器(111以及121)分频后的信号FR和FN)相互之间的相位差，根据该检测结果输出用于将上述输出信号控制成所需频率的控制指令信号的相位检波器131、和根据上述相位差对由上述相位检波器131输出的控制指令信号进行处理的充电泵141。
另外，IC1构成为具有用于按照规定分频比预先将输入(获取)到上述相位检波器131的上述REF以及上述RF进行分频的分频器111(RF用)、分频器121(REF用)，通过由该分频器对上述2个信号分别分频生成2个相同周期的信号(FN1、FR1，参见图2)。
另外，如果上述REF以及RF的周期相同，则没有必要设置上述分频器111、121。
进一步，IC1具有根据相位检波器131的输出信号输出正或者负的恒定电流脉冲的充电泵141。
这也可以省略
另外，对于IC2，具有和IC1相同功能的构成要素，为了和IC1区别，使符号的第1位为「2」(例如IC1的相位检波器为131时，IC2的相位检波器则为132)。
上述那样构成IC1以及IC2由用于控制该IC1以及该IC2的MPU10所控制。
具体讲，MPU10通过向设置在IC1以及IC2内部的控制部150传送锁存信号(LE)、DATA信号(DATA)以及时钟信号(CLK)，对IC1以及IC2进行控制。
特别是对于振荡器A，通过采用2个D-触发器电路21、22，由于上述锁存信号在不同的时刻输入到IC1以及IC2的控制部151、152，IC1以及IC2的动作开始时刻不同。
具体讲，如图2所示，IC1的分频器111、121的动作开始时刻，比IC2的分频器112、122的动作开始时刻，要提早REF波形的1个周期，预先设定成相位超前(例如FR1的上升沿比FR2的上升沿要相位超前REF波形的1个周期。
上述D-触发器电路21、22，是用于使每个相位检波器(每个IC)的RF以及REF的相位偏移规定量的相位变更单元的一例。
对于上述那样构成的振荡器A所进行的动作，采用图1、2进行说明。
首先，振荡器A的动作开始后，MPU10传送锁存信号(LE)，所传送的LE分别由上述2个D-触发器电路21、22延迟后，输入到IC1以及IC2所具有的控制部151、152。
如上所述，通过D-触发器电路21、22，IC1以及IC2的动作开始时刻设定成相差REF波形的1个周期，IC1先开始动作后IC2才开始动作。
在此，首先对IC1的动作进行说明。
首先，从REF输入端子160输入的REF，由上述分频器121进行分频(这时的分频比R＝2)后形成FR1，另一方面由电压控制振荡器410输出的RF由上述分频器111分频(这时的分频比R＝8)后形成FN1，上述2个信号(FR1以及FN1)变成相同周期后被输入到相位检波器131。
上述相位检波器131对所输入的上述2个信号(FR1以及FN1)检测相互之间的相位差，根据该相位差输出控制指令信号。
进一步，充电泵141根据所输出的控制指令信号对该控制指令信号进行加工，加工后的信号的CP1进一步由环路滤波器310实施平滑处理。
然后，对IC2的动作进行说明。
另外，IC2和上述IC1虽然同样动作，但其动作开始时刻，如上所述，在延迟REF波形的1个周期后开始。
首先，从REF输入端子160输入的REF，由上述分频器122进行分频(这时的分频比R＝2)后形成FR2，另一方面由电压控制振荡器410输出的RF由上述分频器112分频(这时的分频比R＝8)后形成FN2，上述2个信号(FR2以及FN2)变成相同周期后，被输入到相位检波器132。
上述相位检波器132对所输入的上述2个信号(FR2以及FN2)检测相互之间的相位差，根据该相位差输出控制指令信号。
进一步，充电泵142根据所输出的控制指令信号对该控制指令信号进行加工，加工后的信号的CP2进一步由环路滤波器310实施平滑处理。
然后，IC1以及IC2所输出的CP1以及CP2通过输入到环路滤波器310，在进行信号波形的平滑处理的同时进行合成。对上述CP1以及上述CP2进行说明。
上述CP1以及上述CP2输入到环路滤波器310的时序如图2所示。
图2表明，CP1以及CP2按照REF波形的1个周期交互从IC1以及IC2输出，输入到环路滤波器310。
这样使CP1以及CP2的输出时序按照REF波形的1个周期交互，是为了分别具有相位检波器131、132的IC1以及IC2的动作开始时刻，如上所述，偏移REF波形的1个周期量的相位。
因此，环路滤波器310，通过对上述那样的相位偏移后的CP1以及CP2单纯合成，生成新信号CP，通过向最终输出RF的电压控制振荡器410传送，控制该电压控制振荡器410。
然而，由上述环路滤波器310生成的CP的频率，由于是CP1以及CP2单纯合成后的频率，是CP1或者CP2的频率的2倍(与相位检波器的数量比例增加)，从振荡器A整体观察的相位检波器的动作频率看上去提高了2倍。即，环路滤波器310，是将每个相位检波器输出的控制指令信号合成的控制指令合成单元的一例。
因此，振荡器A，由和已经说明的现有技术的振荡器B具有相同分频比的2个相同相位检波器构成时，和振荡器B相比，可以向电压控制振荡器410输入假想以上述振荡器B的2倍频率进行相位比较的控制信号CP。
另一方面，上述CP1以及CP2的各自的相位噪声由于基本上是随机的，合成后一部分相互抵消，上述合成控制指令信号的相位噪声，不会随上述多个相位检波器的数量比例增加，在理论上只有(√2)倍的程度。其结果，采用现有性能(精度)情况下(价廉)的相位检波器，可以降低相位噪声(提高S/N比)。
在上述实施方案中，虽然对振荡器A以现有技术的振荡器B的2倍频率输出控制信号CP的情况进行了说明，例如，如果由3个D-触发器电路、3个和上述IC1相同构成的集成电路、3种REF的分频器的分频比构成振荡器时，可以以现有技术的振荡器B的3倍频率输出控制信号CP。
因此，通过采用D-触发器电路的数量、集成电路的数量、REF的分频器的分频比分别为整数倍来构成振荡器，可以以上述振荡器B的整数倍频率输出控制信号CP。
另外，在上述中，作为输出RF的单元虽然示出的是电压控制振荡器的情况，如果从环路滤波器310输出的控制信号是电流值，也可以采用电流控制振荡器。
另外，在上述实施方案中，虽然示出的是利用上述D-触发器电路21、22，使每个相位检波器(每个IC)的RF以及REF的相位偏移规定量，也可以不进行这样的相位变更。
图6表示不进行每个相位检波器(每个IC)的相位变更的实施例的振荡器A1的概略构成。
振荡器A1，是从振荡器A中除去了上述MPU10以及2个D-触发器电路21、22后的装置。这样，上述IC1、IC2分别输出的信号的相位，只是由于各IC1、IC2的特性差异而稍微有所偏移。
另外，在振荡器A1中，为了在充电泵141和142的输出电流为相反极性时限制所流动的电流，从上述IC1、IC2分别到上述环路滤波器310的信号路线上设置电阻51、52。
进一步，在分别向上述IC1、IC2(即分别向上述相位检波器131、132)的电源供给路线上设置滤波器F1、F2。
在该振荡器A1中，由于没有像上述振荡器A那样使上述各IC1、IC2的输出信号的相位偏移，构成各IC1、IC2的机器的输出信号电平(脉冲)大致一起变化。为此，如果各机器共用电源直接连接，在各机器中大致一起流入大的脉冲状电流，有可能出现电源电压按脉冲状下降的现象。该电压下降成为脉冲状的噪声。为此，通过设置上述滤波器F1、F2，可以防止产生上述脉冲状的噪声。
在图6所示的例中，作为上述滤波器F1、F2的电路，虽然采用分别由电阻61、62和电容71、72构成的RC低通滤波器，但并不限定于此。例如，也可以考虑采用由线圈和电容构成LC滤波器、或者采用3端子调节器等有源滤波器等。
图7是表示振荡器A1的信号处理中的时序图。
如图7所示，上述充电泵141、142的输出信号CP1、CP2的波形，比虚线所示的本来的时序多少要延迟一些。
IC(集成电路)，由数字电路构成，由于数字电路中所使用的半导体元件的随机噪声、或者电源电压的随机噪声或者变动等的影响，通过数字电路的信号的延迟时间在某种程度的时间间隔内随机变化。这样的延迟时间的摇动(偏移)被成为抖动。
图7所示的上述CP1、CP2的波形延迟，是由于抖动的影响，该延迟随机变化。另外，上述IC1、IC2，由于是分别独立的电路，分别对上述CP1以及CP2影响的抖动基本上没有相关，对于各个上述CP1以及CP2分别是随机的。为此，由上述环路滤波器310合成后的信号中的抖动成份，是上述IC1、IC2的各自的输出信号的抖动成份的功率和。
另一方面，向上述IC1以及IC2供给的上述REF和上述RF，由于完全是相同的信号，本来的相位比较信号成份(上述IC1以及IC2的本来的(除去抖动成份)的输出信号)是同步信号。为此，由上述环路滤波器310后成后的本来的相位比较信号成份，是上述CP1以及CP2中本来的相位比较信号成份的电流和。
如果对此用对数表示，在由上述环路滤波器310后成后的信号中，抖动成份Noise，根据上述IC的数量N，只增加Noise＝10*log(N)。在此，当N＝2时，只增加Noise＝3dB。
对此，本来的相位比较信号成份Signal，只增加Signal＝20*log(N)。在此，当N＝2时，只增加Signal＝6dB。
因此，SN比(Signal/Noise)改善了3dB，相位噪声的底部电平改善了3dB。
这样，通过IC(相位检波器)的并行运行，在不特别采用高精度的机器的情况下可以降低相位噪声。
在上述实施例中，虽然采用2台IC1、IC2并行运行，但并不限于此，采用3台以上也可以获得相同的效果。
依据上述的考虑方法，当采用N台IC(相位检波器)并行运行时，相位噪声的底部电平可以改善10*log(N)。
实际上，在和图6同样的构成中，以N＝4(4台上述IC并行运行)进行了实验，依据图3所示的现有技术的构成，对于-95dBc/Hz的相位噪声的底部电平，改善到-101dBc/Hz。即，降低了相当于10*log(4)＝6dB的量相位噪声。图6所示的并行运行的构成，通过在印刷电路板上配置多个IC可以容易实现。另外，也可以在IC的封装中配置多个集成电路芯片后并联布线。这时，随着集成电路技术的进步，芯片尺寸也在缩小，并联更多的芯片成为可能。
例如，如果并联运行16个上述IC，相位噪声的底部电平可降低12dB，如果是64个则可降低18dB，如果是256个则可降低24dB的相位噪声的底部电平。
图10～图13表示振荡器的相位噪声的频谱(RF输出的分析结果)的一例，横轴表示偏离规定的载波频率的偏差(截止频率)，纵轴表示相位噪声的电平。另外，在曲线中，4个菱形标记(标记编号1～4)所表示的绘图中，标记编号1的绘图部分(截止频率＝10kHz)表示上述相位检波器(131、132等)本身的相位噪声的电平。而标记编号2～4的绘图部分，表示上述电压控制振荡器410的相位噪声的电平。
在此，图10表示图3所示的现有技术的振荡器B(1个相位检波器)中相位噪声的频谱的一例，图11表示将2个相位检波器并联时的振荡器A1(参见图6)中的相位噪声的频谱的一例，图12表示将3个相位检波器并联时的振荡器中的相位噪声的频谱的一例，图14表示将4个相位检波器并联时的振荡器中的相位噪声的频谱的一例。
在图10～图13的曲线所示的例中，上述相位检波器本身的相位噪声电平，当相位检波器为1个(现有技术)时为-99.11dBc/Hz，当相位检波器为2个时为-103.58dBc/Hz，当相位检波器为3个时为-105.59dBc/Hz，当相位检波器为4个时为-107.30dBc/Hz。该结果也表明，随着上述相位检波器的数量增加，可以更加降低相位噪声。
另外，作为防止电源电压脉冲状下降引起的脉冲状噪声的单元，除了设置上述滤波器F1、F2以外，也可以考虑将输入到每个相位检波器(每个IC)的上述RF以及REF的相位微小偏移。
脉冲状噪声的宽度，由于在从皮秒到纳秒程度的短时间内，只需使分别到上述IC的信号布线长度相差1～100mm的程度，脉冲噪声不会相互重叠，可以减少干扰，其结果，消除了噪声的相关性，可以降低相位噪声。
(第1发明的实施例)
然而，如上述那样当相位检波器多个并联动作时，有时会出现相位噪声降低的状况分散的情况。
图14表示和图13同样在使4个相位检波器并联动作的振荡器A1中，相位噪声降低的状况不良时的相位噪声频谱的一例。
在图13、图14所示例中，当使4个相位检波器并联动作时，处于良好状态时可以改善(降低)到-107.30dBc/Hz(图13)，在状况差时，只能改善到-103.20dBc/Hz(图14)。
这可以推测为，由于在对各IC1、IC2进行频率设定和计数器设定的起动信号中的锁存信号(用于控制各设定信号在上述相位检波器侧的读取时序以及再起动的信号)的相位抖动的影响，在上述多个相位检波器相互之间的起动时序出现微妙的偏差时，上述多个相位检波器分别以微妙不同的相位作为目标值动作，其结果，出现不能充分降低相位噪声的现象。
另一方面，图8以及图9表示图6所示的振荡器A1、即2个相位检波器131、132并联后的振荡器A1的信号处理中的时序图的一例。图8表示向各相位检波器131、132输入的分频后的RF信号(FN1、FN2)的相位差小时的情况的例，图9表示该相位差大时的例。另外，在图8、图9表示，FR1以及FR2(向各相位检波器输入的分频后的REF信号)相互之间的相位差虽然基本上均没有，但为向一方的相位检波器131输入的FR2和FN2之间的相位差，与向另一方的相位检波器132输入的FR2和FN2之间的相位差，具有相互相反方向的相位差时的例。
在图8和图9中，通过比较上述合成控制指令信号VLF(上述环路滤波器310的输出信号)可以表明，FN1和FN2之间的相位差(各相位检波器相互之间的输入信号的相位差)大的一方，上述合成控制指令信号VLF的交流成份(凹部)的振幅大。在这样的状态下，RF信号的相位噪声不能充分降低。
但是，即使出现图14或者图9所示那样的状态的情况，通过重复1次或者多次对多个相位检波器的再起动(复位)，可以始终获得图13或者图8所示的良好状态(相位噪声充分降低后的状态)。这可以认为，在重复再起动的过程中，由起动信号引起的再起动的时序的微妙偏差，可能会引起在上述多个相位检波器相互之间的起动时序不出现微妙偏差的状态。
图15是表示具有如下构成的第1发明的实施例的振荡器X1的概略构成方框图，即，可以通过上述合成控制指令信号中的交流成份的振幅、或者上述多个相位检波器中2个输入信号(FN1和FR1或者FN2和FR2、以下称为FN和FR)的同步信号(所谓的锁相信号)判定是否可以获得充分降低的相位噪声，在获得充分降低的相位噪声之前，重复上述多个相位检波器的再起动。
振荡器X1，将2个上述集成电路IC1、IC2并联连接，各IC1、IC2的输出信号分别通过电阻51、52后由上述环路滤波器310进行合成，合成后的合成控制指令信号VLF向上述电压控制振荡器410输出，对于这样的构成，和上述振荡器A1(图6)同样。在此，上述电压控制振荡器410是振荡单元的一例。
振荡器X1与上述振荡器A1不同的点在于，各IC1、IC2具有检测向各个上述相位检波器131、132输入的2个输入信号(FN和FR)的相位是否同步的锁相检测电路161、162(同步检测单元的一例)，进一步，具有检测在上述合成控制指令信号VLF中交流成份的振幅是否在规定电平以下的振幅检测电路9(上述振幅检测单元的一例)、分别根据上述锁相检测电路161、162以及上述振幅检测电路9的检测结果对上述IC1、IC2输出频率设定信号以及复位信号(即，给上述相位检波器131、132的再起动信号)的起动控制电路7(上述第1以及第2再起动单元的一例)。进一步，振荡器X1，在各个上述锁相检测电路161、162和上述起动控制电路7之间，具有只有从所有的(两者的)上述锁相检测电路161、162锁相ON信号(表示已经同步的信号)时才向上述起动控制电路7输出ON信号(以下成为全部锁相ON信号)的全部锁相ON检测电路8。
上述锁相检测电路161、162，包括一般的频率合成器IC。其检测方法虽然根据IC而不同，例如当2个输入信号FN以及FR的相位差在规定周期(例如5周期)连续、在规定相位差时间(例如15ns(纳秒))以下(或者规定相位角以下)时，判定相位同步，上述锁相ON信号输出为ON，而在其它情况下输出为OFF。
上述全部锁相ON检测电路8，具有输入将所有(两者)的上述锁相检测电路161、162的输出信号通过电阻元件81、82、19合成后的合成信号和直流恒压电源18的输出信号的比较器20。这样，只有在所有(两者)的上述锁相检测电路161、162的锁相ON信号为ON时，其合成信号的电平高于上述直流恒压电源18的输出电平，使上述比较器20的输出为ON。
作为由任一个上述锁相ON检测电路没有检测到锁相ON信号的状态，例如在上述相位检波器131、132的每个中，出现相反方向的相位偏移(2输入FN、FR间的相位偏移)时，对上述相位检波器131、132在相反方向上进行相位的偏移修正控制，为此考察不向锁相ON的方向收敛的状态。在这样的状态下，RF输出的相位噪声不能充分降低。
在此，并联动作的上述相位检波器的数量比较少(例如在数个的程度)时，1个相位检波器处于没有检测到上述锁相ON信号的状态，对RF输出中的相位噪声影响大。因此，在所有的相位检波器处于锁相ON状态之前希望重复进行再起动(复位)。
但是，上述相位检波器的数量多时，由于1个上述相位检波器对相位噪声的影响变小，即使并不是所有的相位检波器处于锁相ON状态，只要在使规定数量以上的相位检波器处于锁相ON状态为止重复再起动，就可以充分降低相位噪声。
另一方面，上述振幅检测电路9，作为从上述合成控制指令信号VLF中检测包含在其中的交流成份的振幅电平(图8、图9中的VLF的凹部深度)的电路连接的电阻元件25、26、电容元件27、30、二极管28、29、和输入表示抽出的交流振幅电平的信号和直流恒压电源24的输出信号的比较器23。这样，只有在表示上述合成控制指令信号VLF所具有的交流成份的振幅电平的信号高于上述直流恒压电源24的输出电平时，上述比较器23的输出才为ON。
在此，上述直流恒压电源24的输出电平，只要根据并联动作的上述相位检波器的数量，设定成与获得最良好的相位噪声的RF输出时的上述振幅检测电路9的输出电平相比略为高一些的电平即可。
然后，采用图16的流程图，对于该振荡器X1接入电源时的由上述起动控制电路7进行的上述IC1、IC2的起动以及再起动的处理顺序进行说明。以下，S1、S2、…表示处理顺序(步骤)的编号，
首先，接入电源后，上述起动控制电路7，进行规定时间(例如，100ms)的时间等待(S1)后，进行针对上述IC1、IC2的起动处理(S2)。在该起动处理中，由上述起动控制电路7依次执行对上述IC1、IC2设定RF输出的目标频率(所需频率)的频率设定处理(S21)、和输出使上述IC1、IC2的起动(已经起动时进行复位(再起动))的复位信号(锁存信号)的计数器复位处理(S22)。上述目标频率被设定后，在上述IC1、IC2的内部，对上述分频器111、121、112、122设定与该设定频率对应的分频比。
然后，上述起动控制电路7，等待经过规定时间(例如100ms)(S3)后，校对上述全部锁相ON检测电路8和上述振幅检测电路9两方的输出信号(S4、S5)，当没有检测到两电路8、9均为ON时(至少其中一方处于OFF状态)，返回到S2，对上述IC1、IC2分别进行上述起动处理(即，再起动处理)。这样，再起动上述相位检波器131、132。该S2～S5的处理，在起动(或者复位)后的规定时间(100ms)内在检测到从两电路8、9均输出ON信号之前重复执行。
通常，在经过数次～十数次以内的复位处理后检测到从两电路8、9均输出ON信号，进入到正常运行。在正常运行中，也要校对从上述两电路8、9输出的ON信号是否变成了OFF信号(S4、S5)，如果检测到OFF信号时，再次执行复位处理(S2)。
经过以上所述的复位处理后进入正常运行时，始终可以获得图13所示那样的充分降低了相位噪声后的上述相位检波器11、132的输出，进而可以获得充分降低了相位噪声的RF输出(上述电压控制振荡器410的输出)。
虽然在图16中没有示出，当复位处理(S2)重复规定上限次数后仍然没有检测到上述两电路8、9均为ON信号的情况时，也可以考虑执行规定的错误处理。
以下，采用图17的流程图，对由上述起动控制电路7进行的上述频率设定处理(S21)的内容进行说明。
在上述频率设定处理(S21)中，首先上述起动控制电路7，对各IC1、IC2的设定频率，设定成超过上述电源控制振荡器410的可调节范围的上限频率(比频率范围高)的第1设定频率(S31)。这样，与该设定频率对应的分频比，由上述控制部151、152在上述分频器111、121、112、122设定(以下同样)。
然后，等待规定时间(例如1ms)(S32)后，对各IC1、IC2的设定频率，设定成不到上述电源控制振荡器410的可调节范围的下限频率(比频率范围低)的第2设定频率(S33)。
进一步，等待规定时间(例如1ms)(S34)后，对各IC1、IC2的设定频率，再次设定成上述第1设定频率(S35)。
然后，等待规定时间(例如1ms)(S36)后，这次对各IC1、IC2的设定频率，设定成RF输出信号的目标频率(所需频率)(S37)后，等待规定时间(例如1ms)后，结束频率设定处理。例如，上述电压控制振荡器410的可调节范围为5990～6010MHz时，上述第1设定频率设定成6025 MHz，上述第2设定频率设定成为5975MHz，最后设定成上述可调节范围内的规定目标频率(例如6000MHz)。再次，S31～S38的处理，是上述分频比依次设定单元的处理的一例。
这样的频率设定处理(分频比依次设定处理)，在由上述全部锁相ON检测电路进行锁相ON检测(图16的S4)之前执行，RF输出信号的频率，由于在将上述电压控制振荡器410的上限以及下限的各频率锁定后调节到目标频率，可以避免上述错误锁相的现象。
在图17所示例中，虽然是先进行上述第1设定频率(超过上限频率的设定频率)的设定，但并不限于此，也可以先进行上述第2设定频率的设定。
另外，在图17的例中，上述第1设定频率的设定虽然进行了2次(S31以及S35)，第2次的处理(S35以及S36)也可以省略。
(第2发明的实施例)
图18是表示第2发明的实施例的振荡器X2的概略构成的方框图。
振荡器X2，不是向上述振荡器X1那样，上述合成控制指令信号VLF向1个上述电压控制振荡器410输出的构成，而是具有与上述IC1、IC2相同数量的(即与上述相位检波器131、132同数的)上述环路滤波器以及上述电压控制振荡器(振荡单元)，各IC1、IC2和与其分别对应的环路滤波器311、312以及电压控制振荡器411、412，分别形成独立的反馈闭环后并联动作。进一步，由混合器5(上述外部输出合成单元的一例)输出将各电压控制振荡器411、412的输出信号RF1、RF2合成后的RF输出向外部输出。
这样，通过采用多个上述电压控制振荡器411、412的输出合成后向外部输出的构成，和上述第1发明(振荡器X1)同样，可以获得降低相位噪声的效果。
即，由于各电压控制振荡器411、412的输出信号RF1、RF2中除去噪声的脉冲信号本身，分别与REF(基准信号)同步(相位一致)，其合成信号的信号电平为电压和。
另一方面，由于各电压控制振荡器411、412的输出信号RF1、RF2中的相位抖动或者相位噪声是随机的，对其合成后，有时是相加，有时是相抵消。因此，输出信号RF1、RF2的合成信号中相位抖动和相位噪声为平均功率和。
其结果，提高了SN比，降低(改善)了RF输出的相位噪声。理论上，2个并联动作时可以改善3dB。
进一步，振荡器X2构成为，通过多个上述相位检波器中的2个输入信号(FN和FR)的锁相信号判定是否获得了充分降低的相位噪声，在获得充分降低的相位噪声之前重复进行上述多个相位检波器的再起动。具体讲，和上述振荡器X1(图15)同样，具有针对上述相位检波器131、132的每个的上述锁相检测电路161、162、上述全部锁相ON检测电路8、对上述各IC1、IC2进行频率设定以及复位信号的输出的起动控制电路7。
上述起动控制电路7的动作，由于和图16、图17所示上述振荡器X1的上述起动控制电路7相同(但是S5的处理除外)，在此省略其说明。
振荡器X2，经过由上述起动控制电路7的复位处理后进入正常运行时，始终可以获得图13所示充分降低了相位噪声后的上述相位检波器131、132的输出，进入可以获得充分降低了相位噪声后的RF输出(上述混合器的输出)。

Claims (11)

1.一种振荡器，具有检测规定的振荡单元的输出信号和从外部取得的基准信号的两个输入信号的相位差，根据该相位差，输出用于把所述输出信号控制在所需频率的控制指令信号的相位检波器，其特征在于：
具备多个所述相位检波器；
并且把合成了输出到所述多个相位检波器的多个所述控制指令信号的合成控制指令信号向所述振荡单元输出。
2.根据权利要求1所述的振荡器，其特征在于：包括：
检测所述合成控制指令信号中的交流成分的振幅是否变为规定的水平以下的振幅检测单元；
当通过所述振幅检测单元未检测到所述振幅变为规定的水平以下时，再起动所述多个相位检波器的第一再起动单元。
3.根据权利要求1所述的振荡器，其特征在于：包括：
检测所述多个相位检波器中所述两个输入信号的相位是否同步的同步检测单元；
当通过所述同步检测单元未检测到所述多个相位检波器的全部或规定的数量以上为同步时，再起动所述多个相位检波器的第二再起动单元。
4.根据权利要求1所述的振荡器，其特征在于：
在各个通向所述多个相位检波器的电源供给路线中具备滤波器。
5.根据权利要求3所述的振荡器，其特征在于：
在所述多个相位检波器的全部或一部分中设置有把由所述相位检波器取得的所述输出信号和所述基准信号分别分频为规定的分频比的分频器。
6.根据权利要求5所述的振荡器，其特征在于：包括：
在由所述同步检测单元进行同步检测之前，在以规定的顺序设定了所述振荡单元的可调节范围中超过上限频率的第一设定频率和低于下限频率的第二设定频率等两个设定频率的与所述输出信号对应的所述分频器的分频比后，设定与所需频率的所述输出信号对应的所述分频器的分频比的分频比顺序设定单元。
7.一种振荡器，具有检测规定的振荡单元的输出信号和从外部取得的基准信号的两个输入信号的相位差，根据该相位差，输出用于把所述输出信号控制在所需频率的控制指令信号的相位检波器，其特征在于：
分别具有多个所述相位检波器和与其对应的所述振荡单元；
合成从各个所述多个振荡单元输出的多个输出信号，向外部输出的外部输出合成单元。
8.根据权利要求7所述的振荡器，其特征在于：包括：
检测各个所述多个相位检波器的所述两个输入信号的相位是否同步的同步检测单元；
当通过所述同步检测单元未检测到所述多个相位检波器的全部或规定的数以上为同步时，再起动所述多个相位检波器的第二再起动单元。
9.根据权利要求7所述的振荡器，其特征在于：
在各个通向所述多个相位检波器的电源供给路线中具备滤波器。
10.根据权利要求8所述的振荡器，其特征在于：
在所述多个相位检波器的全部或一部分中设置有把由所述相位检波器取得的所述输出信号和所述基准信号分别分频为规定的分频比的分频器。
11.根据权利要求10所述的振荡器，其特征在于：包括：
在基于所述同步检测单元的同步检测之前，在以规定的顺序设定了所述振荡单元的可调节范围中超过上限频率的第一设定频率和低于下限频率的第二设定频率等两个设定频率的与所述输出信号对应的所述分频器的分频比后，设定与所需频率的所述输出信号对应的所述分频器的分频比的分频比顺序设定单元。
CNB2003101156150A 2003-02-19 2003-11-10 振荡器 Expired - Fee Related CN1286272C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003040891 2003-02-19
JP2003040891 2003-02-19
JP2003177427 2003-06-23
JP2003177427A JP4236998B2 (ja) 2003-02-19 2003-06-23 発振器

Publications (2)

Publication Number Publication Date
CN1574635A true CN1574635A (zh) 2005-02-02
CN1286272C CN1286272C (zh) 2006-11-22

Family

ID=32852729

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101156150A Expired - Fee Related CN1286272C (zh) 2003-02-19 2003-11-10 振荡器

Country Status (4)

Country Link
US (2) US7061330B2 (zh)
JP (1) JP4236998B2 (zh)
KR (1) KR100629046B1 (zh)
CN (1) CN1286272C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521508B (zh) * 2008-02-29 2012-08-29 瑞昱半导体股份有限公司 多回路锁相回路装置及锁定相位的方法
CN103647551A (zh) * 2010-11-26 2014-03-19 联发科技股份有限公司 相位频率侦测器以及相位频率侦测方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060025104A1 (en) * 2004-07-29 2006-02-02 Reed Byron M Dynamic trim to mitigate transients
US7856224B2 (en) * 2005-03-31 2010-12-21 General Electric Company Systems and methods for recovering a signal of interest from a complex signal
US7439816B1 (en) 2005-09-28 2008-10-21 Cypress Semiconductor Corporation Phase-locked loop fast lock circuit and method
JP2009515488A (ja) * 2005-11-07 2009-04-09 キーストーン セミコンダクター，インコーポレイテッド 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ
US20090135885A1 (en) * 2005-11-07 2009-05-28 Keystone Semiconductor, Inc. Non-linear feedback control loops as spread spectrum clock generator
TWI332318B (en) * 2006-09-07 2010-10-21 Realtek Semiconductor Corp Multiloop phase locked loop circuit
JP4357538B2 (ja) * 2007-03-07 2009-11-04 株式会社日立製作所 半導体集積回路装置
GB2447961B (en) * 2007-03-30 2009-08-26 Motorola Inc Voltage controlled oscillator circuit
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US7719329B1 (en) * 2007-06-15 2010-05-18 Cypress Semiconductor Corporation Phase-locked loop fast lock circuit and method
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
WO2011065441A1 (ja) * 2009-11-25 2011-06-03 シンフォニアテクノロジー株式会社 制振装置及びこれを備えた車両
KR20120011788A (ko) * 2010-07-23 2012-02-08 삼성전자주식회사 네비게이션 수신기에 수신된 신호를 이용하여 위치를 결정하는 방법 및 장치
CN103441759B (zh) * 2013-08-28 2015-12-23 电子科技大学 一种鉴频鉴相器
EP4315598A1 (en) * 2021-03-26 2024-02-07 Nanowave Technologies Inc. Phase locked oscillator and method
CN113437965B (zh) 2021-08-10 2022-03-25 新港海岸(北京)科技有限公司 一种杂散信号消除电路及方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893042A (en) * 1973-12-12 1975-07-01 Us Navy Lock indicator for phase-locked loops
JPS5854740A (ja) * 1981-09-28 1983-03-31 Nec Corp 周波数シンセサイザ
NL8502234A (nl) * 1985-08-13 1987-03-02 Philips Nv Kloksignaalinrichting voor het regeneren van een kloksignaal.
JP2705167B2 (ja) 1988-12-14 1998-01-26 日本電気株式会社 多値量子化位相比較器
JP2841693B2 (ja) * 1990-04-19 1998-12-24 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
DE4121361A1 (de) * 1991-06-28 1993-01-07 Philips Patentverwaltung Frequenzsynthese-schaltung
US5216387A (en) 1991-09-10 1993-06-01 John Fluke Mfg. Co., Inc. Noise reduction method and apparatus for phase-locked loops
CN2131281Y (zh) 1991-12-30 1993-05-05 山东工程学院 可调式内充精量排种器
US5422604A (en) * 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
US5434887A (en) * 1992-08-25 1995-07-18 Nec Corporation Quadrature modulation circuit for use in a radio transmitter
KR960012921B1 (ko) * 1993-10-06 1996-09-25 현대전자산업 주식회사 위상 록 루프 회로
US5391996A (en) * 1993-11-19 1995-02-21 General Instrument Corporation Of Delaware Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band
JPH09232949A (ja) 1996-02-27 1997-09-05 Sumitomo Electric Ind Ltd Ｐｌｌ回路
JPH10215168A (ja) 1997-01-30 1998-08-11 Nec Corp Ｖｃｘｏを用いたｐｌｌ発振器
JPH11355134A (ja) * 1998-06-08 1999-12-24 Denso Corp 位相同期回路
JP2000106524A (ja) 1998-07-31 2000-04-11 Sanyo Electric Co Ltd Ｐｌｌ回路
JP2000082956A (ja) 1998-09-07 2000-03-21 Nec Ic Microcomput Syst Ltd Ｐｌｌ回路
DE19859515C1 (de) 1998-12-22 2000-04-20 Siemens Ag Digitaler Phasen-Frequenz-Detektor
WO2000045515A1 (fr) * 1999-01-29 2000-08-03 Sanyo Electric Co., Ltd. Appareil a boucle a phase asservie (pll) et dispositif de repartition en frequence variable
JP3367465B2 (ja) 1999-05-13 2003-01-14 日本電気株式会社 発振周波数調整装置
JP2001028542A (ja) * 1999-07-13 2001-01-30 Oki Micro Design Co Ltd Ｐｌｌ回路
JP2001036404A (ja) 1999-07-19 2001-02-09 Sharp Corp Ｐｌｌ回路
JP2001069001A (ja) * 1999-08-30 2001-03-16 Asahi Kasei Microsystems Kk Ｐｌｌ回路
JP2001144607A (ja) 1999-11-12 2001-05-25 Anritsu Corp 信号発生器
KR100652356B1 (ko) * 2000-02-07 2006-11-30 삼성전자주식회사 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법
JP3571617B2 (ja) 2000-05-26 2004-09-29 株式会社ケンウッド 発振信号生成器
JP2002111493A (ja) 2000-09-29 2002-04-12 Sanyo Electric Co Ltd Ｐｌｌ回路
JP2002158582A (ja) * 2000-11-20 2002-05-31 Mitsubishi Electric Corp Ｐｌｌ回路
US6765977B1 (en) * 2001-03-19 2004-07-20 Cisco Technology, Inc. Offset mode phase locked loop frequency synthesizer with reduced divide ratio
US6411143B1 (en) * 2001-09-19 2002-06-25 Micrel, Incorporated Lock detector for a dual phase locked loop system
JP2003124807A (ja) 2001-10-12 2003-04-25 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
DE60129343T2 (de) * 2001-12-12 2008-05-21 Sony Deutschland Gmbh Mehrband-Frequenzsynthesizer für mobile Endgeräte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521508B (zh) * 2008-02-29 2012-08-29 瑞昱半导体股份有限公司 多回路锁相回路装置及锁定相位的方法
CN103647551A (zh) * 2010-11-26 2014-03-19 联发科技股份有限公司 相位频率侦测器以及相位频率侦测方法
CN103647551B (zh) * 2010-11-26 2017-03-22 联发科技股份有限公司 相位频率侦测器以及相位频率侦测方法

Also Published As

Publication number Publication date
US20060181354A1 (en) 2006-08-17
US20040160280A1 (en) 2004-08-19
JP4236998B2 (ja) 2009-03-11
KR20040074584A (ko) 2004-08-25
CN1286272C (zh) 2006-11-22
KR100629046B1 (ko) 2006-09-26
US7061330B2 (en) 2006-06-13
US7492194B2 (en) 2009-02-17
JP2004312656A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
CN1286272C (zh) 振荡器
CN1883116A (zh) 可变延迟电路
CN1175571C (zh) 延迟电路、时钟生成电路及相位同步电路
CN1135701C (zh) 分频器电路和数字锁相环电路
CN1101955C (zh) 时钟产生电路,锁相环电路,半导体装置以及设计方法
CN1224173C (zh) 具有开关电容器重复采样滤波器的模拟锁相环
CN1246992C (zh) 半导体集成电路
CN1268060C (zh) 时钟同步装置
CN1126318C (zh) 时钟延迟电路和使用其的振荡电路、相位同步电路
CN1666456A (zh) 时钟数据恢复电路
CN1440123A (zh) 多相时钟传送电路及多相时钟传送方法
CN1701505A (zh) 调制器及其校正方法
CN1089504C (zh) 时钟恢复电路
CN1761156A (zh) 时钟发生装置
CN1783723A (zh) 时钟分频电路
CN1883153A (zh) 时钟恢复电路以及通讯装置
CN101076941A (zh) 滤波器特性调整装置及其特性调整方法
CN1833175A (zh) 时序比较器、数据取样装置、以及测试装置
CN1913361A (zh) 锁定检测器和具有该锁定检测器的延迟锁定环
CN1917372A (zh) 检测锁相环路的锁定条件的电路装置和方法
CN101079588A (zh) 脉动检测装置
CN1229706C (zh) 多相时钟生成电路和时钟倍增电路
CN1638284A (zh) Vco电路,pll电路,和数据记录装置
CN1703830A (zh) 用于产生具有预定时钟信号性质的时钟信号的方法和装置
CN1756327A (zh) 自动频率调谐系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061122

Termination date: 20161110