CN1917372A - 检测锁相环路的锁定条件的电路装置和方法 - Google Patents

Abstract

电路装置包括锁相环路，该锁相环路具有鉴相器，在该鉴相器上相位信号可在输出端侧量取并且该鉴相器在输出端侧与电荷泵耦合。此外，锁相环路具有振荡器，该振荡器在输入端侧与所述电荷泵相连而在用于发出振荡器信号的输出端上与鉴相器的第一输入端耦合。所述电路装置包括计数器，在输入端侧将从相位信号导出的输入信号和振荡器信号输送给该计数器。该计数器被设计用于根据代表相位信号的脉冲宽度的值发出计数器的输出信号。所述电路装置还包括分析装置，计数器的输出信号被引向所述分析装置，并且所述分析装置被设计用于将连续脉冲的脉冲宽度的差值与可调节的极限值D进行比较。

Description

检测锁相环路的锁定条件 的电路装置和方法

技术领域

本发明涉及一种用于检测锁相环路的锁定条件(Einrastbedingung)的电路装置、该电路装置的应用以及用于确定锁相环路的锁定状态的方法。

背景技术

锁相环路(英语为Phase Locked Loop(锁相环)，缩写为PLL)经常被采用，以便产生具有稳定频率的信号。锁相环路例如被用于固定的或者移动的通信技术的发射装置中。在若干种发射方法中，对发射信号进行频率调制。此处可采用锁相环路，用于产生逐段稳定的频率。

通常的锁相环路在其正向路径中包括鉴相器、电荷泵和振荡器。为了构成反向路径，振荡器的输出端与鉴相器的输入端相连。

如果锁相环路在接通之后在具有稳定频率的状态上振动，那么该锁相环路被称作锁定的(英语为locked)。

存在被称为I型锁相环路且包括具有非集成传输特性的环路滤波器的锁相环路。其它锁相环路被称作II型锁相环路且包括具有集成特性的环路滤波器。在I型锁相环路中，为了识别锁定状态，通常监控电荷泵的占空比是否趋近零。电荷泵在其中是活动的持续时间除以周期时间被称为占空比。由于在那里也在锁定状态下的电荷泵的占空比通常不等于零，所以这样的电路不可被用于II型锁相环路。

文献JP 58-171131A示出一种用于识别PLL压控振荡器的漂移的电路。相位比较器的输出信号在该电路装置中被输送给进行记数的电路的输入端。待提供的时钟信号用作该进行计数的电路的时钟信号。利用该进行计数的电路和连接在该进行计数的电路之后的比较器可将脉宽与一值进行比较。具有高频率的时钟信号被输送给进行计数的电路，以便确定小脉宽。

发明内容

本发明的任务在于，提供一种用于不仅检测集成型的锁相环路的锁定条件而且检测非集成型的锁相环路的锁定条件的有效电路装置以及提供一种用于确定锁相环路的锁定状态的方法。

该任务利用独立权利要求1和18的主题以及根据权利要求要求21和24所述的方法来解决。扩展方案和改进方案是从属权利要求的主题。

根据本发明，关于装置的任务通过电路装置来解决，该电路装置包括锁相环路、计数器和分析装置(Auswertevorrichtung)。该锁相环路具有鉴相器、电荷泵和振荡器。该电荷泵被连接在鉴相器和振荡器之间。振荡器的输出端与鉴相器的第一输入端耦合。

计数器包括输入端、时钟输入端和端子。该计数器的时钟输入端与振荡器的输出端相连。分析装置在第一端子上与该计数器的端子相连。

振荡器被设计用于在振荡器的输出端上发出振荡器信号。因此，在时钟输入端上将振荡器信号输送给计数器，而在输入端上将输入信号输送给计数器。

鉴相器被设立用于确定鉴相器的第一输入端上的信号与鉴相器的第二输入端上的信号之间的相位差。鉴相器被设计用于在鉴相器的输出端上发出相位信号。电荷泵的功能由该相位信号来控制。因此，电荷泵的输出端上的脉冲近似具有与鉴相器的输出端上的相位信号的脉冲的脉冲宽度相对应的脉冲宽度。

在计数器的输入端上将可从相位信号导出的输入信号输送给该计数器。该计数器被设计用于在为此所设置的计数器的端子上发出输出信号。该计数器的输出信号代表相位信号的脉冲宽度。在I型锁相环路中，脉冲宽度趋向于值0。在II型锁相环路中，脉冲宽度近似一稳定值。在脉冲宽度为0时锁定I型锁相环路，而在脉冲宽度为稳定值时锁定II型锁相环路。因此，计数器的输出信号可被用于确定锁相环路的锁定状态。

分析装置被设立来，比较连续脉冲的脉冲宽度，并且在第一脉冲宽度与第二脉冲宽度之间以及在第一脉冲宽度与至少一个其它脉冲宽度之间构成差额。此外，分析装置被设立用于，将至少两个差额再度与可调节的极限值D相比较。该分析装置借助于至少两次比较的构成被设计用于检测锁相环路的锁定条件。

该电路装置的优点是，借助计数器和分析装置考虑相位信号的连续脉冲的脉冲宽度，用于确定锁定。该电路装置的优点是，该电路装置可以与相位调整器的类型无关地来实现。有效的是，在系统中已经在另一位置存在的信号(即振荡器信号)被用作计数器的时钟信号。因此，可以省去为计数器设置自己的振荡器，该振荡器可能提高面积要求。该振荡器信号有利的是高频信号，以致可以高精度确定代表相位信号的占空比的值。

在一扩展方案中，锁相环路包括滤波器。该滤波器在输入端侧与电荷泵的输出端相连而在输出端侧与振荡器的输入端相连。该滤波器可以是环路滤波器。该滤波器可以具有低通特性。该滤波器可以是有源滤波器或者可替换的是无源滤波器。

在一实施形式中，该滤波器示出非集成传输特性。因此，该锁相环路可被称作I型锁相环路。

在另一实施形式中，该滤波器具有集成传输特性。因此，该锁相环路被称作II型锁相环路。

因此，该锁相环路可以包括一配置，其中电荷泵也在锁相环路的锁定状态中显示大于零的脉冲宽度。这用英语表达为offset chargepump configuration(偏置电荷泵配置)。大于零的脉冲宽度可以借助于计数器来确定。如果脉冲宽度达到稳定值，那么锁定该锁相环路。

计数器的输入端可以与鉴相器的输出端相连。在一实施形式中，相位信号作为数字信号存在并可利用可简单设计的计数器进行计数。

在可替换的实施形式中，该计数器可与电荷泵的输出端相连并且如此有利地直接检测该时期，在该时期中，电荷泵发出具有与电荷泵的偏置信号的振幅或脉冲高度相比大的振幅或大的脉冲高度的模拟信号。

在一实施形式中，该锁相环路包括分频器，该分频器被连接在振荡器与鉴相器之间。在此，分频器的第一输出端与鉴相器的第一输入端相连接。该分频器被设计用于降低振荡器信号的频率。因此，有利地针对比振荡器和分频器的频率更低的频率来设计如鉴相器和电荷泵那样的被连接在分频器之后的功能决。

在优选的实施形式中，振荡器是压控振荡器(英语为voltagecontrolled oscillator，缩写为VCO)。

电荷泵在一实施形式中可被设计来充电和/或放电至少一个电容器，以便如此调节被输送给压控振荡器的电压，以致压控振荡器在输出端侧提供预定的频率。至少一个电容器可以包括电荷泵的电容器、滤波器的电容器或者压控振荡器的电容器。

在一实施形式中，分频器具有可调节的分频因子。在这种情况下，分频器用英语表达为Multi Modulus Divider(多模分频器)(缩写为MMD)。MMD的分频因子可在两个值或多个值之间转换。

该锁相环路可在一实施形式中被设立用于以Sigma-Delta方法来运行。在该实施形式中，电荷泵的脉冲宽度也可以在锁定状态中具有微小的波动(英语称为Sigma Delta Jitter(Sigma Delta抖动)。有利地选择大于微小的波动的可调节的极限值D。

被设计用于发出参考振荡器信号的参考振荡器优选地与鉴相器的第二输入端相连。

该计数器可以是同步二进制计数器或者异步二进制计数器。在可替换的实施形式中，该计数器可以是异步的或者同步的二进制编码的十进制计数器(缩写为BCD计数器，英语为binary coded decimalcounter)。该计数器可以包括相继连接的触发器电路。

在计数器的输入端上将输入信号输送给该计数器，该输入信号从已经在鉴相器的输出端上的鉴相器的相位信号导出。在一实施形式中，该相位信号作为输入信号直接被输送给计数器。在可替换的实施形式中，在电荷泵的输出端上可量取的信号作为输入信号被输送给该计数器。

锁相环路的一个或多个部件的输出端上的信号可以是具有陡的正边沿和负边沿的脉冲。在一实施形式中，该信号可以是数字信号。可替换地，锁相环路的一个或多个部件的输出端上的信号可以近似与具有上半波和下半波以及过零点的正弦振荡相对应。

该计数器可被设计来对脉冲进行计数。可替换地，该计数器被设计来仅仅对正边沿或者负边沿进行计数。该计数器可被设计用于对正边沿和负边沿进行计数。

在另一实施形式中，该计数器被设立用于对振荡的过零点进行计数。可替换地，该计数器可被设计来对具有上半波和下半波的完整正弦振荡进行计数。

该计数器可以是高速计数器。

在一扩展方案中，该计数器被设计为可断开。因此，只要锁相环路被锁定，就断开该计数器。有利地，由此减小了振荡器信号的功率消耗和相位噪声。该计数器被设计为可接通和可断开。

在一扩展方案中，电路装置具有逻辑单元。分频器在该扩展方案中包括第二输出端，该第二输出端与逻辑单元的第二输入端耦合。该逻辑单元被设计用于在端子上发出逻辑单元的输出信号。

在该扩展方案的第一实施形式中，鉴相器的输出端与逻辑单元的第一输入端耦合。在第二实施形式中，电荷泵的输出端与逻辑单元的第一输入端相连。在该扩展方案的第三实施形式中，参考振荡器信号被输送给逻辑单元的第一输入端，该参考振荡器信号在输出端侧在参考振荡器上或者在鉴相器的第二输入端上是可量取的。

分频器在具有逻辑单元的扩展方案的三个实施形式中被设计用于，发出相对于第一输出端上的信号具有可调节的延迟时间的第二输出端上的延迟信号。如果电荷泵在分频器的第二输出端上发出延迟信号的时刻处于这种工作状态中，即电荷泵在该电荷泵的输出端上发出其振幅或者脉冲高度在数额上大于静止状态中的信号的信号，那么在逻辑单元的端子上可量取该逻辑单元的输出信号，该逻辑单元的输出信号代表以下信息，即根据逻辑单元，锁相环路不处于锁定状态中。如果电荷泵在延迟信号在其处显示脉冲的时刻处于静止状态，那么逻辑单元的输出信号代表以下信息，即根据逻辑单元，锁相环路处于锁定状态中。

在一扩展方案中，分频器具有用于发出至少一个其它延迟信号的至少一个其它输出端。该逻辑单元在至少一个其它输入端上与分频器的至少一个其它输出端相连。该逻辑单元被设计用于在逻辑单元的端子上发出逻辑单元的至少一个其它输出信号。由此，可从相位信号导出的信号的脉冲宽度可以更准确地检测到。

在一实施形式中，分频器包括高频计数器。该分频器的输入端和因此高频计数器的输入端施加有振荡器信号。分频器被设计来，在达到可调节的第一计数值之后，复位高频计数器，并且在分频器的第一输出端上发出信号。可调节的计数值表示分频比，该分频比位于分频器的输入端上的频率与分频器的输出端上的频率之间。

如果高频计数器已达到可调节的第二计数值，则分频器在一扩展方案中被设立用于在分频器的第二输出端上提供延迟信号。可调节的第一计数值在该实施形式中大于可调节的第二计数值。

在一实施形式中，逻辑单元包括“与”门。在另一实施形式中，逻辑单元包括“异或”门(缩写为XOR门)。该逻辑单元可以包括双稳态触发电路(英语为flip-flop)。

在一实施形式中，计数器被设计用于发出计数器的输出信号，该计数器的输出信号代表振荡器信号的循环的第一数目N，在满足计数器的输入信号超过上阈值的条件期间，该计数器对第一数目N进行计数。振荡器信号的循环例如可以是周期出现的脉冲或者交流电压的振荡。在一实施例中，只要计数器的输入信号超过上阈值，电荷泵就是活动的。在可替换的实施形式中，如果计数器的输入信号超过上阈值，则电荷泵是不活动的。

在其它的实施例中规定，在输入信号低于下阈值时，该计数器被设立，用于对振荡器信号的循环的第二数目M进行计数和用于发出计数器的输出信号，该计数器的输出信号代表循环的第二数目M。

在另一实施形式中，计数器被设置用于发出与第一持续时间相对应的计数器的输出信号，在该第一持续时间期间，该输入信号在上极限值之上。可替换地，计数器被设计用于发出代表第二持续时间的计数器的输出信号，在该第二持续时间期间，该输入信号在下极限值之下。

在其它实施形式中，计数器这样被设计用于发出输出信号，使得计数器的输出信号与占空比α相对应。占空比由第三持续时间与相位信号的时钟或者施加在电荷泵的输出端上的信号的周期时间的比例来构成，在该第三持续时间期间，输入信号超过最小值。在一扩展方案中，计数器被设计用于通过计数来确定周期时间。

在一扩展方案中，可以在其它输入端上将参考振荡器信号输送给计数器或者将可在分频器的第一输出端上量取的信号输送给计数器。这有利地用于确定周期时间，利用该周期时间可以重复该测量。

在一实施形式中，计数器被设计用于发出其它占空比β＝1-α，该其它占空比由1与占空比α的差值来计算。

计数器的输出信号可被采用来在对锁相环路的生产进行控制时提供关于锁相环路的信息。计数器的输出信号可以用于进行功能控制。为此，计数器的端子可与测试器的电子电路耦合。有利的是，为了控制不必直接在锁相环路的正向分支或反向分支中与端子连接。这样的借助于所谓的探针卡(Probecard)的连接比到计数器的端子的连接更强烈地影响待检查的锁相环路，该探针卡用于在晶片上接触组件的端子位置。因此，有利地设计该装置来提供计数器的输出信号，该计数器的输出信号适于锁相环路的生产控制或者质量控制。

计数器在输出端侧可被连接到分析装置的第一端子。该分析装置可被设计用于，处理第一数目N、第二数目M、第一持续时间、第二持续时间、占空比α或者占空比β。

分析装置可以包括存储器和与该存储器耦合的计算单元。分析装置可被设置用于确定，锁相环路是否锁定或未锁定。分析装置可被设计用于在分析装置的第二端子上提供分析装置的、代表信息的输出信号。该分析装置可被设计用于处理多个相继被确定的、第一数目N的值(即其它数目L、L′)、第二数目M的值(即其它数目K、K′)、第一持续时间的值、第二持续时间的值或者占空比α或者1-α的值。为了进行处理，在一实施形式中，规定当前在输入端上可供使用的值与第一、在输入端上可供使用的值的比较。

分析装置被设计用于，将第三数目为S1的测量值与第一测量值进行比较，并且，如果所有测量值与第一测量值的差值小于可调节的极限值D，则在输出端上提供分析装置的输出信号，该分析装置的输出信号代表锁定的锁相环路。如果至少一个测量值与第一测量值的差值等于或者大于可调节的极限值D，则该分析装置提供代表未锁定的锁相环路的输出信号。

分析装置被设计用于，将与第一测量值偏离大于极限值D或者极限值D的测量值设置为新的第一测量值，将第三数目为S1的测量值与该新的第一测量值进行比较。有利地，这样的测量值被设置为新的第一测量值，即在确定第一测量值之后在时间上尽可能短地确定该测量值并且与第一测量值偏离大于极限值D或者极限值D。

可以检测和比较直接连续的测量值。可替换地，例如每个第二测量值或者每个第三测量值被比较。在其它的实施形式中，例如可以检测和比较计数器的输入信号的脉冲的每个第二或者每个第三脉冲宽度。

计算单元可以包括微型控制器。

可替换地，用于进行计算的分析装置包括模拟元件和数字门电路。

在一扩展方案中，分析装置在输入端侧与逻辑单元的端子耦合。分析装置可被设计来采用在逻辑单元的端子上可量取的信号，用于确定锁相环路是否被锁定。

在一实施形式中，鉴相器、电荷泵、振荡器和计数器在半导体上被实现。可选地，滤波器附加地被实现在半导体上。在另一实施形式中，分频器附加地被实现在半导体上。这些实现方案的优点是，在包括分析装置的测试设备中测试半导体时可以非常快速地根据计数器的输出信号来识别，锁相环路是否与预给定相对应。

在一扩展方案中，分析装置可以附加地被设置在半导体上。该扩展方案的优点是，在锁相环路工作期间可确定，锁相环路是否位于锁定的或者未锁定的状态中。

在所建议的原理的另一实施形式中设置电路装置，该电路装置具有锁相环路、计数器和分析装置。该锁相环路包括鉴相器，电荷泵被连接在该鉴相器之后。又在该电荷泵之后连接振荡器，该振荡器在输出端侧与鉴相器的第一输入端耦合。计数器被设置用于对振荡器的振荡器信号的循环进行计数，而从鉴相器的相位信号导出的信号具有稳定的逻辑电平或者近似稳定的模拟电平。该计数器被设立用于发出关于脉冲宽度的信息。分析装置被设立来比较连续脉冲的脉冲宽度并且确定，差值是否小于可调节的极限值D。

在该实施形式的扩展方案中，该计数器在输入端侧与鉴相器的输出端或者与电荷泵的输出端相连。

具有锁相环路的电路装置可被用于固定的发射装置中。可替换地，具有锁相环路的电路装置可用于移动无线电通信的设备中。

该计数器可被用于锁相环路的功能控制。该功能控制可在测试晶片上的锁相环路时执行或者在载体上混合构造锁相环路之后执行。

在方法方面，该任务通过一种用于确定锁相环路的锁定状态的方法来解决，该方法具有以下步骤：

在鉴相器的相位信号具有稳定的逻辑电平期间，振荡器的振荡器信号的循环的第一数目N被确定。此外，接着确定振荡器信号的循环的至少两个其它数目L、L′，其间鉴相器的相位信号具有稳定的逻辑电平。

此外，第一数目N与至少两个其它数目L、L′进行比较。

如果在至少两个其它数目L、L′中的任意一个中，第一数目N与至少两个其它数目L、L′之间的差值小于可调节的极限值D，则具有代表锁相环路的锁定状态的值的输出信号被发出。如果差值等于可调节的极限值D或者大于可调节的极限值D，则具有代表锁相环路的未锁定状态的值的输出信号被提供。

该方法的优点是，因此至少三个在不同时刻相继接收的测量值被比较，以便识别锁定状态。有利地，该方法与锁相环路的类型无关。

在可替换的实施形式中，在鉴相器之后连接的电荷泵的输出端的信号可以替代相位信号被采用。在一实施形式中，振荡器信号的循环的第一数目N被确定，而电荷泵的输出端上的信号具有近似稳定的模拟电平或者可替换地位于上阈值之上或者可替换地在其它实施形式中位于下阈值之下。相应地，适于确定至少其它数目L、L′。

极限值D在一实施例中位于1与1024之间。在优选的实施例中，该极限值D位于2与64之间。

在一实施形式中规定，在锁相环路被称为锁定的之前，其它数目L的确定的第三数目S1与第一数目N的差值小于极限值D。确定的第三数目S1在一实施例中位于1至2048的范围中。在优选的实施形式中，该第三数目S1位于8与256之间的范围中。在锁定过程期间，锁相环路可以经过具有近似相等的脉冲宽度的时间间隔，但是该锁相环路还没被锁定。因此，第三数目S1有利地被选择得如此高，以致脉冲宽度或其它数目L的确定被设置在具有近似相等的脉冲宽度的时间间隔之前和之后。

用于确定锁定状态的方法的可替换的实施形式规定，进行可调节数目的第一数目N的确定并且由此将平均值称为参考值，随后的测量与该平均值进行比较。

总之，所建议的原理有以下优点：该装置和该方法可以与锁相环路的类型无关地被采用。该装置和该方法允许识别锁相环路的锁定或者未锁定的状态。此外，该装置和该方法实现对锁相环路的振荡的监控。由于这样的监控利用半导体上的计数器来执行并且仅仅计数器的输出信号被量取，所以锁相环路在包括分析装置的测试环境中测试时没有通过锁相环路中的线路之一的直接接触而在相位位置或者频率上被干扰。因此，该装置和方法允许很好地观察锁相环路的特性并且实现与仿真结果的良好比较。

附图说明

下面参照附图举出多个实施例来进一步说明本发明。功能相同或作用相同的器件带有相同的参考标记。只要电路部分在器件和其功能上一致，在下面的附图的任意一个中就不重复其说明。

图1A至1D分别示出根据所建议的原理的示例性的电路装置。

图2举例示出分析装置的实施形式。

图3举例示出分频器的实施形式。

图4示出电荷泵的输出信号与时间相关的示例性的信号变化曲线。

图5示出根据所建议的原理的流程规则的示例性实施形式。

具体实施方式

图1A示出根据所建议的原理的具有锁相环路的示例性的电路装置，该锁相环路包括鉴相器10、连接在鉴相器10之后的电荷泵20、连接在电荷泵20之后的振荡器40。振荡器40通过分频器50与鉴相器相连接。

振荡器40在输出端42与分频器50的输入端51相连。分频器50在第一输出端52与鉴相器10的第一输入端11相连接。鉴相器10的输出端13被连接到电荷泵20的输入端21。电荷泵20的输出端22与振荡器40的输入端41耦合。

鉴相器10的输出端13与计数器70的第一输入端71相连。振荡器40的输出端42与计数器70的时钟输入端72相连。计数器70的端子73与分析装置90的第一输入端91相连。

在振荡器40的输出端42上，振荡器信号O-OUT是可量取的。该振荡器信号O-OUT通过分频器50被输送给鉴相器10的第一输入端11。未示出的参考振荡器的参考振荡器信号O-REF可以被施加到鉴相器10的第二输入端12上。

鉴相器10用于确定借助于分频器50向下分频(herunterteilen)的振荡器信号O-OUT与参考振荡器的参考振荡器信号O-REF之间的相位差。如果相位差存在，那么施加在鉴相器10的输出端13上的相位信号PD-OUT在该相位差的持续时间上不等于零。

相位信号PD-OUT控制由电荷泵20发出的电流或者电压并且因此影响用于发出振荡器信号O-OUT的振荡器40。该振荡器信号O-OUT可以是高频的。

因此，可针对比振荡器40的频率明显更低的频率来设计鉴相器10、电荷泵20和参考振荡器。

现在如果在鉴相器10的输出端13上的相位信号PD-OUT在上阈值之上，那么振荡器信号O-OUT的脉冲由计数器70来计数。因此，计数器70的输出信号Z-OUT可以代表脉冲的第一数目N。

该装置的优点是，有效地确定电荷泵20的活动并且在计数器70的输出端73上提供代表电荷泵20的活动的信号。

分析装置90被设立来在输出端92上发出与计数器70的输出信号Z-OUT相关的分析装置90的输出信号PLL-OUT。

该电路装置的优点是，分析装置90被设计用于将计数器70的输出信号Z-OUT的多个在时间上连续的值相互进行比较并且由此确定，锁相环路是否锁定或未锁定。由于锁定的识别不取决于单个计数过程，所以锁定有利地可以高可靠性来确定。

可替换地，如果电荷泵20的输出端22上的信号位于下阈值之下，则振荡器信号O-OUT的脉冲被计数。在计数器70的输出端73上，计数器70的输出信号Z-OUT是可量取的。计数器70的输出信号Z-OUT接着可以代表脉冲的第二数目M。

在计数器70的另一实施形式中，计数器70的输出信号Z-OUT代表电荷泵20的活动或者电荷泵20的不活动的持续时间tCP1。在又一实施形式中，计数器70的输出信号Z-OUT可以代表电荷泵20的活动时间tCP1与时钟时间T的比例α。

图1B示出根据所建议的原理的具有锁相环路(1)的电路装置的可替换的实施形式。

在根据图1B的锁相环路1中，与根据图1A的锁相环路1不同，电荷泵20通过滤波器30与振荡器40相连。电荷泵20在电荷泵20的输出端22被连接到滤波器30的输入端31上。滤波器30的输出端32再度被连接到振荡器40的输入端41上。

不同于根据图1A的电路装置，在根据图1B的电路装置中，电荷泵20的输出端22与计数器70的输入端71相连。

在该实施形式中，电荷泵20的输出信号CP-OUT构成施加到计数器70的输入端71上的输入信号Z-IN，该电荷泵20的输出信号CP-OUT在电荷泵20的输出端22上是可量取的。

相位信号PD-OUT如此控制电荷泵，以致电荷泵20在相位信号PD-OUT的逻辑值处活动地接通而电荷泵20在相位信号PD-OUT的另一逻辑值处不活动地接通。

因此，计数器70的输出信号Z-OUT是电荷泵20的输出信号CP-OUT和相位信号PD-OUT的函数。此外，计数器70的输出信号Z-OUT是振荡器信号O-OUT的函数。计数器70的输出信号Z-OUT说明，电荷泵20对于多少次振荡器信号O-OUT的时钟循环是活动的。

分析装置90用于确定，锁相环路是否锁定或未锁定，并且为此采用计数器70的输出信号Z-OUT。

图1C示出根据所建议的原理的具有锁相环路1的电路装置的其它可替换的实施形式，该电路装置是根据图1A的电路装置的扩展方案。对图1A补充地，在根据图1C的锁相环路1中，滤波器30被连接在电荷泵20与振荡器40之间。

附加地，在图1C中的电路装置中设置逻辑单元80，该逻辑单元80在其第一输入端81上与鉴相器10的输出端13相连而在其第二输入端82上与分频器50的第二输出端52相连。逻辑单元80具有端子83。

在分频器50的第二输出端53上施加延迟信号Q，该延迟信号Q利用可调节地延迟分频器50的第一输出端52上的信号来构成。逻辑单元80现在将分频器50的第二输出端53的延迟信号Q与相位信号PD-OUT进行比较。如果相位信号PD-OUT在延迟信号Q在分频器50的第二端子53上在其处显示脉冲的时刻是如此的，以致电荷泵20在活动的工作状态下接通，那么这意味着，该锁相环路不位于锁定状态。在锁相环路的锁定状态中，电荷泵20在延迟信号Q中的脉冲的时刻在分频器50的第二输出端53上是不活动的。

分频器50的第二输出端53上的延迟信号Q相对于分频器50的第一输出端52上的信号的可调节的延迟的值被适当地调节。在分频器50的第一输出端52上的信号的频率相同的前提下，可调节的延迟的值在I型锁相环路中小于在II型锁相环路中的值。

根据图1C的锁相环路因此包括两个方法，以便识别锁相环路的锁定状态。利用计数器70能识别，锁相环路如何接近锁定状态。反之，利用逻辑单元80能确定，电荷泵20长于或者短于可调节的值是否是活动的。

图1C中的锁相环路包括分析装置90，该分析装置90在第一端子91和第三端子93上与计数器70的端子73或与逻辑单元80的端子83相连。分析装置90具有用于发出信号或者可替换地用于发出和接收信号的第二端子92。

因此，计数器70的输出信号Z-OUT和逻辑单元80的输出信号L-OUT被输送给根据图1C的锁相环路的分析装置90。在分析装置90中，因此利用流程规则设置计算单元，该流程规则基于这些值确定锁相环路的锁定状态或者未锁定状态。可替换地，用于计算的分析装置包括模拟元件和数字门电路。

在分析装置90的第二端子92上，分析装置90的输出信号PLL-OUT是可量取的。分析装置90的输出信号PLL-OUT可以包括以下信息，即锁相环路1位于锁定的或者未锁定的状态中。

因此，在根据图1C的电路装置中有利地连接两个信号，这两个信号提供对锁相环路1的状态的提示。关于锁定的或未锁定的状态的信息可被递送给上级系统，该上级系统包括锁相环路。

可选地，分频器50的其它连接可利用用于输送其它延迟信号的逻辑单元80来设置并被用于更准确地确定相位信号PD-OUT的脉冲持续时间。

分析装置90与计数器70或逻辑单元80之间的连接在一实施形式中双向构造。由此，分析装置90例如可以传送用于复位逻辑单元80和/或计数器70的信号或者将其它调节参数传送给逻辑单元80和/或计数器70。

分析装置90可选地借助到分频器50的第一输出端52或者到鉴相器10的第二输入端12的连接获得一信号，以便产生用于复位逻辑单元80和/或计数器70的信号和/或以便产生用于询问计数器70的输出信号Z-OUT和/或逻辑单元80的输出信号L-OUT的信号。

分析装置90的输出信号PLL-OUT可被输送给未示出的处理器。可以通过第二端子92也给分析装置90递送处理器的信息。

图1D示出是根据图1C的电路装置的可替换的实施的电路装置。

与根据图1C的电路装置不同，在根据图1D的电路装置中，电荷泵20的输出端22与计数器70的输入端71相连并且与逻辑单元80的第一输入端81相连，在电荷泵20的输出端22上，电荷泵20的输出信号CP-OUT是可量取的。有利地，在图1D中，电荷泵20的输出信号CP-OUT的脉冲的长度直接被确定。

分析单元90有利地用于确定锁相环路1的锁定状态或者未锁定状态。

图2示出分析装置90的示例性的实施形式，如分析装置90例如可被用于根据图1A和1B的电路装置中那样。

分析装置90在该实施形式中包括存储器94和计算单元95，该存储器94和计算单元95相互耦合。施加到分析装置90的第一端子91的信号被输送给计算单元95。存储器94可用于接收值以及用于接收程序。

根据流程规则和调节参数，分析装置90确定锁相环路的状态并且以分析装置90的输出信号PLL-OUT的形式将该状态发给分析装置90的第二端子92。因此，有利地能利用电路装置实现不同的算法，用于确定，锁相环路是否锁定或未锁定。

可选地，分析装置90包括第三端子93。计算单元95附加地被输送给这样的信号，该信号施加在分析装置90的第三端子93上。在可选的实施形式中，分析装置90可被用在根据图1C和1D的电路装置中。

图3示出分频器50的示例性的实施形式，如该分频器可被用在根据图1C或者1D的锁相环路1中那样。

分频器50在图3中包括高频计数器54，该高频计数器54在输入端侧与分频器50的输入端51耦合而在输出端侧与分频器50的第一输出端52和第二输出端53耦合。

如果高频计数器54已达到可调节的第一值并且接着被复位，则该分频器在第一输出端52上提供一信号。该可调节的值是分频因子，利用该分频因子将施加在输入端51上的振荡器信号O-OUT向下分频。

该分频器在第二输出端53上提供延迟信号Q。如果高频计数器54已达到小于可调节的第一值的可调节的第二值，则该延迟信号Q具有脉冲。

可选地，分频器50与逻辑单元80的其它连接可被设置用于输送其它的延迟信号。

因此，有利地至少一个相对于第一输出端52上的信号延迟的信号Q在第二输出端53上可供使用。

图4示出电荷泵20的输出信号CP-OUT与时间相关的示例性的信号变化曲线。

电荷泵20的输出信号CP-OUT在周期时间T期间首先具有第二电流值I2且接着具有第一电流值I1。第一电流值I1的绝对值小于第二电流值I2的绝对值。

周期时间T是参考振荡器信号O-REF的周期时间，该参考振荡器信号O-REF由参考振荡器发出。该周期时间T几乎与由鉴相器10发出的相位信号PD-OUT的周期时间相等，或者周期时间T几乎与电荷泵20的输出端22上的信号的周期时间或者分频器50的第一输出端52上的信号的周期时间相等。频率fREF根据以下公式是参考振荡器的参考振荡器信号的周期时间的倒数：T＝1/fREF。

在该实施形式中，第二电流值I2是负的。第二电流值在活动时间tCP2期间流通，在该活动时间tCP2期间，信号CP-OUT在下阈值IS之下。在活动时间tCP2期间，振荡器信号O-OUT的脉冲的第二数目M可被计数，如在图4中利用10条线条所表示的那样。活动时间tCP2根据以下公式由脉冲的第二数目M与振荡器信号O-OUT的频率fOSC的商得到：M/fOSC。

第一电流值I1与在电荷泵20的输出端22上流通的偏置电流相对应，该偏置电流在持续时间上流通，该持续时间根据公式T-tCP2由周期时间T与活动时间tCP2之间的差值得到。该偏置电流用英语也称作trickle current(涓流电流)。

占空比α(英语称作duty cycle)由活动时间tCP2与周期时间T的比得出并且可以由第一数目M和振荡器信号O-OUT的频率fOSC根据下式来确定：

$\mathrm{\α}=\frac{\mathrm{tCP}2}{T}=\frac{M}{T\·\mathrm{fOSC}}=\frac{M\·\mathrm{fREF}}{\mathrm{fOSC}}.$

因此，有利地可采用第二数目M、活动时间tCP2或者占空比α，用于确定锁相环路的状态。

图5示出分析装置90的流程规则的方框电路图的示例性实施形式。

在流程规则的第一部分中，锁相环路1的锁定被监控。反之，在锁相环路已达到锁定状态之后，在流程规则的第二部分中监控，锁相环路1是否继续位于锁定状态中。

该流程规则首先调节输出端状态，其方式是第一环路计数器被置于0并且分析装置90的输出信号PLL-OUT被置于代表未锁定的锁相环路的值。

紧接着，振荡器信号O-OUT的循环被计数，而相位信号PD-OUT在一实施形式中具有逻辑状态“1”，该实施形式将电荷泵20置于活动的工作状态中。因此，第一数目N被确定并且作为值R被存储。

按照同样的方法，数目L被确定。第一数目N与数目L之间的差值被计算。如果差值大于可调节的极限值D，那么锁相环路还未被锁定并且数目L作为值R被存储以及第一环路计数器被置于0。

反之，如果差值小于可调节的极限值D，那么第一环路计数器被提高(hoehersetzen)1。如果第一环路计数器的值小于可调节的第三数目S1，那么其它数目L被确定。这如此长地进行，直到环路计数器大于或等于第三数目S1。在这种情况下，针对被计数的振荡器脉冲的数目L连续测量第三数目S1，其中其它的数目L与值R总是偏离小于极限值D。锁相环路1因此被定义为锁定的，而分析装置90的输出信号PLL-OUT如此被调节，以致该分析装置90的输出信号PLL-OUT代表锁定的锁相环路1。

此后，在一实施形式中，计数器70可被断开。

在其它变化过程中，借助逻辑单元80来监控，电荷泵20的活动在计数器50的第二输出端53上的延迟信号Q中出现脉冲之前是否结束。如果是这种情况，那么锁相环路1此外还被看作是锁定的。如果情况不是这样，那么锁相环路1不被称作锁定的并且第二环路计数器被置于0。

分频器50的第二端子53上的信号Q在相位信号PD-OUT期间是否出现的其它测量被执行。如果不是这种情况，那么锁相环路1此外还被看作未锁定的，并且测量重新执行。

如果信号Q在结束相位信号PD-OUT之后出现，那么第二环路计数器被提高1。第二环路计数器被询问。如果第二环路计数器大于或者等于可调节的第四数目S2，那么锁相环路1又被看作是锁定的。如果第二环路计数器小于可调节的第四数目S2，那么其它测量被执行。

如果第四数目S2要相继得到以下测量，即相位信号PD-OUT在出现延迟信号Q之前结束，那么锁相环路1被锁定。

因此，分析装置90有利地在开始阶段利用计数器70确定锁相环路1的稳定性和锁定而在第二阶段利用逻辑单元80确定锁相环路1的锁定状态继续存在。

在一实施形式中，第三数目S1至少是2，以致数目L和至少其它数目L′被计数。

参考标记列表

1   锁相环路

10  鉴相器

11  第一输入端

12  第二输入端

13  输出端

14  第一分频器

15  第二分频器

20  电荷泵

21  输入端

22  输出端

30  滤波器

31  输入端

32  输出端

40  振荡器

41  输入端

42  输出端

50  分频器

51  输入端

52  第一输出端

53  第二输出端

54  高频计数器

70  计数器

71  输入端

72  时钟输端

73  端子

80  逻辑单元

81  第一输入端

82  第二输入端

83  端子

90  分析装置

91  第一端子

92         第二端子

93         第三端子

94         存储器

95         计算单元

CP-OUT     电荷泵的输出信号

I1         第一电流值

I2         第二电流值

I          偏置偏置电流

ICP        电流

IS         下极限值

L-OUT      逻辑单元的输出信号

O-OUT      振荡器信号

O-REF      参考振荡器信号

PD-OUT     相位信号

PLL-OUT    分析装置的输出信号

Q          延迟信号

t          时间

T          周期时间

tCP1，tCP2 活动时间

Z-IN       输入信号

Z-OUT      计数器的输出信号

Claims (26)

1.用于检测锁相环路的锁定条件的电路装置，该电路装置包括：

-锁相环路(1)，该锁相环路(1)具有

-鉴相器(10)，所述鉴相器(10)被设计用于在输出端(13)上提供相位信号(PD-OUT)，

-电荷泵(20)，所述电荷泵(20)在输入端(21)上与鉴相器(10)的输出端(13)耦合，以及

-振荡器(40)，所述振荡器(40)在输入端(41)上与所述电荷泵(20)的输出端(22)耦合并且在输出端(42)上与所述鉴相器(10)的第一输入端(11)耦合并且被设计用于在输出端(42)上发出振荡器信号(O-OUT)，

-计数器(70)，该计数器(70)具有

-用于输送输入信号(Z-IN)的输入端(71)，所述输入信号(Z-IN)可从所述相位信号(PD-OUT)导出，

-时钟输入端(72)，所述时钟输入端(72)与所述振荡器(40)的输出端(42)耦合，以及

-用于根据代表所述相位信号(PD-OUT)的脉冲宽度的值发出所述计数器(70)的输出信号(Z-OUT)的端子(73)，以及

-分析装置(90)，所述分析装置(90)包括与所述计数器(70)的端子(73)耦合的第一端子(91)，所述分析装置(90)被设计用于构成第一脉冲的第一脉冲宽度与跟随在第一脉冲之后的第二脉冲的第二脉冲宽度之间的第一差值，用于将第一差值与可调节的极限值D相比较，用于构成第一脉冲宽度与至少一个在时间上跟随在第二脉冲之后的其它脉冲的至少一个其它脉冲宽度之间的至少一个其它差值，用于将所述至少一个其它差值与可调节的极限值D相比较，以及，如果第一差值与所述至少一个其它差值均小于可调节的极限值D，则用于发出具有代表锁相环路(1)的锁定状态的值的、所述分析装置(90)的输出信号(PLL-OUT)。

2.根据权利要求1所述的电路装置，其特征在于，所述锁相环路(1)包括滤波器(30)，所述滤波器(30)被连接在所述电荷泵(20)与所述振荡器(40)之间。

3.根据权利要求1或者2所述的电路装置，其特征在于，所述锁相环路(1)包括分频器(50)，所述分频器(50)在输入端(51)上与所述振荡器(40)的输出端(42)相连并且在第一输出端(52)上与所述鉴相器(10)的第一输入端(11)相连。

4.根据权利要求3所述的电路装置，其特征在于，所述电路装置包括逻辑单元(80)，所述逻辑单元(80)具有

-第一输入端(81)，所述第一输入端(81)与所述鉴相器(10)的输出端(13)或者所述电荷泵(20)的输出端(22)耦合，

-第二输入端(82)，所述第二输入端(82)与所述分频器(50)的第二输出端(53)耦合，以及

-用于发出所述逻辑单元(80)的输出信号(L-OUT)的端子(83)。

5.根据权利要求4所述的电路装置，其特征在于，所述分频器(50)包括高频计数器(54)，所述高频分频器(54)与所述分频器(50)的输入端(51)相连并且被设计用于：如果所述高频计数器(54)已达到可调节的第一计数值，则在所述分频器(50)的第一输出端(52)上发出信号；并且如果所述高频计数器(54)在第一输出端(52)上发出所述信号之后已达到可调节的第二计数值，则在所述分频器(50)的第二输出端(53)上发出延迟信号(Q)。

6.根据权利要求4或者5所述的电路装置，其特征在于，所述分析装置(90)在第三端子(93)上与所述逻辑单元(80)的端子(83)相连。

7.根据权利要求1至6之一所述的电路装置，其特征在于，在所述鉴相器(10)的第一输入端(11)之前连接用于进行分频的第一分频器(14)和/或在所述鉴相器(10)的第二输入端(12)之前连接用于进行分频的第二分频器(15)。

8.根据权利要求1至7之一所述的电路装置，其特征在于，所述计数器(70)在其输入端(71)上与所述鉴相器(10)的输出端(13)或者与所述电荷泵(20)的输出端(22)耦合。

9.根据权利要求1至8之一所述的电路装置，其特征在于，所述计数器(70)被设计为可接通和可断开。

10.根据权利要求1至9之一所述的电路装置，其特征在于，所述计数器(70)被设计用于，在所述输入信号(Z-IN)超过上阈值期间，对所述振荡器信号(O-OUT)的循环的第一数目N进行计数，并且根据计数结果发出输出信号(Z-OUT)。

11.根据权利要求1至9之一所述的电路装置，其特征在于，所述计数器(70)被设计用于，在所述输入信号(Z-IN)低于下阈值期间，对所述振荡器信号(O-OUT)的循环的第二数目M进行计数，并且根据计数结果发出输出信号(Z-OUT)。

12.根据权利要求1至9之一所述的电路装置，其特征在于，所述计数器(70)被设计用于发出所述计数器(70)的输出信号(Z-OUT)，所述计数器(70)的输出信号(Z-OUT)代表第一持续时间(tCP1)，在所述第一持续时间(tCP1)中，所述输入信号(Z-IN)超过上极限值。

13.根据权利要求1至9之一所述的电路装置，其特征在于，所述计数器(70)被设计用于发出所述计数器(70)的输出信号(Z-OUT)，所述计数器(70)的输出信号(Z-OUT)代表第二持续时间(tCP2)，在所述第二持续时间(tCP2)中，所述输入信号(Z-IN)低于下极限值。

14.根据权利要求1至9之一所述的电路装置，其特征在于，所述计数器(70)被设计用于发出所述计数器(70)的输出信号(Z-OUT)，所述计数器(70)的输出信号(Z-OUT)代表占空比α，所述占空比α由第三持续时间(tCP3)和所述相位信号(PD-OUT)的时钟的周期时间(T)构成，在所述第三持续时间(tCP3)期间，所述输入信号(Z-IN)超过最小值。

15.根据权利要求1至14之一所述的电路装置，其特征在于，所述分析装置(90)包括存储器(94)和计算单元(95)，其中，所述计算单元(95)与所述存储器(94)并且与所述分析装置(90)的至少第一端子(91)相连。

16.根据权利要求1至15之一所述的电路装置，其特征在于，在第二端子(92)上，所述分析装置(90)被设计用于发出所述分析装置(90)的输出信号(PLL-OUT)。

17.根据权利要求1至16之一所述的电路装置，其特征在于，如果至少第一差值或者至少一个其它差值大于或者等于可调节的极限值D，那么所述分析装置(90)被设计用于发出具有代表所述锁相环路(1)的未锁定状态的值的、所述分析装置(90)的输出信号(PLL-OUT)。

18.电路装置，该电路装置包括：

-锁相环路(1)，该锁相环路(1)包括鉴相器(10)、被连接在所述鉴相器(10)之后的电荷泵(20)和被连接在所述电荷泵(20)之后的振荡器(40)，所述振荡器(40)在输出端侧与所述鉴相器(10)的第一输入端耦合，

-计数器(70)，在从所述鉴相器(10)的相位信号(PD-OUT)导出的信号(Z-IN)具有稳定的逻辑电平或者近似稳定的模拟电平期间，所述计数器(70)用于对所述振荡器(40)的振荡器信号(O-OUT)的循环进行计数，并且所述计数器(70)用于输出端所述相位信号(PD-OUT)的脉冲宽度，以及

-分析装置(90)，所述分析装置(90)被设计用于将连续脉冲的脉冲宽度的至少两个差值与可调节的极限值D进行比较。

19.根据权利要求18所述的电路装置，其特征在于，所述计数器(70)在输入端侧与所述鉴相器(10)的输出端(13)相连或者与所述电荷泵(20)的输出端(22)相连。

20.根据权利要求1至19之一所述的电路装置在固定发射装置或者用于产生信号的移动无线电通信设备中的应用。

21.用于确定锁相环路的锁定状态的方法，该方法包括以下步骤：

-在从鉴相器(10)的相位信号(PD-OUT)导出的输入信号(Z-IN)超过第一阈值期间，确定振荡器(40)的振荡器信号(O-OUT)的循环的第一数目N，

-在所述输入信号(Z-IN)超过所述第一阈值期间，确定所述振荡器信号(O-OUT)的循环的至少两个其它数目L、L′，

-将所述第一数目N与所述至少两个其它数目L、L′进行比较，并且

-如果所述至少两个其它数目L、L′中的每一个与第一数目N的差值均小于可调节的极限值D，那么提供具有代表所述锁相环路的锁定状态的第一值的、所述分析装置(90)的输出信号(PLL-OUT)，

-只要所述至少两个其它数目L、L′中的一个与所述第一数目N相差所述可调节的极限值D或者差值大于所述可调节的极限值D，就提供具有代表所述锁相环路的未锁定状态的第二值的、所述分析装置(90)的输出信号(PLL-OUT)，

或者

-在从所述鉴相器(10)的相位信号(PD-OUT)导出的输入信号(Z-IN)低于第二阈值期间，确定所述振荡器信号(O-OUT)的循环的第二数目M，

-在所述输入信号(Z-IN)低于所述第二阈值期间，确定所述振荡器信号(O-OUT)的循环的至少两个其它数目K、K′，

-将所述第二数目M与所述至少两个其它数目K、K′进行比较，并且

-如果所述至少两个其它数目K、K′中的每一个与第二数目M的差值均小于可调节的极限值D，那么提供具有代表所述锁相环路的锁定状态的第一值的、所述分析装置(90)的输出信号(PLL-OUT)，

-只要所述至少两个其它数目K、K′中的一个与第二数目M相差所述可调节的极限值D或者差值大于所述可调节的极限值D，就提供具有代表所述锁相环路的未锁定状态的第二值的、所述分析装置(90)的输出信号(PLL-OUT)。

22.根据权利要求21所述的方法，其中

-只要所述至少两个其它数目L、L′中的一个与第一数目N相差所述可调节的极限值D或者差值大于所述可调节的极限值D，其它数目L、L′就作为所述振荡器信号(O-OUT)的循环的新的第一数目N被存储，

或

-只要所述至少两个其它数目K、K′中的一个与所述第二数目M相差所述可调节的极限值D或者差值大于所述可调节的极限值D，其它数目K、K′就作为所述振荡器信号(O-OUT)的循环的新的第二数目M被存储。

23.根据权利要求21或22所述的方法，其中，所述输入信号(Z-IN)是由所述鉴相器(10)所发出的相位信号(PD-OUT)或者在电荷泵(20)的输出端(22)上所提供的信号，其中，所述电荷泵(20)被连接在所述鉴相器(10)之后。

24.用于确定锁相环路的锁定状态的方法，该锁相环路包括鉴相器(10)、电荷泵(20)、振荡器(40)和分频器(50)，该方法包括以下步骤：

-将延迟信号(Q)引向逻辑单元(80)，该延迟信号(Q)相对于所述分频器(50)在对振荡器信号(O-OUT)进行分频时所产生的信号被延迟，

-将从所述鉴相器(10)的相位信号(PD-OUT)导出的输入信号引向所述逻辑单元(80)，

-由所述逻辑单元(80)提供所述逻辑单元(80)的输出信号(L-OUT)，

-如果输入信号在延迟信号(Q)的脉冲的时刻取代表所述电荷泵(20)处于静止状态的值，那么所述输出信号(L-OUT)具有第一值，以及

-如果输入信号在延迟信号(Q)的脉冲的时刻取代表所述电荷泵(20)处于活动状态的值，那么所述输出信号(L-OUT)具有第二值，

-在所述输入信号(Z-IN)超过第一阈值期间，确定振荡器(40)的振荡器信号(O-OUT)的循环的第一数目N，

-在所述输入信号(Z-IN)超过所述第一阈值期间，确定所述振荡器信号(O-OUT)的循环的至少一个其它数目L，

-将所述第一数目N与所述至少一个其它数目L进行比较，并且

-如果所述至少一个其它数目L中的每一个与第一数目N的差值均小于可调节的极限值D，那么提供具有代表所述锁相环路的锁定状态的第一值的、所述分析装置(90)的输出信号(PLL-OUT)，

-只要所述至少一个其它数目L中的一个与第一数目N相差所述可调节的极限值D或者差值大于所述可调节的极限值D，就提供具有代表所述锁相环路的未锁定状态的第二值的、所述分析装置(90)的输出信号(PLL-OUT)，

或者

-在所述输入信号(Z-IN)低于第二阈值期间，确定所述振荡器信号(O-OUT)的循环的第二数目M，

-在所述输入信号(Z-IN)低于所述第二阈值期间，确定所述振荡器信号(O-OUT)的循环的至少一个其它数目K，

-将所述第二数目M与所述至少一个其它数目K进行比较，并且

-如果所述至少一个其它数目K中的每一个与第二数目M的差值均小于可调节的极限值D，那么提供具有代表所述锁相环路的锁定状态的第一值的、所述分析装置(90)的输出信号(PLL-OUT)，

-只要所述至少一个其它数目K中的一个与第二数目M相差所述可调节的极限值D或者差值大于所述可调节的极限值D，就提供具有代表所述锁相环路的未锁定状态的第二值的、所述分析装置(90)的输出信号(PLL-OUT)。

25.根据权利要求24所述的用于确定锁相环路的锁定状态的方法，其包括以下步骤：

-执行根据权利要求24所述的步骤并且根据所述计数器(70)的输出信号(Z-OUT)一直提供所述分析装置(90)的输出信号(PLL-OUT)，直到所述分析装置(90)的输出信号(PLL-OUT)具有代表所述锁相环路的锁定状态的第一值，

-执行根据权利要求24所述的步骤并且根据所述逻辑单元(80)的输出信号(L-OUT)提供所述分析装置(90)的输出信号(PLL-OUT)。

26.根据权利要求25所述的方法，其中，如果在重复根据权利要求24所述的步骤时，所述分析装置(90)的输出信号(PLL-OUT)具有代表所述锁相环路的锁定状态的第一值，那么断开计数器(70)。

Images