CN103178838A - 一种锁相回路或锁相环频率合成装置及方法 - Google Patents
一种锁相回路或锁相环频率合成装置及方法 Download PDFInfo
- Publication number
- CN103178838A CN103178838A CN2011104315168A CN201110431516A CN103178838A CN 103178838 A CN103178838 A CN 103178838A CN 2011104315168 A CN2011104315168 A CN 2011104315168A CN 201110431516 A CN201110431516 A CN 201110431516A CN 103178838 A CN103178838 A CN 103178838A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- signal
- locked loop
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及射频信号源技术领域，尤其是一种锁相回路或锁相环频率合成装置及方法，其中装置包括基准信号发生器，用于产生基准时钟信号；直接数字频率合成产生器，用于在控制单元的控制下根据所述基准时钟信号产生具有小频率分辨率的参考频率信号；整数分频器，用于在所述控制单元的控制下将所述压控振荡器的输出信号进行分频，输入到鉴相器；鉴相器，用于将所述参考频率信号与所述经过分频的输出信号进行比较，得到与相位差相关的控制电压信号输出给所述压控振荡器；所述压控振荡器，用于根据所述控制电压信号输出不同频率的信号。通过实施例，可以避免使用小数分频器造成的杂散现象，并且还能够降低产品成本。
Description
技术领域
本发明属于测试测量技术领域，涉及射频信号源、频谱分析仪等射频装置，尤其是一种锁相回路或锁相环频率合成装置及方法。
背景技术
在射频测试测量领域，锁相环频率合成技术是目前常用的精确确定频率的方法，利用该技术可以实现时钟合成的技术有两种，分别是整数分频锁相环技术和小数分频锁相环技术。目前为了实现输出多个频率步进小的信号，常采用的技术是小数分频，它可以在改进锁相环频率合成器相位噪声的同时，能提供小于参考频率的步进输出。
如图1所示为现有技术中频谱分析仪所用的锁相回路或锁相环(PLL)频率合成器框图。如图所示，PLL频率合成器有：基准信号发生器101，缓冲器102，鉴相器103，环路滤波器104，压控振荡器105，可变分频器106，以及分频比控制模块107。基准信号发生器101产生的信号频率是固定的，缓冲器102只是改变参考信号电平及驱动能力，并不能改变信号频率，因此进入鉴相器103的参考时钟频率是一个固定频率值。锁定之后压控振荡器105输出频率等于可变分频器106的分频比乘以参考时钟频率值。因为压控振荡器105输出是多个频率，并且频率步进小于参考时钟频率，所以可变分频器106的分频比必须是小数，分频比的控制由分频比控制模块107实现。
在如图1所示的PLL频率合成器中，虽然使用小数分频可以实现输出频率步进小于参考时钟频率的需求，但是小数分频比的控制实现起来比较复杂，而且小数分频随之带来的小数相关杂散，会严重影响输出信号的纯净度。因此，需要寻找采用整数分频也可以满足频率分辨率小于参考频率的方法。
如图2所示为现有技术中另一种PLL频率合成器的结构图，它也是采用了小数(分数)分频，在该PLL中，分频模块包括：先入先出单元，用于以参考时钟信号作为时钟信号写入内容以及以读取的压控振荡输出时钟信号作为时钟信号读出内容，并根据读/写过程中读/写指针的状态确定先入先出存储器的空满状态；根据空满状态确定参考时钟信号与压控振荡输出时钟信号的频率误差；调节器单元，用于根据频率误差确定分频比的分频参数；分频器，用于使用调节器单元提供的分频参数对压控振荡输出时钟信号进行分频，并将分频后的时钟信号提供给调节器单元作为时钟信号。由此可见，整个分频比控制部分实现也是比较复杂的。
目前射频信号源的输出频率分辨率需要达到0.1Hz甚至更小。而在现有的PLL频率合成器中，参考时钟频率都是一个固定频率，若想满足频率分辨率小的需求就必然需要采用对压控振荡器进行小数分频的方案，而小数分频的分频比控制实现比较复杂，而且存在引入杂散，严重恶化频谱纯度的风险。
发明内容
本发明的目的在于，提供一种锁相回路或锁相环频率合成装置及方法，用于解决上述现有技术中存在的问题。
本发明实施例提供了一种PLL频率合成器，可以输出多个频率，无须采用小数分频就可以使射频信号源输出频率分辨率远远小于参考时钟频率，避免了由于小数分频引入的杂散，简化的程序控制设计及电路设计。
本发明实施例为了解决上述技术问题，提出了一种锁相回路或锁相环频率合成装置，包括，
基准信号发生器，用于产生基准时钟信号；
直接数字频率合成产生器，用于根据基准时钟信号生成频率可变的参考频率信号；
整数分频器，用于将压控振荡器的输出信号进行分频，输入到鉴相器；
鉴相器，用于将所述参考频率信号与所述经过分频的输出信号进行比较，得到与相位差相关的控制电压信号输出给压控振荡器；
所述压控振荡器，用于根据所述控制电压信号输出不同频率的信号。
根据本发明实施例所述的一种锁相回路或锁相环频率合成装置的一个进一步的方面，在所述鉴相器与所述压控振荡器之间还包括环路滤波器，用于滤除鉴相器输出的控制电压信号中的高频成分和噪声，取平均分量控制压控振荡器。
根据本发明实施例所述的一种锁相回路或锁相环频率合成装置的再一个进一步的方面，所述环路滤波器为多个，还包括选择开关，所述选择开关切换选择某一个环路滤波器。
根据本发明实施例所述的一种锁相回路或锁相环频率合成装置的另一个进一步的方面，所述压控振荡器为多个，还包括切换开关，所述切换开关切换选择某一个压控振荡器。
根据本发明实施例所述的一种锁相回路或锁相环频率合成装置的另一个进一步的方面，还包括混频器，用于将所述基准时钟信号和所述参考频率信号相混频，进行变频，形成新的参考频率信号输出给所述鉴相器。
根据本发明实施例所述的一种锁相回路或锁相环频率合成装置的另一个进一步的方面，还包括倍频单元，所述基准时钟信号经过所述倍频单元输入到所述混频器和所述直接数字频率合成产生器，用于提高所述基准时钟信号的频率。
根据本发明实施例所述的一种锁相回路或锁相环频率合成装置的另一个进一步的方面，在所述整数分频器和所述压控振荡器之间还包括预分频器，用于降低所述压控振荡器输出信号的频率。
本发明实施例还提供了一种锁相回路或锁相环频率合成方法，包括，
产生基准时钟信号；
根据所述基准时钟信号利用直接数字频率合成产生器生成频率可变的参考频率信号；
将所述参考频率信号与所述经过整数分频器分频的压控振荡器输出信号进行比较，得到与相位差相关的控制电压信号输出给所述压控振荡器。
根据本发明实施例所述的一种锁相回路或锁相环频率合成方法的一个进一步的方面，在得到控制电压信号后，滤除所述控制电压信号中高频成分和噪声，取平均分量控制压控振荡器。
根据本发明实施例所述的一种锁相回路或锁相环频率合成方法的再一个进一步的方面，根据应用的需要，选择多个环路滤波器中的一个进行滤除所述控制电压信号中高频成分和噪声，取平均分量控制压控振荡器的工作。
根据本发明实施例所述的一种锁相回路或锁相环频率合成方法的另一个进一步的方面，根据应用的需要，选择多个压控振荡器中的一个输出不同的频率值。
根据本发明实施例所述的一种锁相回路或锁相环频率合成方法的另一个进一步的方面，在进行所述整数分频前还包括，对所述压控振荡器输出的信号进行降频处理，然后再利用整数分频器对降频后的输出信号进行整数分频处理。
通过本发明实施例，可以避免使用小数分频器造成的杂散现象，并且可以使射频信号源输出的频率远小于参考时钟频率，而且还能够降低产品成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1所示为现有技术中频谱分析仪所用的锁相回路或锁相环(PLL)频率合成器框图；
图2所示为现有技术中另一种PLL频率合成器的结构图；
图3所示为本发明实施例一种PLL频率合成装置的结构示意图；
图4所示为本发明实施例一种锁相回路或锁相环频率合成方法的流程图；
图5所示为本发明实施例另一种PLL频率合成装置的结构示意图；
图6所示为本发明实施例另一种PLL频率合成装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图3所示为本发明实施例一种PLL频率合成装置的结构示意图。
包括，基准信号发生器301，直接数字频率合成(DDS)产生器302，鉴相器303，整数分频器304，控制单元305，压控振荡器306。
其中所述基准信号发生器301，用于产生基准时钟信号。例如可以采用温度补偿晶体振荡器(TCXO)产生基准时钟信号。
所述直接数字频率合成产生器302，用于在所述控制单元305的控制下根据基准时钟信号，输出频率可变的参考频率信号，例如根据所述基准时钟信号产生具有小频率分辨率(例如0.1uHz等)的参考频率信号，其中频率分辨率是信号源输出的频率跳变的最小值，例如，如果信号源的输出是这样的：1.01HZ，1.02HZ，1.03HZ，……，则该信号源的频率分辨率是0.01HZ。控制单元305可以控制所述DDS产生器302输出参考频率信号。
所述整数分频器304，用于在所述控制单元305的控制下将所述压控振荡器306的输出信号进行分频，输入到所述鉴相器303。其中，控制单元305可以控制整数分频器304的分频比，采用整数分频器可以避免现有技术中采用小数分频器所产生的杂散现象，因此压控振荡器输出的频率信号更加纯净。
所述鉴相器303，用于将所述参考频率信号与所述经过分频的输出信号进行比较，得到与相位差相关的控制电压信号输出给所述压控振荡器306。
所述压控振荡器306，用于根据所述控制电压信号输出不同频率的信号。
在所述鉴相器303与所述压控振荡器306之间还包括环路滤波器307，用于滤除鉴相器303输出的控制电压信号中的高频成分和噪声，取平均分量控制压控振荡器306。
上述环路滤波器307还可以为多个，根据不同应用环境中的需求，有控制单元305控制控制一选择开关选择切换某一个环路滤波器307进行使用，所述环路滤波器307是低通滤波器，在带宽不同时PLL的锁定时间、相位噪声等指标都有差别，在不同的应用场合对指标的要求是不一样的，所以可以使用多个环路滤波器进行切换。
在上述实施例中，压控振荡器306也可以为多个，控制单元305控制一切换开关选择切换使用某一个压控振荡器，从而可以输出当前应用需要的输出频率值。
在上述的实施例中还包括以下图未示的功能单元，包括混频器，用于将所述基准时钟信号和所述参考频率信号相混频，进行变频，形成新的参考频率信号输出给所述鉴相器。
还可以包括倍频单元，所述基准时钟信号经过所述倍频单元输入到所述混频器和所述直接数字频率合成产生器302，用于提高所述基准时钟信号的频率。
所述基准时钟信号经过所述倍频单元之后，还经缓冲器输入到所述混频器和直接数字频率合成产生器，所述缓冲器用于改变基准时钟信号的电平及驱动能力。
在所述混频器与所述鉴相器之间还包括滤波器，用于滤除参考时钟信号中不需要的频率。
在所述整数分频器304和所述压控振荡器306之间还包括预分频器，用于降低所述压控振荡器306输出的频率信号，这样可以降低对整数分频器304最大工作频率的要求，因为整数分频器304可工作最大频率越高，在目前市场上现有器件中的选择余地越小，成本越高，所以通过预分频器可对整数分频器的器件选型就容易了很多。
通过上述实施例，可以输出多个频率，无须采用小数分频就可以使射频信号源输出频率分辨率远远小于基准时钟频率，避免了由于小数分频引入的杂散，简化的程序控制设计及电路设计。
如图4所示为本发明实施例一种锁相回路或锁相环频率合成方法的流程图。
包括步骤401，产生基准时钟信号。
步骤402，根据所述基准时钟信号利用直接数字频率合成产生器生成频率可变的参考频率信号。
步骤403，将所述参考频率信号与所述经过整数分频器分频的压控振荡器输出信号进行比较，得到与相位差相关的控制电压信号输出给所述压控振荡器。
在上述步骤402之后还包括，将所述基准时钟信号和所述参考频率信号相混频，进行变频。
在上述步骤中，将基准时钟信号的频率提高后再根据所述基准时钟信号利用直接数字频率合成产生器产生可控的参考频率信号，并且在将上述提高了频率的基准时钟信号和参考频率信号相混频，进行变频。
在上述步骤403中还包括，在得到控制电压信号后，滤除所述控制电压信号中高频成分和噪声，取平均分量控制压控振荡器。
在上述步骤403之中还包括，根据应用的需要，例如不同的应用中需要不同性能的环路滤波器，可以选择不同的环路滤波器滤除所述控制电压信号中高频成分和噪声，取平均分量控制压控振荡器。
在上述步骤403之后还包括，根据应用的需要，例如不同的应用中需要不同性能的亚控振荡器，可以选择不同的压控振荡器输出不同的频率值。
在所述步骤403中，在进行所述整数分频的过程前还包括，对所述压控振荡器输出信号进行降频处理，然后再利用整数分频器对降频后的输出信号进行整数分频处理。
通过上述实施例，可以输出多个频率，无须采用小数分频就可以使射频信号源输出频率分辨率远远小于基准时钟频率，避免了由于小数分频引入的杂散，简化的程序控制设计及电路设计。
如图5所示为本发明实施例另一种PLL频率合成装置的结构示意图。
包括基准信号发生器501，倍频单元502，缓冲器503，缓冲器504，混频器505，DDS产生器506，鉴相器507，环路滤波器508，压控振荡器509，可变整数分频器510，滤波器511，控制单元512。
所述基准信号发生器501生成基准时钟信号f1，经过倍频单元502将该基准时钟信号f1的频率提高，该提高的基准时钟信号通过缓冲器504和缓冲器503分别输入到混频器505和DDS产生器506，所述DDS产生器506根据控制单元512的控制，输出可变的DDS信号f3，该DDS信号f3(通常为MHz级别)具有小的频率分辨率；所述混频器505接收缓冲器504传送过来的信号f2和DDS信号f3，将信号f2和DDS信号f3进行混频，也就是完成两个频率的相加或者相减，完成变频，该混频器505产生频率信号f4输出给滤波器511滤除不需要的频率，得到参考时钟信号fr，由于DDS产生器506是可以通过控制单元512调节的，因此该参考时钟信号fr也是可调的；所述鉴相器507将参考时钟信号fr的相位与压控振荡器输出信号fo经过整数分频后的信号fv的相位进行比较，得到与相位差相关的电压，输出给环路滤波器508用以滤除鉴相器507输出的控制电压信号中的高频成分和噪声，取平均分量去控制压控振荡器509的输出频率；所述可变整数分频器510根据控制单元512的控制，调节分频比，将压控振荡器509的输出信号fo分频转换为整数分频信号fv输入到鉴相器507中。
其中，信号f2是固定频率值，f3是可调的，设可变整数分频器510的分频比为N，其中N在一定范围内可调，则有fo＝(f2+f3)×N；
例如，若f2为10MHz，可变整数分频器510的分频比为16，希望压控振荡器509的输出频率f0为192MHz，则此时需要设置f3输出频率为：
若希望输出f0为192.01MHz，则此时需要设置f3的频率为：
这样无须改变可变整数分频器510的分频比N，只改变DDS产生器506输出的频率就可以改变压控振荡器509的输出频率f0，f0的输出分辨率取决于DDS输出信号f3的分辨率，而对f3实现小分辨率是较容易实现的，在本例子中DDS产生器506的输出分辨率为1Hz。
在另一个实施例中，若希望输出f0为204.010625MHz，此时可以设置f3的频率仍为2.000625MHz，而将可变整数分频器510的分频比设为
在本例中，倍频单元502是用于将基准时钟信号f1提高以适应于其它功能单元所用，如果基准信号发生器501可以产生适合其它功能单元所用的时钟信号f1，则可以省略倍频单元502。
其中，混频器505用于将信号f2和f3混合完成变频操作，如果DDS产生器506的输出可以满足鉴相器507的工作要求，则可以由DDS产生器506直接将频率信号输出到鉴相器507，只需要基准信号发生器501为DDS产生器506提供基准信号。
所述环路滤波器508可以为低通滤波器，带宽不同时PLL的锁定时间、相位噪声等指标均有差别，为了让本发明装置可以应用于多种场景需要，可以设置多个环路滤波器508，采用多选一的开关实现根据应用需求切换使用不同的环路滤波器，其中开关可以使用现有技术中的受控开关实现，在本发明中并不作限制，将该开关与所述控制单元512相连接，就可以根据需求进行选择切换。
与上述实施例类似，也可以设置多个压控振荡器509，利用多选一的开关根据应用场景的需求进行切换，例如，若有两个压控振荡器，则可以选用二选一的开关合成一路，选通哪路压控振荡器则取决于哪路压控振荡器的输出可以覆盖当前需要输出的频率值，可以将切换多路压控振荡器的开关与控制单元512相连接，实现根据需求进行控制，其中，切换开关可以使用现有技术中的各类选通开关，在此不再赘述。
通过上述实施例，通过控制可变整数分频器510和DDS产生器506输出频率相配合，可以解决现有技术中使用小数分频器产生的杂散现象。
如图6所示为本发明实施例另一种PLL频率合成装置的结构示意图。
在本实施例中与上述图5的实施例相比较不同点在于，在可变整数分频器610与压控振荡器609的输出信号之间还具有一个预分频器613，由于可变整数分频器610的可工作最大频率越高，成本越高，因此该预分频器613先将压控振荡器609的输出频率值降低，预分频器613的输出频率值为压控振荡器609输出频率值的1/M，M为预分频器613的分频比，压控振荡器609的输出经过预分频器613后再输入给可变整数分频器610，这样需要可变整数分频器610可工作最大频率降为压控振荡器609最大输出频率的1/M，降低了对可变整数分频器可工作的最大频率的要求。
通过本发明实施例，采用对压控振荡器的输出进行整数分频，参考时钟频率可调的方案，避免了小数分频引入的杂散，降低了对小数分频分频比控制的程序及电路设计的复杂度，且可以达到与运用小数分频同样的频率分辨率；可以避免使用小数分频器造成的杂散现象，并且可以使射频信号源输出的频率远小于参考时钟频率，而且还能够降低产品成本。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种锁相回路或锁相环频率合成装置，其特征在于包括，
基准信号发生器，用于产生基准时钟信号；
直接数字频率合成产生器，用于依据基准时钟信号生成频率可变的参考频率信号；
整数分频器，用于将压控振荡器的输出信号进行分频，输入到鉴相器；
鉴相器，用于将所述参考频率信号与所述经过分频的输出信号进行比较，得到与相位差相关的控制电压信号输出给压控振荡器；
所述压控振荡器，用于根据所述控制电压信号输出不同频率的信号。
2.根据权利要求1所述的一种锁相回路或锁相环频率合成装置，其特征在于，在所述鉴相器与所述压控振荡器之间还包括环路滤波器，用于滤除鉴相器输出的控制电压信号中的高频成分和噪声，取平均分量控制压控振荡器。
3.根据权利要求2所述的一种锁相回路或锁相环频率合成装置，其特征在于，所述环路滤波器为多个，还包括选择开关，所述选择开关切换选择某一个环路滤波器。
4.根据权利要求1所述的一种锁相回路或锁相环频率合成装置，其特征在于，所述压控振荡器为多个，还包括切换开关，所述切换开关切换选择某一个压控振荡器。
5.根据权利要求1所述的一种锁相回路或锁相环频率合成装置，其特征在于还包括混频器，用于将所述基准时钟信号和所述参考频率信号相混频，进行变频，形成新的参考频率信号输出给所述鉴相器。
6.根据权利要求5所述的一种锁相回路或锁相环频率合成装置，其特征在于还包括倍频单元，所述基准时钟信号经过所述倍频单元输入到所述混频器和所述直接数字频率合成产生器，用于提高所述基准时钟信号的频率。
7.根据权利要求1所述的一种锁相回路或锁相环频率合成装置，其特征在于在所述整数分频器和所述压控振荡器之间还包括预分频器，用于降低所述压控振荡器输出信号的频率。
8.一种锁相回路或锁相环频率合成方法，其特征在于包括，
产生基准时钟信号；
根据所述基准时钟信号利用直接数字频率合成产生器生成频率可变的参考频率信号；
将所述参考频率信号与所述经过整数分频器分频的压控振荡器输出信号进行比较，得到与相位差相关的控制电压信号输出给所述压控振荡器。
9.根据权利要求8所述的一种锁相回路或锁相环频率合成方法，其特征在于在得到控制电压信号后，滤除所述控制电压信号中高频成分和噪声，取平均分量控制压控振荡器。
10.根据权利要求9所述的一种锁相回路或锁相环频率合成方法，其特征在于，根据应用的需要，选择多个环路滤波器中的一个进行滤除所述控制电压信号中高频成分和噪声，取平均分量控制压控振荡器的工作。
11.根据权利要求8所述的一种锁相回路或锁相环频率合成方法，其特征在于，根据应用的需要，选择多个压控振荡器中的一个输出不同的频率值。
12.根据权利要求8所述的一种锁相回路或锁相环频率合成方法，其特征在于，在进行所述整数分频前还包括，对所述压控振荡器输出的信号进行降频处理，然后再利用整数分频器对降频后的输出信号进行整数分频处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104315168A CN103178838A (zh) | 2011-12-21 | 2011-12-21 | 一种锁相回路或锁相环频率合成装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104315168A CN103178838A (zh) | 2011-12-21 | 2011-12-21 | 一种锁相回路或锁相环频率合成装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103178838A true CN103178838A (zh) | 2013-06-26 |
Family
ID=48638487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104315168A Pending CN103178838A (zh) | 2011-12-21 | 2011-12-21 | 一种锁相回路或锁相环频率合成装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103178838A (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104300977A (zh) * | 2014-10-23 | 2015-01-21 | 重庆会凌电子新技术有限公司 | 一种低相噪高速频率合成系统 |
| CN105049037A (zh) * | 2015-07-08 | 2015-11-11 | 中国电子科技集团公司第四十一研究所 | 基于光电振荡器的高分辨率锁相电路 |
| CN105515575A (zh) * | 2015-12-05 | 2016-04-20 | 青岛盛嘉信息科技有限公司 | 一种正弦信号频率发生器 |
| CN107547086A (zh) * | 2016-06-24 | 2018-01-05 | 丹东东方测控技术股份有限公司 | 一种数字化核磁共振频率源装置 |
| CN108270441A (zh) * | 2017-01-04 | 2018-07-10 | 京东方科技集团股份有限公司 | 频率可调的频率源和相关的系统、方法和电子设备 |
| CN108566201A (zh) * | 2018-07-24 | 2018-09-21 | 成都意科科技有限责任公司 | 一种高频率分辨率脉冲数字发生系统 |
| CN109039309A (zh) * | 2018-08-06 | 2018-12-18 | 电子科技大学 | 基于锁相环机理的高平坦度宽带梳状谱发生器及发生方法 |
| CN109412589A (zh) * | 2017-08-16 | 2019-03-01 | 天津乾铁科技有限公司 | 一种分数频率合成器整数边界杂散的优化方法及系统 |
| CN109936363A (zh) * | 2019-03-06 | 2019-06-25 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
| CN110719099A (zh) * | 2019-11-19 | 2020-01-21 | 中国电子科技集团公司第二十九研究所 | 基于合成器的环内混频式锁相环 |
| CN111245472A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 射频收发芯片、针对射频收发芯片的同步系统及方法 |
| CN112448717A (zh) * | 2019-08-27 | 2021-03-05 | 西门子(深圳)磁共振有限公司 | 用于磁共振无线线圈的时钟生成装置、方法及无线线圈 |
| CN112886963A (zh) * | 2021-01-11 | 2021-06-01 | 北京无线电计量测试研究所 | 一种用于误码率测试设备的变参数正弦抖动信号注入方法 |
| CN116599621A (zh) * | 2023-07-18 | 2023-08-15 | 杭州初灵信息技术股份有限公司 | 基于跨板传递并再生恢复时钟方法、设备及装置 |
| CN117233580A (zh) * | 2023-11-10 | 2023-12-15 | 北京力通通信有限公司 | 射频收发器批量快速测试装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155190B2 (en) * | 2004-02-19 | 2006-12-26 | Tektronix, Inc. | DDS-PLL method for frequency sweep |
| CN101039117A (zh) * | 2007-02-16 | 2007-09-19 | 中国科学院武汉物理与数学研究所 | 一种铷原子频标数字锁相倍频器 |
| CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
| CN101242181A (zh) * | 2008-03-20 | 2008-08-13 | 北京创毅视讯科技有限公司 | 一种频率合成器及频率合成方法 |
| CN101626239A (zh) * | 2008-07-09 | 2010-01-13 | 中国科学院半导体研究所 | 适合于芯片集成的被动型铷原子频标 |
-
2011
- 2011-12-21 CN CN2011104315168A patent/CN103178838A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155190B2 (en) * | 2004-02-19 | 2006-12-26 | Tektronix, Inc. | DDS-PLL method for frequency sweep |
| CN101039117A (zh) * | 2007-02-16 | 2007-09-19 | 中国科学院武汉物理与数学研究所 | 一种铷原子频标数字锁相倍频器 |
| CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
| CN101242181A (zh) * | 2008-03-20 | 2008-08-13 | 北京创毅视讯科技有限公司 | 一种频率合成器及频率合成方法 |
| CN101626239A (zh) * | 2008-07-09 | 2010-01-13 | 中国科学院半导体研究所 | 适合于芯片集成的被动型铷原子频标 |
Non-Patent Citations (1)
| Title |
|---|
| 张海拓: "基于DDS+PLL的L-Band频率合成器设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 10, 15 October 2008 (2008-10-15), pages 135 - 65 * |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104300977A (zh) * | 2014-10-23 | 2015-01-21 | 重庆会凌电子新技术有限公司 | 一种低相噪高速频率合成系统 |
| CN105049037A (zh) * | 2015-07-08 | 2015-11-11 | 中国电子科技集团公司第四十一研究所 | 基于光电振荡器的高分辨率锁相电路 |
| CN105049037B (zh) * | 2015-07-08 | 2018-03-13 | 中国电子科技集团公司第四十一研究所 | 基于光电振荡器的高分辨率锁相电路 |
| CN105515575A (zh) * | 2015-12-05 | 2016-04-20 | 青岛盛嘉信息科技有限公司 | 一种正弦信号频率发生器 |
| CN107547086A (zh) * | 2016-06-24 | 2018-01-05 | 丹东东方测控技术股份有限公司 | 一种数字化核磁共振频率源装置 |
| CN108270441A (zh) * | 2017-01-04 | 2018-07-10 | 京东方科技集团股份有限公司 | 频率可调的频率源和相关的系统、方法和电子设备 |
| CN109412589A (zh) * | 2017-08-16 | 2019-03-01 | 天津乾铁科技有限公司 | 一种分数频率合成器整数边界杂散的优化方法及系统 |
| CN109412589B (zh) * | 2017-08-16 | 2024-04-05 | 天津乾铁科技有限公司 | 一种分数频率合成器整数边界杂散的优化方法及系统 |
| CN108566201A (zh) * | 2018-07-24 | 2018-09-21 | 成都意科科技有限责任公司 | 一种高频率分辨率脉冲数字发生系统 |
| CN109039309B (zh) * | 2018-08-06 | 2020-11-10 | 电子科技大学 | 基于锁相环机理的高平坦度宽带梳状谱发生器 |
| CN109039309A (zh) * | 2018-08-06 | 2018-12-18 | 电子科技大学 | 基于锁相环机理的高平坦度宽带梳状谱发生器及发生方法 |
| CN109936363B (zh) * | 2019-03-06 | 2023-08-04 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
| CN109936363A (zh) * | 2019-03-06 | 2019-06-25 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
| CN112448717A (zh) * | 2019-08-27 | 2021-03-05 | 西门子(深圳)磁共振有限公司 | 用于磁共振无线线圈的时钟生成装置、方法及无线线圈 |
| CN110719099B (zh) * | 2019-11-19 | 2023-05-05 | 中国电子科技集团公司第二十九研究所 | 基于合成器的环内混频式锁相环 |
| CN110719099A (zh) * | 2019-11-19 | 2020-01-21 | 中国电子科技集团公司第二十九研究所 | 基于合成器的环内混频式锁相环 |
| CN111245472B (zh) * | 2020-04-26 | 2020-08-04 | 杭州城芯科技有限公司 | 射频收发芯片、针对射频收发芯片的同步系统及方法 |
| CN111245472A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 射频收发芯片、针对射频收发芯片的同步系统及方法 |
| CN112886963A (zh) * | 2021-01-11 | 2021-06-01 | 北京无线电计量测试研究所 | 一种用于误码率测试设备的变参数正弦抖动信号注入方法 |
| CN112886963B (zh) * | 2021-01-11 | 2022-05-20 | 北京无线电计量测试研究所 | 一种用于误码率测试设备的变参数正弦抖动信号注入方法 |
| CN116599621A (zh) * | 2023-07-18 | 2023-08-15 | 杭州初灵信息技术股份有限公司 | 基于跨板传递并再生恢复时钟方法、设备及装置 |
| CN116599621B (zh) * | 2023-07-18 | 2023-09-19 | 杭州初灵信息技术股份有限公司 | 基于跨板传递并再生恢复时钟方法、设备及装置 |
| CN117233580A (zh) * | 2023-11-10 | 2023-12-15 | 北京力通通信有限公司 | 射频收发器批量快速测试装置 |
| CN117233580B (zh) * | 2023-11-10 | 2024-02-09 | 北京力通通信有限公司 | 射频收发器批量快速测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103178838A (zh) | 一种锁相回路或锁相环频率合成装置及方法 | |
| CN103490777B (zh) | 低杂散频率合成器 | |
| CN105071804B (zh) | 一种低相噪宽频段微波本振源电路及其实现方法 | |
| CN105978562B (zh) | 超低相噪和超高频率分辨率的高频窄带合成源电路及方法 | |
| CN204633753U (zh) | 基于hmc835宽带低相噪低杂散跳频源 | |
| CN202949409U (zh) | 基于双vco的超宽带频率合成器 | |
| CN204190749U (zh) | 高纯度频率源 | |
| CN102118164B (zh) | 一种内插混频器的dds激励pll的微波频率合成方法及合成器 | |
| CN102237890B (zh) | 一种集成射频收发机电路及其产生数字时钟信号的方法 | |
| CN104320135A (zh) | 高纯度频率源 | |
| WO2012078818A1 (en) | Method and apparatus for frequency synthesizing | |
| CN106537782A (zh) | 因子控制电路，分数分频装置，频率合成器及其方法 | |
| CN102946249A (zh) | 一种频率综合器 | |
| CN110289858B (zh) | 一种宽带细步进捷变频合系统 | |
| CN104378105B (zh) | 一种基于全程锁相技术的提高接收机扫描速度的方法 | |
| CN102340308B (zh) | 一种小数分频频率合成器 | |
| CN101420294A (zh) | 一种时钟锁相环控制方法及装置 | |
| CN109104187B (zh) | 一种全数字宽带频率综合器 | |
| CN102394645B (zh) | 兼容微波大带宽和中频小步进的捷变频合成方法及其装置 | |
| CN101459465A (zh) | 一种支持多频段工作方式的本振装置 | |
| US9385688B2 (en) | Filter auto-calibration using multi-clock generator | |
| KR100707221B1 (ko) | 광대역 주파수 합성기 | |
| CN204103898U (zh) | 一种频率合成器 | |
| CN204376873U (zh) | 用于无线电的频率合成器 | |
| CN101316112A (zh) | 应用于跳频系统的频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130626 |