CN109936363A - 宽带小数分频锁相环系统及其杂散优化方法 - Google Patents
宽带小数分频锁相环系统及其杂散优化方法 Download PDFInfo
- Publication number
- CN109936363A CN109936363A CN201910169843.7A CN201910169843A CN109936363A CN 109936363 A CN109936363 A CN 109936363A CN 201910169843 A CN201910169843 A CN 201910169843A CN 109936363 A CN109936363 A CN 109936363A
- Authority
- CN
- China
- Prior art keywords
- frequency
- fractional
- locked loop
- division
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000005457 optimization Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 230000009466 transformation Effects 0.000 claims abstract description 15
- 238000003491 array Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种宽带小数分频锁相环系统及其杂散优化方法。该宽带小数分频锁相环系统包括频率切换电路、小数分频锁相环和控制单元，其中控制单元用于根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制所述频率切换电路将所述输入参考信号的频率变换成对应频率，变换频率后的输入参考信号输出到所述小数分频锁相环。本发明的锁相环系统及其杂散优化方法通过鉴相频率和输出频率之间的关联算法，在保持较小的系统以及电路规模的基础上，实现了对小数分频杂散的优化。
Description
技术领域
本发明涉及频率源产生技术领域，具体地涉及一种宽带小数分频锁相环系统及其杂散优化方法。
背景技术
锁相环(PLL，Phase Locked Loop)是一种利用反馈(Feedback)控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步，广泛应用于信号传输领域。锁相环基于其内部结构，又分为整数型锁相环和小数型锁相环。
当前，用于计量定标的高性能信号发生器通常要求输出频率分辨率达到赫兹量级。然而，传统的整数型锁相环由于其自身电路特点，其输出频率解析度较低，无法满足对输出频率精度要求较高的系统要求。小数分频锁相环由于在相同参考频率下可实现更高的频率分辨率的优点而取代了传统的整数型锁相环。然而，在现有技术下直接实现小数分频存在小数杂散度高、影响锁相环输出频谱质量，以及实现电路复杂、成本高等缺陷。因此，迫切需要开发一种保持较小的系统以及电路规模的基础上，实现对小数分频杂散的优化的解决方案。
发明内容
有鉴于此，本发明的主要目的在于提供一种宽带小数分频锁相环系统及其杂散优化方法，以期至少部分地解决上述技术问题中的至少之一。
为了实现上述目的，作为本发明的一个方面，提供了一种宽带小数分频锁相环系统，其特征在于，包括频率切换电路、小数分频锁相环和控制单元，其中：
所述控制单元用于根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制所述频率切换电路将所述输入参考信号的频率变换成对应频率，变换频率后的输入参考信号输出到所述小数分频锁相环。
作为本发明的另一个方面，还提供了一种利用上述宽带小数分频锁相环系统实现的宽带小数分频杂散优化方法，其特征在于，包括如下步骤：
根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制频率切换电路将所述输入参考信号的频率变换成对应频率；
将所述频率切换电路变换频率后的输入参考信号输出到所述小数分频锁相环，进行小数分频后得到满足杂散度要求的压控振荡器输出频率fvco。
基于上述技术方案可知，本发明的宽带小数分频锁相环系统及其杂散优化方法相对于现有技术具有如下有益效果：
(1)本发明的宽带小数分频锁相环系统可以通过精简的电路来实现，从而可以制成较小的体积；
(2)本发明的宽带小数分频锁相环系统成本低，增加简单的频率切换电路，通过合理的算法即可优化小数分频杂散，实现高精度且低杂散的频率源；
(3)本发明的宽带小数分频锁相环系统可扩展性好，可以根据需要进行各种精度的定制。
附图说明
图1是本发明的宽带小数分频锁相环系统的结构方框图；
图2是本发明的宽带小数分频锁相环系统的一个设计实例；
图3是普通的小数分频锁相环用于本发明时的简化电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
高性能信号发生器通常要求输出频率分辨率达到赫兹量级，小数分频锁相环由于在相同参考频率下可实现更高的频率分辨率的优点而取代了传统的整数型锁相环，但是小数分频有时候杂散会非常严重，影响其使用效果。本发明人经过研究发现，除了常规的电荷泵漏电和瞬间相位变化会产生杂散之外，当小数分频比中的小数部分Nfrc接近0、0.5、1的时候，小数分频杂散也会非常严重，而避开上述数值时，就能取得较好的分频效果，由此本发明人提出了如下发明创造。
本发明公开了一种宽带小数分频锁相环系统及方法，对于需要通过小数分频实现小步进的信号源，可通过该系统及方法优化其杂散。具体地，本发明的宽带小数分频锁相环系统，包括频率切换电路、小数分频锁相环和控制单元，其中：
控制单元用于根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制频率切换电路将输入参考信号的频率变换成对应频率，变换频率后的输入参考信号输出到小数分频锁相环。
其中，该小数分频锁相环可以是公知的小数分频锁相环，例如包括比较器、电荷泵、压控振荡器和N分频器，其中经过频率切换电路变换频率的输入参考信号作为一路比较信号输入到所述比较器中，比较结果输入到电荷泵，然后再输入到压控振荡器中，经过压控振荡器处理后的信号一部分输出，另外一部分经过N分频器处理后作为另一路比较信号返回比较器中。
其中，该控制单元还控制N分频器的N值大小。其中，N分频器例如与一Sigma-delta调制器连接，通过该Sigma-delta调制器控制分频比。该Sigma-delta调制器例如可以采用MASH1-1结构。
其中，频率切换电路只要能实现输入参考信号的频率能够受控变换即可，具体实现电路不限定于某种具体形式。作为优选，该频率切换电路能够满足实现所有的所述控制单元内预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系及小数分频输出频率的频率变换。进一步优选地，该频率切换电路包括成对的N路开关阵列对应组成的N条开关阵列支路，每一条开关阵列支路上设置一种不同的频率变换单元。该频率变换单元的频率变换可以通过对外部输入信号的频率进行不同倍率的倍频，或者进行不同分频比的分频，或者倍频和分频的组合来实现的。例如，频率变换单元中不同倍率的倍频为输入参考信号的奇数倍倍频，如3倍、5倍、7倍、9倍、……；频率变换单元中不同分频比的分频为输入参考信号的奇数倍分频比的分频、如1∶3、1∶5、1∶7、1∶9……。
其中，预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系满足如下条件：
控制单元控制频率切换电路来设置所述频率切换电路将所述输入参考信号的频率进行变换后得到的频率，即小数分频锁相环的鉴相频率fpd，从而使得所述小数分频锁相环输出的小数分频比中的小数部分Nfrc始终远离0、0.5、1，从而提高杂散化指标。
本发明还公开了一种利用如上所述的宽带小数分频锁相环系统实现的宽带小数分频杂散优化方法，其特征在于，包括如下步骤：
根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制频率切换电路将所述输入参考信号的频率变换成对应频率；
将所述频率切换电路变换频率后的输入参考信号输出到所述小数分频锁相环，进行小数分频后得到满足杂散度要求的压控振荡器输出频率fvco。
在上述方案中，本发明的宽带小数分频锁相环系统起到了一个小数分频锁相环的作用，该小数分频锁相环的频率满足如下关系：fvco＝fpd*(Nint+Nfrc)；其中fvco是压控振荡器(VCO)的输出频率；fpd是鉴相器(PD)的鉴相频率，现有设计中通常与输入参考信号的参考频率相等，但本发明中通过一个切换频率电路，对输入参考信号的频率进行频率变换；Nint是小数分频比中的整数部分；Nfrc是小数分频比中的小数部分。本发明的主要原理就是通过选择合适的印d来保证使Nfrc始终远离0、0.5、1，这样杂散就会优化很多。
在上述方案中，所用的小数分频锁相环(DLL)，例如可以为LMX 2594芯片等。
在一个具体优选实施例中，本发明的宽带小数分频锁相环，其简化结构框图例如如图1和图3所示。该常规的小数分频锁相环，包括比较器、电荷泵(Charge Pump)、压控振荡器(VCO)阵列和N分频器，其中经过频率切换电路变换频率的参考信号作为一路比较信号输入到比较器中，比较结果输入到电荷泵，然后再输入到压控振荡器阵列中，经过压控振荡器阵列处理后的信号一部分作为射频(RF)输出，另外一部分经过N分频器处理后作为另一路比较信号返回比较器中。
在该具体实施例中，如图2所示，输入参考信号的频率例如为100MHz基准频率，频率切换分支依次包括5倍、7倍、9倍的倍频(基频100MHz，即500MHz、700MHz和900MHz)对该参考信号进行小数分频，控制单元根据预先存储的输入参考信号的频率与频率变换电路频率变换后的频率之间的对应关系，控制频率切换电路切换到合适的频率变换分支，例如9倍倍频分支，从而使得经过该宽带小数分频锁相环系统的小数分频信号杂散得到优化，最终输出7.5～15GHz的RF信号。
经试验研究表明，本发明的宽带小数分频锁相环锁相环系统和杂散优化方法通过鉴相频率和输出频率之间的关联算法，在保持较小的系统以及电路规模的基础上，实现了对小数分频杂散的优化，具有很大的实用性和便捷性。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种宽带小数分频锁相环系统，其特征在于，包括频率切换电路、小数分频锁相环和控制单元，其中：
所述控制单元用于根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制所述频率切换电路将所述输入参考信号的频率变换成对应频率，变换频率后的输入参考信号输出到所述小数分频锁相环。
2.根据权利要求1所述的宽带小数分频锁相环系统，其特征在于，所述小数分频锁相环包括比较器、电荷泵、压控振荡器和N分频器，其中经过频率切换电路变换频率的输入参考信号作为一路比较信号输入到所述比较器中，比较结果输入到电荷泵，然后再输入到压控振荡器中，经过压控振荡器处理后的信号一部分输出，另外一部分经过N分频器处理后作为另一路比较信号返回所述比较器中。
3.根据权利要求2所述的宽带小数分频锁相环系统，其特征在于，所述控制单元还控制所述N分频器的N值大小。
4.根据权利要求1所述的宽带小数分频锁相环系统，其特征在于，所述频率切换电路能够满足实现所有的所述控制单元内预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系及小数分频输出频率的频率变换。
5.根据权利要求1所述的宽带小数分频锁相环系统，其特征在于，所述频率切换电路包括成对的N路开关阵列组成的N条开关阵列支路，每一条开关阵列支路上设置一种不同的频率变换单元。
6.根据权利要求5所述的宽带小数分频锁相环系统，其特征在于，所述频率变换单元的频率变换是通过对外部输入信号的频率进行不同倍率的倍频，或者进行不同分频比的分频，或者倍频和分频的组合来实现的。
7.根据权利要求6所述的宽带小数分频锁相环系统，其特征在于，所述频率变换单元中不同倍率的倍频为输入参考信号的奇数倍倍频；所述频率变换单元中不同分频比的分频为输入参考信号的奇数倍分频比的分频。
8.根据权利要求1所述的宽带小数分频锁相环系统，其特征在于，所述预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系满足如下条件：
控制单元控制频率切换电路来设置所述频率切换电路将所述输入参考信号的频率进行变换后得到的频率，即小数分频锁相环的鉴相频率fpd，从而使得所述小数分频锁相环输出的小数分频比中的小数部分Nfrc始终远离0、0.5、1。
9.一种利用权利要求1～7任一项所述的宽带小数分频锁相环系统实现的宽带小数分频杂散优化方法，其特征在于，包括如下步骤：
根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制频率切换电路将所述输入参考信号的频率变换成对应频率；
将所述频率切换电路变换频率后的输入参考信号输出到所述小数分频锁相环，进行小数分频后得到满足杂散度要求的压控振荡器输出频率fvco。
10.根据权利要求9所述的方法，其特征在于，所述预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系满足如下条件：
控制单元控制频率切换电路来设置所述频率切换电路将所述输入参考信号的频率进行变换后得到的频率，即小数分频锁相环的鉴相频率fpd，从而使得所述小数分频锁相环输出的小数分频比中的小数部分Nfrc始终远离0、0.5、1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910169843.7A CN109936363B (zh) | 2019-03-06 | 2019-03-06 | 宽带小数分频锁相环系统及其杂散优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910169843.7A CN109936363B (zh) | 2019-03-06 | 2019-03-06 | 宽带小数分频锁相环系统及其杂散优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109936363A true CN109936363A (zh) | 2019-06-25 |
| CN109936363B CN109936363B (zh) | 2023-08-04 |
Family
ID=66986718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910169843.7A Active CN109936363B (zh) | 2019-03-06 | 2019-03-06 | 宽带小数分频锁相环系统及其杂散优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109936363B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115061411A (zh) * | 2022-07-06 | 2022-09-16 | 成都中创锐科信息技术有限公司 | 一种灵活适配tr组件的控制装置和控制方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080246521A1 (en) * | 2007-04-04 | 2008-10-09 | Kai Di Feng | Multiple reference frequency fractional-n pll (phase locked loop) |
| CN101960720A (zh) * | 2008-02-29 | 2011-01-26 | 高通股份有限公司 | 用于分数-n型锁相环的动态参考频率 |
| CN103178838A (zh) * | 2011-12-21 | 2013-06-26 | 北京普源精电科技有限公司 | 一种锁相回路或锁相环频率合成装置及方法 |
| CN103647553A (zh) * | 2013-12-13 | 2014-03-19 | 中国电子科技集团公司第四十一研究所 | 一种宽带超低相位噪声的可直流调频参考源电路 |
| CN105049039A (zh) * | 2015-07-08 | 2015-11-11 | 中国电子科技集团公司第四十一研究所 | 一种用于杂散抑制的小数分频电路 |
| CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
-
2019
- 2019-03-06 CN CN201910169843.7A patent/CN109936363B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080246521A1 (en) * | 2007-04-04 | 2008-10-09 | Kai Di Feng | Multiple reference frequency fractional-n pll (phase locked loop) |
| CN101960720A (zh) * | 2008-02-29 | 2011-01-26 | 高通股份有限公司 | 用于分数-n型锁相环的动态参考频率 |
| CN103178838A (zh) * | 2011-12-21 | 2013-06-26 | 北京普源精电科技有限公司 | 一种锁相回路或锁相环频率合成装置及方法 |
| CN103647553A (zh) * | 2013-12-13 | 2014-03-19 | 中国电子科技集团公司第四十一研究所 | 一种宽带超低相位噪声的可直流调频参考源电路 |
| CN105049039A (zh) * | 2015-07-08 | 2015-11-11 | 中国电子科技集团公司第四十一研究所 | 一种用于杂散抑制的小数分频电路 |
| CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115061411A (zh) * | 2022-07-06 | 2022-09-16 | 成都中创锐科信息技术有限公司 | 一种灵活适配tr组件的控制装置和控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109936363B (zh) | 2023-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6463112B1 (en) | Phase locked-loop using sub-sampling | |
| TWI443971B (zh) | 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法 | |
| Woo et al. | Fast-lock hybrid PLL combining fractional-$ n $ and integer-$ n $ modes of differing bandwidths | |
| US6249189B1 (en) | Frequency synthesizer accomplished by using multiphase reference signal source | |
| CN106209093B (zh) | 一种全数字小数分频锁相环结构 | |
| US7598815B2 (en) | Multiple frequency generator for quadrature amplitude modulated communications | |
| CN107634761B (zh) | 一种数字锁相环频率综合装置 | |
| CN104320137B (zh) | 一种锁相环频率合成器 | |
| Chenakin | Frequency synthesis: current solutions and new trends | |
| CN204131498U (zh) | 一种锁相环频率合成器 | |
| RU2668737C1 (ru) | Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения | |
| EP3084966A1 (en) | Local oscillator signal generation using delay locked loops | |
| US6977556B1 (en) | Rational frequency synthesizers | |
| CN108055035A (zh) | 一种光电振荡器的宽带频率扩展装置 | |
| US7579916B1 (en) | Low noise frequency synthesizer | |
| CN109936363A (zh) | 宽带小数分频锁相环系统及其杂散优化方法 | |
| CN110289858A (zh) | 一种宽带细步进捷变频合系统 | |
| KR20060128124A (ko) | 광대역 주파수 합성기 | |
| CN109698698A (zh) | 一种用于分布式干扰的宽带混频合成方法及装置 | |
| CN210986082U (zh) | 一种国产化宽带频综电路 | |
| CN106559075B (zh) | 数字频率源发生器 | |
| Kennedy et al. | 0.3–4.3 GHz Frequency-Accurate Fractional-$ N $ Frequency Synthesizer With Integrated VCO and Nested Mixed-Radix Digital $\Delta $-$\Sigma $ Modulator-Based Divider Controller | |
| CN106656176A (zh) | 一种宽频段捷变频率合成器 | |
| US7046064B1 (en) | Clock generation with continuous phase | |
| CN112425077A (zh) | 直接调制合成器的高级多增益校准 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 409, floor 4, D-3, North Territory, Dongsheng Science Park, Zhongguancun, No. 66, xixiaokou Road, Haidian District, Beijing 100192 Applicant after: BEIJING RACK-SYSTEM INFORMATION TECHNOLOGIES CO.,LTD. Address before: Room 305, block a, science and technology wealth center, No. 8 Xueqing Road, Haidian District, Beijing 100192 Applicant before: BEIJING RACK-SYSTEM INFORMATION TECHNOLOGIES CO.,LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231016 Address after: No. 8, 31st Floor, Building 3, No. 88, Jitai 5th Road, High-tech Zone, Chengdu, Sichuan 610000 Patentee after: Chengdu Zhongchuang Ruike Information Technology Co.,Ltd. Address before: Room 409, floor 4, D-3, North Territory, Dongsheng Science Park, Zhongguancun, No. 66, xixiaokou Road, Haidian District, Beijing 100192 Patentee before: BEIJING RACK-SYSTEM INFORMATION TECHNOLOGIES CO.,LTD. |