CN117650783B

CN117650783B - 一种小型化捷变频合成电路

Info

Publication number: CN117650783B
Application number: CN202410122142.9A
Authority: CN
Inventors: 曾永贵
Original assignee: CHENGDU SHIYUAN FREQUENCY CONTROL TECHNOLOGY CO LTD
Current assignee: CHENGDU SHIYUAN FREQUENCY CONTROL TECHNOLOGY CO LTD
Priority date: 2024-01-30
Filing date: 2024-01-30
Publication date: 2024-04-19
Anticipated expiration: 2044-01-30
Also published as: CN117650783A

Abstract

本发明公开了一种小型化捷变频合成电路，属于频率合成技术领域，用于解决传统捷变频率源合成方案无法兼具的宽带、细步进、低杂散、小型化的技术问题。该电路包括控制器、第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路、第一高频步进电路、本振信号产生电路、第一倍频功分电路、第二倍频功分电路、参考时钟信号产生电路、中频滤波电路、第二高频步进电路、第二混频器、开关滤波器组及第一混频器。本发明采用压控滤波器滤除杂散，不用开关滤波器组，有效减小体积。所以本发明的捷变频有效的实现了捷变频的小型化。

Description

一种小型化捷变频合成电路

技术领域

本发明属于频率合成技术领域，具体地说，是涉及一种小型化捷变频合成电路。

背景技术

高速捷变频率源是现代电子系统的重要组成部分，随着雷达、导航、通讯以及空间电子设备等技术的飞速发展，系统对高速捷变频率源的要求也越来越高。设备能否准确运行，不仅受高速捷变频率源输出的频率带宽的影响，同时还受到相邻两频率值间的频率差（称为步进）的影响。具体而言，当系统所需的频率信号超出高速捷变频率源的带宽范围或刚好落于相邻两频率值之间时，系统将无法或准确运行。因此，如何增加高速捷变频率源的带宽且同时减小相邻两频率值间的步进将越来越受人们的关注。

传统的高速捷变频率源无法同时实现宽带、细步进、低杂散、小型化的要求，其通用性差。在实际使用时通常需针对不同的设备系统设计特定的高速捷变频率源。重复设计高速捷变频率源不仅设计周期长且设计成本高。

发明内容

本发明的目的在于提供一种小型化捷变频合成电路，用于解决传统捷变频率源合成方案无法兼具的宽带、细步进、低杂散、小型化的技术问题。

为实现上述目的，本发明采用的技术方案如下：

一种小型化捷变频合成电路，包括控制器，与控制器相连的三路结构相同的第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路；输出端与第一杂散滤除电路的输入端相连的第一高频步进电路，输入端与第一杂散滤除电路的输出端相连的本振信号产生电路，输出端与第一高频步进电路相连的第一倍频功分电路，输入端与第一倍频功分电路的另一个输出端相连的第二倍频功分电路，输入端与第二倍频功分电路的输出端相连的参考时钟信号产生电路，输入端与参考时钟信号产生电路的输出端相连的中频滤波电路，输入端与第二倍频功分电路的另一输出端相连且输出端与第二杂散滤除电路相连的第二高频步进电路，本振输入端与第二杂散滤除电路相连且射频输出端与第三杂散滤除电路的输入端相连的第二混频器，以及射频输出端经开关滤波器组与第二混频器的中频输入端的第一混频器；其中，第一混频器的中频输入端与中频滤波电路相连；第一混频器的本振输入端与本振信号产生电路的输出端相连。

进一步地，在本发明中，所述第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路均由一个数模转换器、一个运算放大器、一个压控滤波器和两个分压电阻构成；所述数模转换器与控制器相连，所述数模转换器的输出端与运算放大器的同相输入端相连；两个分压电阻的一端均与运算放大器的反相输入端相连；其中，一个分压电阻的另一端接地，另一个分压电阻的另一端与运算放大器的输出端相连，运算放大器的输出端与压控滤波器的控制端相连；压控滤波器的输入、输出端作为第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路的输入、输出端。

进一步地，在本发明中，所述第一倍频功分电路包括输入端接入100MHz的×2倍频器，输入端与×2倍频器的输出端相连的第一带通滤波器，输入端与第一带通滤波器的输出端相连的第一功分器；其中，第一功分器的两路功分信号分别输入至第一高频步进电路和第二倍频功分电路。

进一步地，在本发明中，所述第一高频步进电路由依次连接的×4倍频器、第二带通滤波器、第一谐波发生器构成；其中，×4倍频器的输入端与第一功分器的一个输出端相连；第一谐波发生器的输出端与第一杂散滤除电路中的压控滤波器的输入端相连。

进一步地，在本发明中，所述第二倍频功分电路由依次连接的×5倍频器、第三带通滤波器、第二功分器构成；其中，×5倍频器的输入端与第一功分器的另一个输出端相连；第二功分器的两路功分信号分别输入至本振信号产生电路和第二高频步进电路；其中，所述第二高频步进电路采用第二谐波发生器。

进一步地，在本发明中，所述参考时钟信号产生电路由依次连接的×n倍频器、第一低通滤波器、高通滤波器、DDS频率合成器构成；其中，×n倍频器的输入端与第二功分器的一个输出端相连；DDS频率合成器的输出端与中频滤波电路相连；其中，所述中频滤波电路采用LC开关滤波器组。

进一步地，在本发明中，所述本振信号产生电路由依次连接的÷4分频器和第三低通滤波器构成；其中，÷4分频器的输入端与第一杂散滤除电路中的压控滤波器的输出端相连；第三低通滤波器的输出端与第一混频器的本振输入端相连。

与现有技术相比，本发明具有以下有益效果：

本发明通过先将参考时钟（100MHz）倍频至800MHz，再利用谐波发生器产生10.4～13.6GHz、步进800MHz的信号，10.4～13.6GHz、步进800MHz的信号对滤波器矩形系数要求不高，可以采用压控滤波器滤除杂散，然后经÷4分频产生2.6～3.4GHz、步进200MHz的信号，少了一组开关滤波，减小了滤波体积；如果100MHz参考时钟直接采用谐波发生器产生2.6～3.4GHz、步进200MHz的信号，对滤波器的矩形系数要求高，需要开关滤波器组，并且滤波器需要介质滤波器，体积大。1GHz信号经过谐波发生器产生的13～17GHz、步进1GHz的信号对滤波器矩形系数要求不高，可以采用压控滤波器滤除杂散，不用开关滤波器组，有效减小体积。混频输出的10～20GHz信号对滤波器的矩形系数要求不高，可以采用压控滤波器滤除杂散，不用开关滤波器组，有效减小体积。所以本发明的捷变频有效的实现了捷变频的小型化。

附图说明

图1为本发明的整体结构示意图。

图2为图1中的第一倍频功分电路、第二倍频功分电路、第一高频步进电路的具体电路原理图。

图3为图1中的第一杂散滤除电路、参考时钟信号产生电路、本振信号产生电路、中频滤波电路的具体电路原理图。

图4为图1中的第二高频步进电路、第二杂散滤除电路、第三杂散滤除电路的具体电路原理图。

具体实施方式

下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。

如图1~图4所示，本发明公开的一种小型化捷变频合成电路，包括控制器，与控制器相连的三路结构相同的第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路；输出端与第一杂散滤除电路的输入端相连的第一高频步进电路，输入端与第一杂散滤除电路的输出端相连的本振信号产生电路，输出端与第一高频步进电路相连的第一倍频功分电路，输入端与第一倍频功分电路的另一个输出端相连的第二倍频功分电路，输入端与第二倍频功分电路的输出端相连的参考时钟信号产生电路，输入端与参考时钟信号产生电路的输出端相连的中频滤波电路，输入端与第二倍频功分电路的另一输出端相连且输出端与第二杂散滤除电路相连的第二高频步进电路，本振输入端与第二杂散滤除电路相连且射频输出端与第三杂散滤除电路的输入端相连的第二混频器，以及射频输出端经开关滤波器组与第二混频器的中频输入端且中频输入端与中频滤波电路相连、本振输入端与本振信号产生电路的输出端相连的第一混频器。其中，LC开关滤波器组用于滤除400～600MHz信号的杂散，提高杂散抑制。第一混频器用于将2.6～3.4GHz信号与400～600MHz信号混频产生2.0～3.0GHz信号；开关滤波器组用于滤除2.0～3.0GHz信号的混频交调杂散。第二混频器用于将2.0～3.0GHz信号与13～17GHz信号混频产生10～20GHz信号。

在本实施例中，所述第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路均由一个数模转换器、一个运算放大器、一个压控滤波器和两个分压电阻构成；所述数模转换器与控制器相连，所述数模转换器的输出端与运算放大器的同相输入端相连；两个分压电阻的一端均与运算放大器的反相输入端相连；其中，一个分压电阻的另一端接地，另一个分压电阻的另一端与运算放大器的输出端相连，运算放大器的输出端与压控滤波器的控制端相连；压控滤波器的输入、输出端作为第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路的输入、输出端。其中，数模转换器通过控制器控制输出电压，两个分压电阻和运算放大器构成电压放大电路，将数模转换器输出的电压运算放大，控制压控滤波器。第一杂散滤除电路中的压控滤波器用于滤除10.4～13.6GHz、步进800MHz信号的杂散。第二杂散滤除电路中的压控滤波器用于滤除13～17GHz、步进1GHz信号的杂散。第三杂散滤除电路中的压控滤波器用于滤除10～20GHz信号的混频交调杂散。

在本实施例中，所述第一倍频功分电路包括输入端接入100MHz的×2倍频器，输入端与×2倍频器的输出端相连的第一带通滤波器，输入端与第一带通滤波器的输出端相连的第一功分器；其中，第一功分器的两路功分信号分别输入至第一高频步进电路和第二倍频功分电路。×2倍频器将100MHz的参考时钟信号倍频至200MHz信号。第一带通滤波器用于滤除200MHz信号的杂散信号，频率低，可以采用声表滤波器，实现小型化。第一功分器用于将200MHz信号功分2路。

在本实施例中，所述第一高频步进电路由依次连接的×4倍频器、第二带通滤波器、第一谐波发生器构成；其中，×4倍频器的输入端与第一功分器的一个输出端相连；第一谐波发生器的输出端与第一杂散滤除电路中的压控滤波器的输入端相连。×4倍频器用于将200MHz信号倍频至800MHz信号。第二带通滤波器用于滤除800MHz信号的杂散，频率低，可以采用声表滤波器，实现小型化。第一谐波发生器用于将800MHz信号经谐波发生器产生10.4～13.6GHz、步进800MHz的信号。

在本实施例中，所述第二倍频功分电路由依次连接的×5倍频器、第三带通滤波器、第二功分器构成；其中，×5倍频器的输入端与第一功分器的另一个输出端相连；第二功分器的两路功分信号分别输入至本振信号产生电路和第二高频步进电路；其中，所述第二高频步进电路采用第二谐波发生器。×5倍频器用于将200MHz信号倍频至1GHz信号。第三带通滤波器用于滤除1GHz信号的杂散，频率低，可以采用声表滤波器，实现小型化；第二功分器用于将1GHz信号功分2路。

在本实施例中，所述参考时钟信号产生电路由依次连接的×n倍频器、第一低通滤波器、高通滤波器、DDS频率合成器构成；其中，×n倍频器的输入端与第二功分器的一个输出端相连；DDS频率合成器的输出端与中频滤波电路相连；其中，所述中频滤波电路采用LC开关滤波器组。×n倍频器用于将1GHz信号倍频至f信号。第一低通滤波器、高通滤波器用于滤f信号的倍频杂散，然后f信号为DDS提供参考时钟信号；DDS用于产生400～600MHz信号。

在本实施例中，所述本振信号产生电路由依次连接的÷4分频器和第三低通滤波器构成；其中，÷4分频器的输入端与第一杂散滤除电路中的压控滤波器的输出端相连；第三低通滤波器的输出端与第一混频器的本振输入端相连。÷4分频器用于将10.4～13.6GHz、步进800MHz的信号4分频产生2.6～3.4GHz、步进200MHz的信号。第三低通滤波器用于滤除2.6～3.4GHz、步进200MHz信号的谐波。

通过上述设计，本发明通过×2倍频器倍频至200MHz信号，再经第一带通滤波器滤除杂散，然后200MHz信号经第一功分器功分2路，一路通过×4倍频器产生800MHz信号，然后通过第二带通滤波器滤除杂散，然后800MHz信号通过第一谐波发生器产生10.4～13.6GHz、步进800MHz的信号，然后通过控制器（本实施例中采用FPGA）控制第一杂散滤除电路中的数模转换器输出电压并通过其中的运算放大器放大后控制压控滤波器滤除10.4～13.6GHz、步进800MHz信号杂散。10.4～13.6GHz、步进800MHz的信号经过÷4分频器分频后产生2.6～3.4GHz、步进200MHz的信号，经过第二低通滤波器滤波后做第一混频器的本振信号。200MHz信号功分输出的另一路经×5倍频器产生1GHz信号，然后通过第三带通滤波器滤除1GHz的杂散信号。1GHz经第二功分器功分两路，一路经×n倍频产生f信号，然后经第一低通滤波器、高通滤波器滤除杂散后作DDS的参考时钟信号。DDS产生400～600MHz的细步进信号，经过LC开关滤波器组滤除杂散后作第一混频器的中频输入信号，400～600MHz的细步进信号与2.6～3.4GHz、步进200MHz的信号混频产生2～3GHz的细步进信号，经开关滤波器组滤波后作第二混频器的中频输入信号。1GHz信号功分的另一路信号经第二谐波发生器产生13～17GHz、步进1GHz的信号，然后通过控制器（FPGA）控制第二杂散滤除电路中的数模转换器输出电压并通过其运算放大器放大后控制压控滤波器滤除13～17GHz、步进1GHz信号杂散。13～17GHz、步进1GHz信号作第二混频器的本振输入信号与2～3GHz的细步进信号混频产生10～20GHz的细步进信号，然后通过控制器（FPGA）控制第三杂散滤除电路中的数模转换器输出电压并通过电路中的运算放大器放大后控制压控滤波器滤除10～20GHz细步进信号的杂散。

通过上述设计，本发明采用压控滤波器滤除杂散，不用开关滤波器组，有效减小体积。所以本发明的捷变频有效的实现了捷变频的小型化。

上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。

Claims

1.一种小型化捷变频合成电路，其特征在于，包括控制器，与控制器相连的三路结构相同的第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路；输出端与第一杂散滤除电路的输入端相连的第一高频步进电路，输入端与第一杂散滤除电路的输出端相连的本振信号产生电路，输出端与第一高频步进电路相连的第一倍频功分电路，输入端与第一倍频功分电路的另一个输出端相连的第二倍频功分电路，输入端与第二倍频功分电路的输出端相连的参考时钟信号产生电路，输入端与参考时钟信号产生电路的输出端相连的中频滤波电路，输入端与第二倍频功分电路的另一输出端相连且输出端与第二杂散滤除电路相连的第二高频步进电路，本振输入端与第二杂散滤除电路相连且射频输出端与第三杂散滤除电路的输入端相连的第二混频器，以及射频输出端经开关滤波器组与第二混频器的中频输入端的第一混频器；其中，第一混频器的中频输入端与中频滤波电路相连；第一混频器的本振输入端与本振信号产生电路的输出端相连；

所述第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路均由一个数模转换器、一个运算放大器、一个压控滤波器和两个分压电阻构成；所述数模转换器与控制器相连，所述数模转换器的输出端与运算放大器的同相输入端相连；两个分压电阻的一端均与运算放大器的反相输入端相连；其中，一个分压电阻的另一端接地，另一个分压电阻的另一端与运算放大器的输出端相连，运算放大器的输出端与压控滤波器的控制端相连；压控滤波器的输入、输出端作为第一杂散滤除电路、第二杂散滤除电路、第三杂散滤除电路的输入、输出端。

2.根据权利要求1所述的一种小型化捷变频合成电路，其特征在于，所述第一倍频功分电路包括输入端接入100MHz的×2倍频器，输入端与×2倍频器的输出端相连的第一带通滤波器，输入端与第一带通滤波器的输出端相连的第一功分器；其中，第一功分器的两路功分信号分别输入至第一高频步进电路和第二倍频功分电路。

3.根据权利要求2所述的一种小型化捷变频合成电路，其特征在于，所述第一高频步进电路由依次连接的×4倍频器、第二带通滤波器、第一谐波发生器构成；其中，×4倍频器的输入端与第一功分器的一个输出端相连；第一谐波发生器的输出端与第一杂散滤除电路中的压控滤波器的输入端相连。

4.根据权利要求3所述的一种小型化捷变频合成电路，其特征在于，所述第二倍频功分电路由依次连接的×5倍频器、第三带通滤波器、第二功分器构成；其中，×5倍频器的输入端与第一功分器的另一个输出端相连；第二功分器的两路功分信号分别输入至参考时钟信号产生电路和第二高频步进电路；其中，所述第二高频步进电路采用第二谐波发生器。

5.根据权利要求4所述的一种小型化捷变频合成电路，其特征在于，所述参考时钟信号产生电路由依次连接的×n倍频器、第一低通滤波器、高通滤波器、DDS频率合成器构成；其中，×n倍频器的输入端与第二功分器的一个输出端相连；DDS频率合成器的输出端与中频滤波电路相连；其中，所述中频滤波电路采用LC开关滤波器组。

6.根据权利要求5所述的一种小型化捷变频合成电路，其特征在于，所述本振信号产生电路由依次连接的÷4分频器和第二低通滤波器构成；其中，÷4分频器的输入端与第一杂散滤除电路中的压控滤波器的输出端相连；第二低通滤波器的输出端与第一混频器的本振输入端相连。