JP2688858B2 - Ｆｍ変調送信機 - Google Patents
Ｆｍ変調送信機Info
- Publication number
- JP2688858B2 JP2688858B2 JP2033526A JP3352690A JP2688858B2 JP 2688858 B2 JP2688858 B2 JP 2688858B2 JP 2033526 A JP2033526 A JP 2033526A JP 3352690 A JP3352690 A JP 3352690A JP 2688858 B2 JP2688858 B2 JP 2688858B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- output
- hold circuit
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号をFM変調して送信する送信
機に係り、特にFM変調を短時間に安定してかけることが
できるFM変調送信機に関する。
機に係り、特にFM変調を短時間に安定してかけることが
できるFM変調送信機に関する。
リモートキーレスエントリなどの送信機では、ディジ
タル信号を変調して送信する必要がある。従来のこの種
の送信機では、データをAM変調して送信している。
タル信号を変調して送信する必要がある。従来のこの種
の送信機では、データをAM変調して送信している。
しかしながら、送信機の出力周波数をS/N,妨害特性を
良好な状態で送信することを考えるとAM変調方式より
も、データをFM変調して送信する方が有利である。ま
た、周波数の安定化、多チャンネルの点からPLL方式の
採用が考えられる。しかしながらDC成分をかなり含むデ
ィジタル信号を、PLLループがロックされている一般的
なPLL方式の状態にてFM変調をかけることはその動作原
理上、かなりの制約がある。
良好な状態で送信することを考えるとAM変調方式より
も、データをFM変調して送信する方が有利である。ま
た、周波数の安定化、多チャンネルの点からPLL方式の
採用が考えられる。しかしながらDC成分をかなり含むデ
ィジタル信号を、PLLループがロックされている一般的
なPLL方式の状態にてFM変調をかけることはその動作原
理上、かなりの制約がある。
本発明は上記従来の課題を解決するものであり、PLL
方式のシンセサイザを使用してディジタル信号を短時間
に安定してFM変調できる送信機を提供することを目的と
している。
方式のシンセサイザを使用してディジタル信号を短時間
に安定してFM変調できる送信機を提供することを目的と
している。
本発明によるFM変調送信機は、電圧制御発振器と、前
記電圧制御発振器からの出力に基づく信号と基準周波数
信号との位相差に応じた比較信号が得られる位相比較器
と、前記比較信号を平滑化電圧にして前記電圧制御発振
器に与えるローパスフィルタと、を含むPLLループ、お
よび、前記PLLループが安定状態となったときの前記ロ
ーパスフィルタからの出力電圧を保持するサンプルアン
ドホールド回路とが設けられ、前記サンプルアンドホー
ルド回路で保持された電圧と送信データとによって前記
電圧制御発振器からFM変調信号が出力されることを特徴
とするものである。
記電圧制御発振器からの出力に基づく信号と基準周波数
信号との位相差に応じた比較信号が得られる位相比較器
と、前記比較信号を平滑化電圧にして前記電圧制御発振
器に与えるローパスフィルタと、を含むPLLループ、お
よび、前記PLLループが安定状態となったときの前記ロ
ーパスフィルタからの出力電圧を保持するサンプルアン
ドホールド回路とが設けられ、前記サンプルアンドホー
ルド回路で保持された電圧と送信データとによって前記
電圧制御発振器からFM変調信号が出力されることを特徴
とするものである。
上記手段では、電圧制御発振器と位相比較器などから
なるPLLループにより、発振出力の周波数ならびに位相
が安定したロック状態とし、このときのローパスフィル
タからの平滑化電圧をサンプルアンドホールド回路でホ
ールドし、このホールドされた電圧と送信データとで、
電圧制御発振器からFM変調信号が出力されるものとなっ
ている。よってデータ送信時間は限られるが、電圧制御
発振器が安定したときにFM変調がかけられ、前記発振器
から安定したFM変調波が出力されるようになる。
なるPLLループにより、発振出力の周波数ならびに位相
が安定したロック状態とし、このときのローパスフィル
タからの平滑化電圧をサンプルアンドホールド回路でホ
ールドし、このホールドされた電圧と送信データとで、
電圧制御発振器からFM変調信号が出力されるものとなっ
ている。よってデータ送信時間は限られるが、電圧制御
発振器が安定したときにFM変調がかけられ、前記発振器
から安定したFM変調波が出力されるようになる。
以下本発明の実施例を図面によって説明する。
第１図は、本発明によるFM変調送信機を示す回路ブロ
ック図、第２図はその動作をしめすタイムチャートであ
る。
ック図、第２図はその動作をしめすタイムチャートであ
る。
第１図において、符号１は電圧制御発振器（VCO）で
ある。符号２はPLL・ICである。このIC2内には、プログ
ラマブル分周器2a、位相比較器2b、基準周波数発振器2c
などが内蔵されている。符号３は共振素子であり、この
共振素子の振動数に基づいて基準周波数発振器2cから発
振出力が得られる。IC2からの出力（比較電圧）はロー
パスフィルタ４を経てサンプル・アンド・ホールド回路
５に入力される。符号６はマイクロコンピュータであ
り、このマイクロコンピュータ６からサンプル・アンド
・ホールド回路５にサンプル信号が出力される。またマ
イクロコンピュータ６によって前記IC2も制御される。
符号７は加算器である。デジタル信号による送信データ
とサンプル・アンド・ホールド回路５からの出力は加算
器７により加算され、前記電圧制御発振器１に対し制御
電圧として入力する。符号８はFM変調出力を増幅するバ
ッファアンプ、９はアンテナである。
ある。符号２はPLL・ICである。このIC2内には、プログ
ラマブル分周器2a、位相比較器2b、基準周波数発振器2c
などが内蔵されている。符号３は共振素子であり、この
共振素子の振動数に基づいて基準周波数発振器2cから発
振出力が得られる。IC2からの出力（比較電圧）はロー
パスフィルタ４を経てサンプル・アンド・ホールド回路
５に入力される。符号６はマイクロコンピュータであ
り、このマイクロコンピュータ６からサンプル・アンド
・ホールド回路５にサンプル信号が出力される。またマ
イクロコンピュータ６によって前記IC2も制御される。
符号７は加算器である。デジタル信号による送信データ
とサンプル・アンド・ホールド回路５からの出力は加算
器７により加算され、前記電圧制御発振器１に対し制御
電圧として入力する。符号８はFM変調出力を増幅するバ
ッファアンプ、９はアンテナである。
次に上記実施例の動作を説明する。
電圧制御発振器（VCO）１からの出力はプログラマブ
ル分周器2aによって所定の周波数に分周され、位相比較
器2bに入力される。PLL・IC2内では、共振素子３の振動
数に基づいて基準周波数発振器2cにより基準周波数信号
が形成される。位相比較器2bでは、プログラマブル分周
器2aからの出力と前記基準周波数信号とが比較され、そ
の位相差に対応する比較電圧が出力される。この比較電
圧は、ロー・パス・フィルタ４により電圧制御発振器１
を制御するために必要な成分のみとなり、これがサンプ
ル・アンド・ホールド回路５から加算器７を介して電圧
制御発振器１に入力される。電圧制御発振器１では加算
器７の出力電圧に応じて周波数が可変される。そして位
相比較器2bから出力される比較電圧が所定値（例えば2
V）となったときに、上記PLLループがロック状態にな
る。
ル分周器2aによって所定の周波数に分周され、位相比較
器2bに入力される。PLL・IC2内では、共振素子３の振動
数に基づいて基準周波数発振器2cにより基準周波数信号
が形成される。位相比較器2bでは、プログラマブル分周
器2aからの出力と前記基準周波数信号とが比較され、そ
の位相差に対応する比較電圧が出力される。この比較電
圧は、ロー・パス・フィルタ４により電圧制御発振器１
を制御するために必要な成分のみとなり、これがサンプ
ル・アンド・ホールド回路５から加算器７を介して電圧
制御発振器１に入力される。電圧制御発振器１では加算
器７の出力電圧に応じて周波数が可変される。そして位
相比較器2bから出力される比較電圧が所定値（例えば2
V）となったときに、上記PLLループがロック状態にな
る。
上記PLLループがロックされると、PLL・IC2の例えば
位相比較器2bからのロック検知信号がマイクロコンピュ
ータ６に入力される。このロック検知出力は、例えば位
相比較器2bからの比較電圧が所定値になったことに基づ
いて出力される。このロック検知出力がマイクロコンピ
ュータ６に出力されると、マイクロコンピュータ６から
サンプル・アンド・ホールド回路５にサンプル信号が出
力される。このサンプル信号により、PLLループがロッ
クされているときのローパスフィルタ４の出力電圧がサ
ンプリングされ、サンプル・アンド・ホールド回路５に
より、この出力電圧がホールドされる。そしてこのホー
ルド直後にマイクロコンピュータ６からの指令によりPL
Lループがカットされる。このカットは、例えば位相比
較器2bの比較ならびに比較電圧の出力を停止することに
より行なわれる。この状態では、PLLループがカットさ
れているが、サンプル・アンド・ホールド回路５により
ロック状態の時の制御電圧がホールドされているため、
電圧制御発振器１からの発振周波数ならびに位相はPLL
ループのロック時と同様の安定状態となっている。
位相比較器2bからのロック検知信号がマイクロコンピュ
ータ６に入力される。このロック検知出力は、例えば位
相比較器2bからの比較電圧が所定値になったことに基づ
いて出力される。このロック検知出力がマイクロコンピ
ュータ６に出力されると、マイクロコンピュータ６から
サンプル・アンド・ホールド回路５にサンプル信号が出
力される。このサンプル信号により、PLLループがロッ
クされているときのローパスフィルタ４の出力電圧がサ
ンプリングされ、サンプル・アンド・ホールド回路５に
より、この出力電圧がホールドされる。そしてこのホー
ルド直後にマイクロコンピュータ６からの指令によりPL
Lループがカットされる。このカットは、例えば位相比
較器2bの比較ならびに比較電圧の出力を停止することに
より行なわれる。この状態では、PLLループがカットさ
れているが、サンプル・アンド・ホールド回路５により
ロック状態の時の制御電圧がホールドされているため、
電圧制御発振器１からの発振周波数ならびに位相はPLL
ループのロック時と同様の安定状態となっている。
そして、PLLループがカットされた直後にディジタル
の送信データを加算器７に送り、電圧制御発振器１によ
って送信データをFM変調する。そしてバッファアンプ８
により増幅し、アンテナ９より送信する。
の送信データを加算器７に送り、電圧制御発振器１によ
って送信データをFM変調する。そしてバッファアンプ８
により増幅し、アンテナ９より送信する。
また多チャンネルにてFM送信するためには、電圧制御
発振器１の発振周波数を切換え、またプログラマブル分
周器2aにて所定の分周率にて分周した出力が位相比較器
2bに入る。
発振器１の発振周波数を切換え、またプログラマブル分
周器2aにて所定の分周率にて分周した出力が位相比較器
2bに入る。
第２図は上記の動作をタイムチャートとして示したも
のである。
のである。
電源がONとなると同時にサンプル・アンド・ホールド
回路５が非ホールド状態となる。そして所定チャンネル
周波数により電圧制御発振器１が発振を開始する。PLL
ループがロックされ、さらにマイクロコンピュータ６か
らの指令によりPLLループがカットされると同時にサン
プル・アンド・ホールド回路５により同調電圧がホール
ドされる。PLLループのロック時間は例えば5msec程度で
ある。そしてロックが解除され制御電圧がホールドされ
た直後の例えば200μsec経過後に送信データでFM変調さ
れる。
回路５が非ホールド状態となる。そして所定チャンネル
周波数により電圧制御発振器１が発振を開始する。PLL
ループがロックされ、さらにマイクロコンピュータ６か
らの指令によりPLLループがカットされると同時にサン
プル・アンド・ホールド回路５により同調電圧がホール
ドされる。PLLループのロック時間は例えば5msec程度で
ある。そしてロックが解除され制御電圧がホールドされ
た直後の例えば200μsec経過後に送信データでFM変調さ
れる。
一般にリモートキーレスエントリなどの送信機では、
データ量が少ないため、このデータがFM変調される間、
電圧制御発振器１からの発振周波数ならびに位相は安定
しており、よって安定したFM変調波が得られる。
データ量が少ないため、このデータがFM変調される間、
電圧制御発振器１からの発振周波数ならびに位相は安定
しており、よって安定したFM変調波が得られる。
なお、本発明による送信機は、データ送信時間が長く
なければどのような機器であっても実施可能である。
なければどのような機器であっても実施可能である。
以上のように本発明によれば、ディジタル信号の送信
データを安定したFM変調により送信することが可能であ
る。またPLL方式を使用のため、多チャンネルによる送
信も可能である。
データを安定したFM変調により送信することが可能であ
る。またPLL方式を使用のため、多チャンネルによる送
信も可能である。
第１図は本発明によるFM変調送信機の回路ブロック図、
第２図はその動作を示すタイムチャートである。 １……電圧制御発信機（VCO）、2b……位相比較器、2c
……基準周波数信号発振器、５……サンプル・アンド・
ホールド回路、７……加算器。
第２図はその動作を示すタイムチャートである。 １……電圧制御発信機（VCO）、2b……位相比較器、2c
……基準周波数信号発振器、５……サンプル・アンド・
ホールド回路、７……加算器。
Claims (1)
- 【請求項１】電圧制御発振器と、前記電圧制御発振器か
らの出力に基づく信号と基準周波数信号との位相差に応
じた比較信号が得られる位相比較器と、前記比較信号を
平滑化電圧にして前記電圧制御発振器に与えるローパス
フィルタと、を含むPLLループ、および、前記PLLループ
が安定状態となったときの前記ローパスフィルタからの
出力電圧を保持するサンプルアンドホールド回路とが設
けられ、前記サンプルアンドホールド回路で保持された
電圧と送信データとによって前記電圧制御発振器からFM
変調信号が出力されることを特徴とするFM変調送信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033526A JP2688858B2 (ja) | 1990-02-13 | 1990-02-13 | Ｆｍ変調送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033526A JP2688858B2 (ja) | 1990-02-13 | 1990-02-13 | Ｆｍ変調送信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03236634A JPH03236634A (ja) | 1991-10-22 |
| JP2688858B2 true JP2688858B2 (ja) | 1997-12-10 |
Family
ID=12388993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033526A Expired - Fee Related JP2688858B2 (ja) | 1990-02-13 | 1990-02-13 | Ｆｍ変調送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2688858B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157901A (en) * | 1991-03-01 | 1992-10-27 | House Food Industrial Co., Ltd. | Method for sealing retort container |
| JP3851511B2 (ja) | 2001-03-14 | 2006-11-29 | 株式会社ルネサステクノロジ | Ｆｍ送信機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710145U (ja) * | 1980-06-19 | 1982-01-19 | ||
| JPS63171036U (ja) * | 1987-04-24 | 1988-11-08 | ||
| JPH01132134U (ja) * | 1988-03-01 | 1989-09-07 | ||
| JPH01311624A (ja) * | 1988-06-09 | 1989-12-15 | Clarion Co Ltd | 周波数変調送信機 |
-
1990
- 1990-02-13 JP JP2033526A patent/JP2688858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03236634A (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1264827A (en) | Frequency synthesizer | |
| EP0051774A1 (en) | Battery saving frequency synthesizer arrangement | |
| CA1155504A (en) | Phase locked loop system with improved acquisition | |
| JPH0151100B2 (ja) | ||
| JP2688858B2 (ja) | Ｆｍ変調送信機 | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| US4097816A (en) | Tuning system | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| US6625422B1 (en) | Signal generator | |
| TWI226755B (en) | Fast frequency synthesizing and modulating apparatus and method | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| JPH0342757Y2 (ja) | ||
| JPH11225081A (ja) | 周波数変調送信機 | |
| JPH09130146A (ja) | Ｆｍ無線機における低周波データ変調回路 | |
| JPS6314512Y2 (ja) | ||
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JPS5895469A (ja) | 受信装置 | |
| JPH0831888B2 (ja) | 無線通信装置 | |
| JPH07162272A (ja) | 自動周波数制御回路 | |
| JPH07154272A (ja) | 送信装置 | |
| JPH0974315A (ja) | 変調回路 | |
| JPH07273674A (ja) | Ｉｆ信号再生回路 | |
| JPS62245727A (ja) | 周波数シンセサイザ送信機 | |
| JPH0621981A (ja) | 無線送受信設備 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |