JPS62245727A - 周波数シンセサイザ送信機 - Google Patents
周波数シンセサイザ送信機Info
- Publication number
- JPS62245727A JPS62245727A JP61089565A JP8956586A JPS62245727A JP S62245727 A JPS62245727 A JP S62245727A JP 61089565 A JP61089565 A JP 61089565A JP 8956586 A JP8956586 A JP 8956586A JP S62245727 A JPS62245727 A JP S62245727A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- frequency
- output
- pll
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 50
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明社、周波数シンセサイザ方式の送信機の改良に
関するものである。
関するものである。
従来、この種の装置として第２図に示すものが一般に広
く使用されている。図において、（１）は基準水晶発１
［、＋２）は位相比較器、（３）はループフィルタ、（
４）は電圧制御発！ａ器、（５）は可変分局器、（６）
はフェイズ・ロックド・ループ（以下ＰＬＬと略称する
）、（ロ）は送信電力増幅器、（２）はアンド回路であ
る。
く使用されている。図において、（１）は基準水晶発１
［、＋２）は位相比較器、（３）はループフィルタ、（
４）は電圧制御発！ａ器、（５）は可変分局器、（６）
はフェイズ・ロックド・ループ（以下ＰＬＬと略称する
）、（ロ）は送信電力増幅器、（２）はアンド回路であ
る。
次に動作について説明する。電圧制御発振器（４）の出
力周波数は、外部から端子ａを介して分局比を自在に設
定できる可変分局１Ｓ（５） Ｋよって分周され、位相
比較器（２）に入力され、基準水晶発振器（１）からの
基準周波数と位相比較される。
力周波数は、外部から端子ａを介して分局比を自在に設
定できる可変分局１Ｓ（５） Ｋよって分周され、位相
比較器（２）に入力され、基準水晶発振器（１）からの
基準周波数と位相比較される。
この比較出力は、ループフィルタ（３）によって直流化
され、電圧制御発１ｉ器（４）Ｋその発振周波数を制御
する信号として供給されＰ Ｌ Ｌ （６）を構成して
いる。送信機として使用する際には、電圧制御発振１！
（４）に外部から端子すを介して変調信号を入力し、そ
の出力を送信電力増幅器α優で増幅して出力端子Ｃへの
送信出力を得る。ただし、ＰＬＬ（６）がロック状態に
あるときに限シ位相比較器（２）は、ロック信号をアン
ド回路（６）に出力し、端子ｄから供給される送信起動
信号とのアンド条件によって送信電力増幅器（６）が動
作する様に構成されている。
され、電圧制御発１ｉ器（４）Ｋその発振周波数を制御
する信号として供給されＰ Ｌ Ｌ （６）を構成して
いる。送信機として使用する際には、電圧制御発振１！
（４）に外部から端子すを介して変調信号を入力し、そ
の出力を送信電力増幅器α優で増幅して出力端子Ｃへの
送信出力を得る。ただし、ＰＬＬ（６）がロック状態に
あるときに限シ位相比較器（２）は、ロック信号をアン
ド回路（６）に出力し、端子ｄから供給される送信起動
信号とのアンド条件によって送信電力増幅器（６）が動
作する様に構成されている。
また、送信周波数の指定は可変分局器（５）の分周比を
設定することで行ない、送信終了後の電圧制御発振器（
４）の出力周波数は直前の送信周波数に保持されている
か、フリーラン状態となっている。
設定することで行ない、送信終了後の電圧制御発振器（
４）の出力周波数は直前の送信周波数に保持されている
か、フリーラン状態となっている。
従来の周波数シンセサイザ方式の送信機は以上のように
４成されているので、送信帯域内での周波数切替におい
て帯域の一端から他端への切替時に最も時間を必要とし
た。また、切替時間はＰＬＬ（６）のループ定数を変更
することで高速化が可能であるが、変調周波数特性の劣
下やＰＬＬ（１３）のＣ／Ｎ比の低下をきたすので、限
界があり、周波数切替を短時間に行なえない場合がある
という問題点があった。
４成されているので、送信帯域内での周波数切替におい
て帯域の一端から他端への切替時に最も時間を必要とし
た。また、切替時間はＰＬＬ（６）のループ定数を変更
することで高速化が可能であるが、変調周波数特性の劣
下やＰＬＬ（１３）のＣ／Ｎ比の低下をきたすので、限
界があり、周波数切替を短時間に行なえない場合がある
という問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＰＬＬｔＧ）のループ定数を変更することな
く、送信帯域内での周波数切替を平均的に最短時間で完
了する周波数シンセサイザ方式の送信機を得ることを目
的とする。
たもので、ＰＬＬｔＧ）のループ定数を変更することな
く、送信帯域内での周波数切替を平均的に最短時間で完
了する周波数シンセサイザ方式の送信機を得ることを目
的とする。
この発明に係る周波数シンセサイザ方式の送信機は、Ｐ
ＬＬを構成する送信用電圧制御発振器の出力周波数を送
信待機時に送信可能周波数帯域の中央付近の周波数に固
定するようにしたものである。
ＬＬを構成する送信用電圧制御発振器の出力周波数を送
信待機時に送信可能周波数帯域の中央付近の周波数に固
定するようにしたものである。
この発明におけるＰＬＬの送信用電圧制御発振器の送信
待機時の出力周波数は送信帯域の中央付近で待機するこ
とにより、帯域のいずれの一端への周波数切替において
も平均的に最短時間で切替が可能である。
待機時の出力周波数は送信帯域の中央付近で待機するこ
とにより、帯域のいずれの一端への周波数切替において
も平均的に最短時間で切替が可能である。
以下、この発明の一実施例を因について説明する。第１
図において、（１）は基準水晶発振器、（２）は位相比
較器、（３）はループフィルタ、（４）は電圧制御発振
器、（５）は可変分局器、（６）はＰＬＬ Ｓ（ロ）は
送信電力増幅器、（２）はアンド回路、（２）は送信待
機周波数設定回路である。
図において、（１）は基準水晶発振器、（２）は位相比
較器、（３）はループフィルタ、（４）は電圧制御発振
器、（５）は可変分局器、（６）はＰＬＬ Ｓ（ロ）は
送信電力増幅器、（２）はアンド回路、（２）は送信待
機周波数設定回路である。
次に動作について説明する。電圧制御発振器（４）の出
力周波数は、送信待機周波数設定回路（財）によシ送信
待機時用の分局比に設定された可変分局器（５）によっ
て分周され位相比較器（２）Ｋ入力され、基準水晶発振
器（１）からの基準周波数と位相比較される。この比較
出力は、ループフィルタ（３）によって直流化され、電
圧制御発振器（４１Ｋその発振周波数を制御する信号と
して供給されＰＬＬ（６）を構成している。このときＰ
ＬＬ（６１は送信待機周波数でロック状態となる。送信
時には、送信用分局比を端子ａを介して可変分局器（５
）に与え、ＰＬＬ（６１を送信用周波数でロックすると
ともに、ロック信号をアンド回路（２）に出力し、端子
ｄから供給される送信起動信号とのアンド条件で送信電
力増幅器（ロ）を動作させ、端子）からの変調信号で、
変調された電圧制御発振器（４）の出力を増幅して出力
端子Ｃへの送信出力を得る。送信終了後、ＰＬＬ（６）
は送信待機周波数設定回路（２）によシ送信待機周波数
に再設定される。送信待機時の周波数は、送信可能周波
数帯域内の中央付近にある周波数を設定することで、帯
域内のいずれの一端への周波数切替をも平均的に最短時
間で切替が完了することは明白である。送信待機用周波
数が、電波を発射できない周波数である場合には、送信
待機周波数設定回路ｅ′Ｄから送信禁止信号をアンド回
路（２）Ｋ出力して送信電力が出力されないよう送信電
力増幅器（ロ）の動作を停止する。また、上記実施例で
は送信機の場合について説明したが、受信機であっても
よく、上記実施例と同様の効果を奏する。
力周波数は、送信待機周波数設定回路（財）によシ送信
待機時用の分局比に設定された可変分局器（５）によっ
て分周され位相比較器（２）Ｋ入力され、基準水晶発振
器（１）からの基準周波数と位相比較される。この比較
出力は、ループフィルタ（３）によって直流化され、電
圧制御発振器（４１Ｋその発振周波数を制御する信号と
して供給されＰＬＬ（６）を構成している。このときＰ
ＬＬ（６１は送信待機周波数でロック状態となる。送信
時には、送信用分局比を端子ａを介して可変分局器（５
）に与え、ＰＬＬ（６１を送信用周波数でロックすると
ともに、ロック信号をアンド回路（２）に出力し、端子
ｄから供給される送信起動信号とのアンド条件で送信電
力増幅器（ロ）を動作させ、端子）からの変調信号で、
変調された電圧制御発振器（４）の出力を増幅して出力
端子Ｃへの送信出力を得る。送信終了後、ＰＬＬ（６）
は送信待機周波数設定回路（２）によシ送信待機周波数
に再設定される。送信待機時の周波数は、送信可能周波
数帯域内の中央付近にある周波数を設定することで、帯
域内のいずれの一端への周波数切替をも平均的に最短時
間で切替が完了することは明白である。送信待機用周波
数が、電波を発射できない周波数である場合には、送信
待機周波数設定回路ｅ′Ｄから送信禁止信号をアンド回
路（２）Ｋ出力して送信電力が出力されないよう送信電
力増幅器（ロ）の動作を停止する。また、上記実施例で
は送信機の場合について説明したが、受信機であっても
よく、上記実施例と同様の効果を奏する。
以上のように、この発明によれば送信待受時に送信可能
周波数帯域の中央付近の周波数で待機するように構成し
たので、帯域内の周波数切替が平均的に短時間で完了す
る。
周波数帯域の中央付近の周波数で待機するように構成し
たので、帯域内の周波数切替が平均的に短時間で完了す
る。
第１図はこの発明の一実施例による周波数シンセサイザ
方式の送信機を示す系統図、第２図は従来の周波数シン
セサイザ方式の送信機を示す系統図である。 図において、（１）は基準水晶発振器、（２）は位相比
較器、（３）はループフィルタ、（４）は電圧制御発振
器、（５）は可変分局器、（６）はＰＬＬ 、αηは送
信電力増幅器、（６）はアンド回路、ｅｌ）は送信待機
周波数設定回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
方式の送信機を示す系統図、第２図は従来の周波数シン
セサイザ方式の送信機を示す系統図である。 図において、（１）は基準水晶発振器、（２）は位相比
較器、（３）はループフィルタ、（４）は電圧制御発振
器、（５）は可変分局器、（６）はＰＬＬ 、αηは送
信電力増幅器、（６）はアンド回路、ｅｌ）は送信待機
周波数設定回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）外部からの指令によつて所定周波数帯域内の任意
の周波数で送信するものにおいて、 送信待機時に、上記送信可能周波帯域の中央付近の周波
数にロックして待機するようにしたことを特徴とする周
波数シンセサイザ送信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089565A JPH0691474B2 (ja) | 1986-04-17 | 1986-04-17 | 周波数シンセサイザ送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089565A JPH0691474B2 (ja) | 1986-04-17 | 1986-04-17 | 周波数シンセサイザ送信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62245727A true JPS62245727A (ja) | 1987-10-27 |
| JPH0691474B2 JPH0691474B2 (ja) | 1994-11-14 |
Family
ID=13974335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61089565A Expired - Lifetime JPH0691474B2 (ja) | 1986-04-17 | 1986-04-17 | 周波数シンセサイザ送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691474B2 (ja) |
-
1986
- 1986-04-17 JP JP61089565A patent/JPH0691474B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691474B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245727A (ja) | 周波数シンセサイザ送信機 | |
| US4095190A (en) | Tuning system | |
| US4520475A (en) | Duplex communication transceiver with modulation cancellation | |
| SU1035776A1 (ru) | Цифровой синтезатор частоты с частотной модул цией | |
| JPS5921530Y2 (ja) | 可変分周器制御回路 | |
| JPH0732366B2 (ja) | 無線送信機 | |
| JPH0328606Y2 (ja) | ||
| JPH0141250Y2 (ja) | ||
| JPH03236634A (ja) | Ｆｍ変調送信機 | |
| JPH11225081A (ja) | 周波数変調送信機 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPS6347093Y2 (ja) | ||
| JPH02112323A (ja) | 無線通信装置 | |
| JPS60169234A (ja) | ワイヤレス通信装置 | |
| JPS63131705A (ja) | シンセサイザ変調回路 | |
| JPH0685543A (ja) | 位相同期ループ回路 | |
| JPH0831888B2 (ja) | 無線通信装置 | |
| JPH0786980A (ja) | 送受信装置 | |
| JPS6082847U (ja) | シンセサイザ無線機 | |
| JPH0360534A (ja) | 無線機 | |
| JPS60120618A (ja) | 位相同期発振器 | |
| JPS62145949A (ja) | デ−タ伝送装置 | |
| JPH0220930A (ja) | シンセサイザ・チューナ | |
| JP2005033352A (ja) | 送信回路 | |
| JPH0998071A (ja) | 自動周波数制御方法とその回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |