JP2005033352A

JP2005033352A - 送信回路

Info

Publication number: JP2005033352A
Application number: JP2003194119A
Authority: JP
Inventors: Shuichi Takeda; 秀一武田
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2003-07-09
Filing date: 2003-07-09
Publication date: 2005-02-03

Abstract

【課題】ブラインドタイムスロットからアクティブタイムスロットへの切替時における電力増幅器のインピーダンス変化による搬送波周波数の変化を少なくする。
【解決手段】ブラインドタイムスロットにおいてＰＬＬ制御され、ブラインドタイムスロットに続くアクティブタイムスロットにおいてＰＬＬ制御から解除されて変調動作を行う電圧制御発振器２と、ブラインドタイムスロットにおいて電源がオフされ、アクティブタイムスロットにおいて電源が投入されて電圧制御発振器２から出力される送信信号を増幅する電力増幅器６とを備え、電力増幅器６の入力端又は出力端の少なくとも一方をシャントするバラクタダイオード８、１１を設け、バラクタダイオード８、１１には電力増幅器６の電源オン／オフに関わりなく電源電圧を印加した。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、送信回路に関し、特に、ブラインドタイムスロットの直後のアクティブタイムスロットにおける送信周波数の変動を押さえるようにした時分割双方向通信装置の送信回路に関する。
【０００２】
【従来の技術】
時分割双方向通信（ＴＤＤ）方式においては、送信期間と受信期間とが時間的に交互に繰り返される。そして、送信期間にはブラインドタイムスロットとそれに続くアクティブタイムスロットが設けられ、ブラインドタイムスロットの期間においては、送信および受信がされず、次のアクティブタイムスロットにおける送信動作のための準備が行われる。
【０００３】
図３は従来の送信回路の構成を示すブロック構成図である。図３において、変調部３１は、電圧制御発振器３２とこれを制御するＰＬＬ回路３３等を有する。ここで、ＰＬＬ回路３３には、クロック信号、周波数デ−タ、イネ−ブル信号等が入力されており、周波数デ−タによって、電圧制御発振器３２の発振信号の周波数が搬送波周波数となるように設定される。
【０００４】
電圧制御発振器３２には、デジタル信号源３５からの変調信号（デジタル信号）が入力される。この変調信号が電圧制御発振器３２内のバラクタダイオ−ドに印加されることによって発振信号をデジタル変調（ＦＳＫ変調）する。そして、電圧制御発振器３２はデジタル変調された送信信号を電力増幅器３６に送る。送信信号は電力増幅器３６で増幅され、送受切替スイッチ３７を介して図示しないアンテナに送られる。また、アンテナで受信された信号は送受切替スイッチ３７を介して受信回路３８に入力される。
【０００５】
次に、送信期間における動作を説明する。先ず、アクティブタイムスロットに先立つブラインドタイムスロットの期間では、イネ−ブル信号によってＰＬＬ回路３３が動作状態となって、電圧制御発振器３２は、周波数デ−タに基づく所定の周波数で発振する。なお、この状態では、電力増幅器３６には電源電圧が供給されない。また、電圧制御発振器２は変調信号が入力されていない。そして、電圧制御発振器３２がＰＬＬ制御されて、発振周波数が搬送波周波数に収斂した後にイネ−ブル信号によってＰＬＬ回路３３への電源供給を停止する。この結果、ＰＬＬ回路３３は動作停止するが、電圧制御発振器３２のバラクタダイオ−ドにはＰＬＬ回路３３内のループフィルタに充電されていた電圧が印加されているので、電圧制御発振器３２は、搬送波周波数での発振を持続する。
【０００６】
そして、アクティブタイムスロットに移行する直前に電圧制御発振器２に変調信号が入力されると共に電力増幅器に電源電圧が供給される。この結果、次のアクティブタイムスロットでは変調された送信信号が電力増幅器３６によって増幅される。
そして、送信期間が終了すると受信期間に入り、受信動作が完了すると次の送信期間のブラインドタイムスロットに変わる（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開平１１−２２５０９０号公報（図５）
【０００８】
【発明が解決しようとする課題】
以上のように、ブラインドタイムスロットからアクティブタイムスロットに移行する時点で、それまで電源電圧が供給されていなかった電力増幅器に電源電圧が供給されるので、電力増幅器の入力インピーダンス及び出力インピーダンスが変化する。このインピーダンス変化の影響で電圧制御発振器の発振周波数が変動するが、その変化は所定の範囲に収まるように設計されている。しかし、電源としてして使用している電池の電圧が低下して来たり、又は、充電によって電池の電圧が高くなると、電力増幅器の上記インピーダンスの変化が大きくなって電圧制御発振器の発振周波数変化が大きくなる。
【０００９】
この発明は、ブラインドタイムスロットからアクティブタイムスロットへの切替時における電力増幅器のインピーダンス変化による搬送波周波数の変化を少なくすることを目的とする。
【００１０】
【課題を解決するための手段】
上記課題に対して、本発明は、ブラインドタイムスロットにおいてＰＬＬ制御され、前記ブラインドタイムスロットに続くアクティブタイムスロットにおいて前記ＰＬＬ制御から解除されて変調動作を行う電圧制御発振器と、ブラインドタイムスロットにおいて電源がオフされ、アクティブタイムスロットにおいて電源が投入されて前記電圧制御発振器から出力される送信信号を増幅する電力増幅器とを備え、前記電力増幅器の入力端又は出力端の少なくとも一方をシャントするバラクタダイオードを設け、前記バラクタダイオードには前記電力増幅器の電源オン／オフに関わりなく電源電圧を印加した。
【００１１】
また、前記電力増幅器の入力端には前記入力端をシャントする第一の容量素子と、前記第一の容量素子と共にＬ型整合回路を構成する第一のインダクタンス素子を接続し、前記電力増幅器の出力端には前記出力端をシャントする第二の容量素子と前記第二の容量素子と共にＬ型整合回路を構成する第二のインダクタンス素子を接続し、前記第一の容量素子又は前記第二の容量素子の少なくとも一方に前記バラクタダイオードを並列接続した。
【００１２】
また、前記電力増幅器は入力側に第一の平衡・不平衡変換回路が接続され、出力側に第二の平衡・不平衡変換回路が接続された平衡回路で構成され、前記第一の平衡・不平衡変換回路は平衡入力端の一方をシャントする第三の容量素子と、前記第三の容量素子と共に第一のＬ型移相回路を構成する第三のインダクタンス素子と、平衡入力端の他方をシャントする第四のインダクタンス素子と、前記第四のインダクタンス素子と共に第二のＬ型移相回路を構成する第四の容量素子とからなり、前記第二の平衡・不平衡変換回路は平衡出力端の一方をシャントする第五の容量素子と前記第五の容量素子と共に第三のＬ型移相回路を構成する第五のインダクタンス素子と、平衡出力端の他方をシャントする第六のインダクタンス素子と、前記第六のインダクタンス素子と共に第四のＬ型移相回路を構成する第六の容量素子とからなり、前記三の容量素子又は前記五の容量素子の少なくとも一方にそれぞれ前記バラクタダイオードを並列接続するか、もしくは前記第三の四の容量素子又は前記第六の容量素子の少なくとも一方に前記バラクタダイオードを並列接続した。
【００１３】
【発明の実施の形態】
本発明の送信回路を図面に従って説明する。図１は不平衡入出力型の電力増幅器を使用した場合の構成を示す。図１において、変調部１は、電圧制御発振器２とこれを制御するＰＬＬ回路３等を有する。ここで、ＰＬＬ回路３には、クロック信号、周波数デ−タ、イネ−ブル信号等が入力されており、周波数デ−タによって、電圧制御発振器２の発振信号の周波数が搬送波周波数となるように設定される。
【００１４】
電圧制御発振器２には、デジタル信号源５からの変調信号（デジタル信号）が入力される。この変調信号が電圧制御発振器２内のバラクタダイオ−ド（図示せず）に印加されることによって発振信号をデジタル変調（ＦＳＫ変調）する。そして、電圧制御発振器２はデジタル変調された送信信号を電力増幅器６に送る。電圧制御発振器２と電力増幅器６との間には第一のインピーダンス整合回路７が設けられる。第一のインピーダンス整合回路７は電力増幅器６の入力端をシャントする第一の容量素子７ａと、容量素子７ａと共にＬ型回路を構成する第一のインダクタンス素子７ｂとを有する。そして、第一の容量素子７ａには第一のバラクタダイオード８が並列接続される。第一のバラクタダイオード８のアノードは接地され、カソードには電源端Ｖｃｃから電圧が印加される。
【００１５】
送信信号は電力増幅器６で増幅され、送受切替スイッチ９を介して図示しないアンテナに送られるが、電力増幅器６と送受切替スイッチ９との間には第二のインピーダンス整合回路１０が設けられる。第二のインピーダンス整合回路１０は電力増幅器６の出力端をシャントする第二の容量素子１０ａと、第二の容量素子１０ａと共にＬ型回路を構成する第二のインダクタンス素子１０ｂとを有する。そして、第二の容量素子１０ａには第二のバラクタダイオード１１が並列接続される。第二のバラクタダイオード１１のアノードは接地され、カソードには電源端Ｖｃｃから電圧が印加される。また、アンテナで受信された信号は送受切替スイッチ９を介して受信回路１２に入力される。
【００１６】
次に、送信期間における動作を説明する。先ず、実際に送信動作を行うアクティブタイムスロットに先立つブラインドタイムスロットの期間では、最初にイネ−ブル信号によってＰＬＬ回路３が動作状態となって、電圧制御発振器２は、周波数デ−タに基づく所定の周波数で発振する。なお、この状態では、電力増幅器６には電源電圧が供給されず、また電圧制御発振器２にはデジタル信号は入力されていない。
【００１７】
そして、電圧制御発振器２がＰＬＬ制御されて、発振周波数が搬送波周波数に収斂した後でアクティブタイムスロットに移行する直前にイネ−ブル信号によってＰＬＬ回路３への電源供給を停止する。この結果、ＰＬＬ回路３は動作停止するが、電圧制御発振器２内のバラクタダイオ−ドにはＰＬＬ回路３内のループフィルタに受電されていた電圧が印加されているので、電圧制御発振器２は、搬送波周波数での発振を持続する。そして、デジタル信号源５からの変調信号が電圧制御発振器２には入力され、次いで電力増幅器６に電源電圧が供給されてアクティブタイムスロットに切り替わる。
【００１８】
この結果、電圧制御発振器２から送信信号が出力される。電力増幅器６によって増幅された送信信号は送受切替スイッチ９を介して図示しないアンテナへ出力される。そして、アクティブタイムスロットが終了すると受信期間に移行して再び次の送信期間のブラインドタイムスロットに変わる。
【００１９】
以上の動作における電力増幅器６は、ブラインドタイムスロットからアクティブタイムスロットに移行するときに電源が投入されるのその入力インピーダンス及び出力インピーダンスが変化し、その変化の大きさは電源として使用している電池が消耗して電圧が低下してくると大きくなるが、電力増幅器６の入力端及び出力端に接続されているバラクタダイオード８、１１ａの容量値も電池の消耗に対応して大きくなっている。従って、電源の投入によるインピーダンスの変化が押さえられ、電圧制御発振器の発振周波数変動が押さえられる。
【００２０】
図２は電力増幅器６が平衡型である場合の構成図であり、その前段及び後段に平衡・不平衡変換回路が接続される以外は図１に同じである。電圧制御発振器２と電力増幅器６との間にはインピーダンス整合を兼ねる第一の平衡・不平衡変換回路１３が設けられる。第一の平衡・不平衡変換回路１３は平衡入力端の一方をシャントする第三の容量素子１３ａと、第三の容量素子１３ａと共に第一のＬ型移相回路を構成する第三のインダクタンス素子１３ｂと、平衡入力端の他方をシャントする第四のインダクタンス素子１３ｃと、第四のインダクタンス素子１３ｃと共に第二のＬ型移相回路を構成する第四の容量素子１３ｄとからなる。そして、第三のインダクタンス素子１３ｂと第四の容量素子１３ｄとの接続点が電圧制御発振器２に接続される。第三の容量素子１３ａには第一のバラクタダイオード８が並列接続され、そのカソードには電源端Ｖｃｃから電圧が印加され、アノードは接地される。第一のバラクタダイオード８は第四の容量素子に並列接続されてもよい。
【００２１】
一方、電力増幅器６と送受切替スイッチ９との間にはインピーダンス整合を兼ねる第二の平衡・不平衡変換回路１４が設けられる。第二の平衡・不平衡変換回路１４は平衡出力端の一方をシャントする第五の容量素子１４ａと、第五の容量素子１４ａと共に第三のＬ型移相回路を構成する第五のインダクタンス素子１４ｂと、平衡出力端の他方をシャントする第六のインダクタンス素子１４ｃと、第六のインダクタンス素子１４ｃと共に第四のＬ型移相回路を構成する第六の容量素子１４ｄとからなる。そして、第五のインダクタンス素子１４ｂと第六の容量素子１４ｄとの接続点が送受切替スイッチ９に接続される。第五の容量素子１４ａには第二のバラクタダイオード１１が並列接続され、そのカソードには電源端Ｖｃｃから電圧が印加され、アノードは接地される。第二のバラクタダイオード１１は第六の容量素子１４ｄに並列接続されてもよい。
【００２２】
この構成では、電圧制御発振器２から出力された不平衡の送信信号は第一の平衡・不平衡変換回路１３によって電力増幅器６に平衡入力される。また、電力増幅器６から出力された平衡の送信信号は第二の平衡・不平衡変換回路１４によって送受切替スイッチ９に不平衡入力される。そして、図１の動作と同様に、第一及び第二のバラクタダイオード８、１１によって電源電圧の低下による入力インピーダンス及び出力インピーダンスの変化が押されられる。
【００２３】
なお、電力増幅器６の入力端と出力端との双方をそれぞれのバラクタダイオード８、１１でシャントするのが望ましいが、いずれか一方をシャントすることでも電圧制御発振器２への影響を少なくして発振周波数変動を押さえられる。
【００２４】
【発明の効果】
以上説明したように、本発明は、アクティブタイムスロットにおいて電源が投入されて電圧制御発振器から出力される送信信号を増幅する電力増幅器の入力端又は出力端の少なくとも一方をシャントするバラクタダイオードを設け、バラクタダイオードには電力増幅器の電源オン／オフに関わりなく電源電圧を印加したので、電源として使用している電池の消耗によって電圧が低下して電源のオン／オフによる電力増幅器のインピーダンスの変化が大きくなっても、バラクタダイオードの容量値が増加するので、インピーダンスの変化が押さえられる。よってインピーダンス変化による電圧制御発振器の周波数変動が押さえられる。
【図面の簡単な説明】
【図１】本発明の送信回路の構成を示す回路図である。
【図２】本発明の送信回路の他の構成を示す回路図である。
【図３】従来の送信回路の構成を示す回路図である。
【符号の説明】
１変調部
２電圧制御発振器
３ＰＬＬ回路
５デジタル信号源
６電力増幅器
７第一のインピーダンス整合回路
７ａ第一の容量素子
７ｂ第一のインダクタンス素子
８第一のバラクタダイオード
９送受切替スイッチ
１０第二のインピーダンス整合回路
１０ａ第二の容量素子
１０ｂ第二のインダクタンス素子
１１第二のバラクタダイオード
１２受信回路
１３第一の平衡・不平衡変換回路
１３ａ第三の容量素子
１３ｂ第三のインダクタンス素子
１３ｃ第四のインダクタンス素子
１３ｄ第四の容量素子
１４第二の平衡・不平衡変換回路
１４ａ第五の容量素子
１４ｂ第五のインダクタンス素子
１４ｃ第六のインダクタンス素子
１４ｄ第六の容量素子

Claims

ブラインドタイムスロットにおいてＰＬＬ制御され、前記ブラインドタイムスロットに続くアクティブタイムスロットにおいて前記ＰＬＬ制御から解除されて変調動作を行う電圧制御発振器と、ブラインドタイムスロットにおいて電源がオフされ、アクティブタイムスロットにおいて電源が投入されて前記電圧制御発振器から出力される送信信号を増幅する電力増幅器とを備え、前記電力増幅器の入力端又は出力端の少なくとも一方をシャントするバラクタダイオードを設け、前記バラクタダイオードには前記電力増幅器の電源オン／オフに関わりなく電源電圧を印加したことを特徴とする送信回路。
前記電力増幅器の入力端には前記入力端をシャントする第一の容量素子と、前記第一の容量素子と共にＬ型整合回路を構成する第一のインダクタンス素子を接続し、前記電力増幅器の出力端には前記出力端をシャントする第二の容量素子と前記第二の容量素子と共にＬ型整合回路を構成する第二のインダクタンス素子を接続し、前記第一の容量素子又は前記第二の容量素子の少なくとも一方に前記バラクタダイオードを並列接続したことを特徴とする請求項１に記載の送信回路。
前記電力増幅器は入力側に第一の平衡・不平衡変換回路が接続され、出力側に第二の平衡・不平衡変換回路が接続された平衡回路で構成され、前記第一の平衡・不平衡変換回路は平衡入力端の一方をシャントする第三の容量素子と、前記第三の容量素子と共に第一のＬ型移相回路を構成する第三のインダクタンス素子と、平衡入力端の他方をシャントする第四のインダクタンス素子と、前記第四のインダクタンス素子と共に第二のＬ型移相回路を構成する第四の容量素子とからなり、前記第二の平衡・不平衡変換回路は平衡出力端の一方をシャントする第五の容量素子と前記第五の容量素子と共に第三のＬ型移相回路を構成する第五のインダクタンス素子と、平衡出力端の他方をシャントする第六のインダクタンス素子と、前記第六のインダクタンス素子と共に第四のＬ型移相回路を構成する第六の容量素子とからなり、前記三の容量素子又は前記五の容量素子の少なくとも一方にそれぞれ前記バラクタダイオードを並列接続するか、もしくは前記第三の四の容量素子又は前記第六の容量素子の少なくとも一方に前記バラクタダイオードを並列接続したことを特徴とする請求項１に記載の受信回路。