JP2516972Y2 - 位相同期型発振器 - Google Patents
位相同期型発振器Info
- Publication number
- JP2516972Y2 JP2516972Y2 JP1990027059U JP2705990U JP2516972Y2 JP 2516972 Y2 JP2516972 Y2 JP 2516972Y2 JP 1990027059 U JP1990027059 U JP 1990027059U JP 2705990 U JP2705990 U JP 2705990U JP 2516972 Y2 JP2516972 Y2 JP 2516972Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- voltage
- locked
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は位相同期型発振器、特に衛星通信などで用い
られ、例えばVHF帯における基準信号と高周波信号を位
相ロックループで位相同期をかける位相同期型発振器の
構成に関する。
られ、例えばVHF帯における基準信号と高周波信号を位
相ロックループで位相同期をかける位相同期型発振器の
構成に関する。
［従来の技術］ 衛星通信機器等の分野における各種用途の発振器とし
て、位相同期型発振器（PLO-Phase Locked Oscillato
r）が用いられている。
て、位相同期型発振器（PLO-Phase Locked Oscillato
r）が用いられている。
第３図には、この種の従来の位相同期型発振器の構成
が示されており、図においてVHF帯等の基準信号を入力
する入力端子１には、増幅器２を介して比較回路である
サンプリング位相検波器（SPD）３が接続されている。
また、このSPD3には、ループフィルタ４と、カップラ
（分配器）５を介して電圧制御発振器（VCO-Voltage Co
ntrolled Oscillator）６が位相ロックループ（PLL-Pha
se Locked Loop）を形成するように接続されており、SP
D3においては入力基準信号とVCO6の発振周波数信号が比
較され、SPD3からは誤差電圧に比例する信号を出力す
る。
が示されており、図においてVHF帯等の基準信号を入力
する入力端子１には、増幅器２を介して比較回路である
サンプリング位相検波器（SPD）３が接続されている。
また、このSPD3には、ループフィルタ４と、カップラ
（分配器）５を介して電圧制御発振器（VCO-Voltage Co
ntrolled Oscillator）６が位相ロックループ（PLL-Pha
se Locked Loop）を形成するように接続されており、SP
D3においては入力基準信号とVCO6の発振周波数信号が比
較され、SPD3からは誤差電圧に比例する信号を出力す
る。
そして、上記ループフィルタ４にはスイープロック回
路７が接続されており、このスイープロック回路７はVC
O6の発振周波数を位相ロックループのキャプチャー（Ca
pture）レンジ内にシフトさせる役目をしている。すな
わち、スイープロック回路７から出力されたのこぎり波
状のスイープ電圧を、ループフィルタ４に加算すること
によりVCO6の電圧制御端子に加え、VCO6の発振周波数を
シフトさせる。
路７が接続されており、このスイープロック回路７はVC
O6の発振周波数を位相ロックループのキャプチャー（Ca
pture）レンジ内にシフトさせる役目をしている。すな
わち、スイープロック回路７から出力されたのこぎり波
状のスイープ電圧を、ループフィルタ４に加算すること
によりVCO6の電圧制御端子に加え、VCO6の発振周波数を
シフトさせる。
第４図には、各構成ブロックでの出力信号波形が示さ
れており、図（ａ）に示される基準信号が入力端子１に
入力され、ループフィルタ４からは図（ｂ）に示される
のこぎり波のスイープ電圧が出力されるとすると、この
スイープ電圧はループフィルタ４で加算されて、VCO6に
与えられることになる。
れており、図（ａ）に示される基準信号が入力端子１に
入力され、ループフィルタ４からは図（ｂ）に示される
のこぎり波のスイープ電圧が出力されるとすると、この
スイープ電圧はループフィルタ４で加算されて、VCO6に
与えられることになる。
そうすると、SPD3では上記入力基準信号とスイープ電
圧が加えられた発振周波数信号が比較され、図（ｃ）に
示されるように、スイープ動作に応じて位相が変化する
位相検波信号が出力される。そして、発振周波数信号
が、図示100に示される時点でキャプチャーレンジ内の
周波数に達したとすると、即座に位相ロックがかかるこ
とになる。すなわち、このときには、SPD3内のロックモ
ニタから図（ｄ）に示されるロック信号がスイープロッ
ク回路７に出力され、スイープ信号をスイープロック回
路７内のホールド回路により、図（ｅ）の200に示され
るように一定電圧（直流電圧）に保持されるので、これ
によってPLLのロックがかけられることになる。
圧が加えられた発振周波数信号が比較され、図（ｃ）に
示されるように、スイープ動作に応じて位相が変化する
位相検波信号が出力される。そして、発振周波数信号
が、図示100に示される時点でキャプチャーレンジ内の
周波数に達したとすると、即座に位相ロックがかかるこ
とになる。すなわち、このときには、SPD3内のロックモ
ニタから図（ｄ）に示されるロック信号がスイープロッ
ク回路７に出力され、スイープ信号をスイープロック回
路７内のホールド回路により、図（ｅ）の200に示され
るように一定電圧（直流電圧）に保持されるので、これ
によってPLLのロックがかけられることになる。
このようにして、ロックがかけられた位相同期信号
は、図（ｆ）のようになり、カップラ５を介して出力端
子８から出力される。
は、図（ｆ）のようになり、カップラ５を介して出力端
子８から出力される。
［考案が解決しようとする課題］ しかしながら、従来の位相同期型発振器では、VCO6の
発振周波数をキャプチャーレンジ内にシフトさせるため
のスイープロック回路７が必要となるが、このスイープ
ロック回路７内には専用の発振回路を有していることか
ら、構成上いくつかのIC回路を使用しなければならな
い。従って、基板サイズも大きくなり、位相同期型発振
器の小型化ができないという問題があった。
発振周波数をキャプチャーレンジ内にシフトさせるため
のスイープロック回路７が必要となるが、このスイープ
ロック回路７内には専用の発振回路を有していることか
ら、構成上いくつかのIC回路を使用しなければならな
い。従って、基板サイズも大きくなり、位相同期型発振
器の小型化ができないという問題があった。
本考案は上記問題点に鑑みてなされたものであり、そ
の目的は、専用の発振回路を用いることなくスイープ電
圧を発生させ、装置の小型化ができる位相同期型発振器
を提供することにある。
の目的は、専用の発振回路を用いることなくスイープ電
圧を発生させ、装置の小型化ができる位相同期型発振器
を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために、本考案は、電圧制御発振
器、位相検波器及びループフィルタで位相ロックループ
を形成し、上記電圧制御発振器の発振周波数をスイープ
信号により位相ロックループのキャプチャーレンジ内の
周波数にシフトさせながら、上記発振周波数と入力基準
信号とを上記位相検波器で比較して位相ロックをかける
位相同期型発振器において、上記位相検波器の入力基準
信号を分周して正弦波のスイープ信号を形成し、このス
イープ信号を位相ロックループに加えるための分周器
と、上記電圧制御発振器の発振周波数が上記キャプチャ
ーレンジ内に入ったとき、上記位相検波器から出力され
るロック信号により上記分周器から出力された正弦波ス
イープ信号の電圧をホールドするホールド回路と、を備
え、上記ホールド回路での正弦波スイープ信号の電圧ホ
ールドにより位相がロックされるようにしたことを特徴
とする。
器、位相検波器及びループフィルタで位相ロックループ
を形成し、上記電圧制御発振器の発振周波数をスイープ
信号により位相ロックループのキャプチャーレンジ内の
周波数にシフトさせながら、上記発振周波数と入力基準
信号とを上記位相検波器で比較して位相ロックをかける
位相同期型発振器において、上記位相検波器の入力基準
信号を分周して正弦波のスイープ信号を形成し、このス
イープ信号を位相ロックループに加えるための分周器
と、上記電圧制御発振器の発振周波数が上記キャプチャ
ーレンジ内に入ったとき、上記位相検波器から出力され
るロック信号により上記分周器から出力された正弦波ス
イープ信号の電圧をホールドするホールド回路と、を備
え、上記ホールド回路での正弦波スイープ信号の電圧ホ
ールドにより位相がロックされるようにしたことを特徴
とする。
［作用］ 上記の構成によれば、例えばVHF帯の入力基準信号が1
/nに分周され、所定周波数の正弦波信号に変換されてお
り、この分周信号はスイープ信号としてループフィルタ
を介してVCOに与えられる。そうすると、この正弦波の
分周信号によりVCOの発振周波数がシフトされ、これが
キャプチャーレンジ内に達すると、位相がロックされる
ことになり、従来のように専用の発振器を用いることな
く、PLLの位相ロックが良好に行われる。
/nに分周され、所定周波数の正弦波信号に変換されてお
り、この分周信号はスイープ信号としてループフィルタ
を介してVCOに与えられる。そうすると、この正弦波の
分周信号によりVCOの発振周波数がシフトされ、これが
キャプチャーレンジ内に達すると、位相がロックされる
ことになり、従来のように専用の発振器を用いることな
く、PLLの位相ロックが良好に行われる。
［実施例］ 以下、本考案の一実施例について図面を参照しながら
詳細に説明する。
詳細に説明する。
第１図には、実施例に係る位相同期型発振器の回路構
成が示されており、帰還ループの構成は第３図と同様と
なっているので説明を省略する。
成が示されており、帰還ループの構成は第３図と同様と
なっているので説明を省略する。
第１図において、増幅器２とサンプリング位相検波器
（SPD）３との間にはカップラ（分配器）９を介して分
周器10を設ける。すなわち、入力端子１から入力される
VHF帯の基準信号を分周器10に分配し、基準信号を1/nに
分周しており、これにより振幅が緩やかに変化する正弦
波の分周信号が形成され、この分周信号をスイープ電圧
信号として用いることができる。
（SPD）３との間にはカップラ（分配器）９を介して分
周器10を設ける。すなわち、入力端子１から入力される
VHF帯の基準信号を分周器10に分配し、基準信号を1/nに
分周しており、これにより振幅が緩やかに変化する正弦
波の分周信号が形成され、この分周信号をスイープ電圧
信号として用いることができる。
そして、上記分周器10にはホールド回路11を接続して
おり、このホールド回路11は電圧制御発振器（VCO）６
の発振周波数がキャプチャーレンジ内に入った時点で、
SPD3からロック信号を受け、このロック信号が入力した
ときに上記スイープ動作をストップさせて、その時点の
スイープ電圧を保持した信号をループフィルタ４に出力
するように構成される。
おり、このホールド回路11は電圧制御発振器（VCO）６
の発振周波数がキャプチャーレンジ内に入った時点で、
SPD3からロック信号を受け、このロック信号が入力した
ときに上記スイープ動作をストップさせて、その時点の
スイープ電圧を保持した信号をループフィルタ４に出力
するように構成される。
実施例は以上の構成からなり、以下に第２図に基づい
て作用を説明する。
て作用を説明する。
第２図（Ａ）に示されるVHF帯の基準信号が入力端子
１から入力されており、この基準信号はカップラ９を介
してSPD3の一方の入力側に供給され、このSPD3において
他方の入力側に供給される電圧制御発振器（VCO）６か
らの高周波信号と位相検波されることになり、位相検波
された信号はループフィルタ４に出力される。
１から入力されており、この基準信号はカップラ９を介
してSPD3の一方の入力側に供給され、このSPD3において
他方の入力側に供給される電圧制御発振器（VCO）６か
らの高周波信号と位相検波されることになり、位相検波
された信号はループフィルタ４に出力される。
一方、基準信号はカップラ９から分周器10に分配され
るので、分周器10では基準信号の周波数が分周比1/nに
低減され、図（Ｂ）に示されるように、所定の傾きを持
つスイープ電圧となる緩やかな正弦波信号が形成され
る。従って、上記SPD3から出力された位相検波出力は、
図（Ｃ）に示される信号波形となる。
るので、分周器10では基準信号の周波数が分周比1/nに
低減され、図（Ｂ）に示されるように、所定の傾きを持
つスイープ電圧となる緩やかな正弦波信号が形成され
る。従って、上記SPD3から出力された位相検波出力は、
図（Ｃ）に示される信号波形となる。
一般に、PLL回路ではVCO6の発振周波数が該回路のキ
ャプチャーレンジ外にあるときはロックされないので、
周波数シフトのためにVCO6の発振周波数信号をスイープ
させる必要があり、このスイープを前記分周器10の分周
信号にて行うことになる。
ャプチャーレンジ外にあるときはロックされないので、
周波数シフトのためにVCO6の発振周波数信号をスイープ
させる必要があり、このスイープを前記分周器10の分周
信号にて行うことになる。
すなわち、分周器10から出力された分周信号が、ルー
プフィルタ４に加算されてVCO6の電圧制御端子に入力さ
れると、VCO6の発振周波数がスイープしてキャプチャー
レンジ内の周波数に移行することになる。そして、上記
発振周波がチャープレンジ内に入ったとき、すなわち図
（Ｃ）の矢示100の時点で、図（Ｄ）に示されるよう
に、SPD3内のロックモニタによってロック信号がホール
ド回路11に出力されるので、ホールド回路11はこの時点
でスイープ信号を切り、そのときのスイープ電圧を保持
する。従って、ループフィルタ４からは、図（Ｅ）に示
される信号が出力されることになり、図の矢示200の時
点で位相がロックされた信号が出力される。
プフィルタ４に加算されてVCO6の電圧制御端子に入力さ
れると、VCO6の発振周波数がスイープしてキャプチャー
レンジ内の周波数に移行することになる。そして、上記
発振周波がチャープレンジ内に入ったとき、すなわち図
（Ｃ）の矢示100の時点で、図（Ｄ）に示されるよう
に、SPD3内のロックモニタによってロック信号がホール
ド回路11に出力されるので、ホールド回路11はこの時点
でスイープ信号を切り、そのときのスイープ電圧を保持
する。従って、ループフィルタ４からは、図（Ｅ）に示
される信号が出力されることになり、図の矢示200の時
点で位相がロックされた信号が出力される。
このようにして、VHF帯の信号と高周波帯の信号が位
相同期し、図（Ｆ）に示される位相同期信号が出力端子
８から出力され、VHF帯の基準周波数とVCO6の高周波信
号で決定される周波数の信号が発振されることになり、
安定した発振動作を行うことが可能となる。
相同期し、図（Ｆ）に示される位相同期信号が出力端子
８から出力され、VHF帯の基準周波数とVCO6の高周波信
号で決定される周波数の信号が発振されることになり、
安定した発振動作を行うことが可能となる。
上記実施例においては、VHF帯の信号を入力基準信号
として説明したが、これに限らず、他の通信波帯の信号
を入力基準信号とすることができる。
として説明したが、これに限らず、他の通信波帯の信号
を入力基準信号とすることができる。
［考案の効果］ 以上説明したように、本考案によれば、電圧制御発振
器の発振周波数をスイープ動作によって位相ロックルー
プのキャプチャーレンジ内の周波数にシフトさせること
により、位相にロックをかける位相同期型発振器におい
て、位相検波器への入力基準信号を分周して正弦波のス
イープ信号を形成し、このスイープ信号を位相ロックル
ープに加えるための分周器と、上記電圧制御発振器の発
振周波数がキャプチャーレンジ内に入ったとき、ロック
信号により上記分周器から出力された正弦波スイープ信
号の電圧をホールドするホールド回路と、を備え、上記
ホールド回路での正弦波スイープ信号の電圧ホールドに
より位相がロックされるようにしたので、専用の発振回
路を用いることなくスイープ電圧を良好に発生させるこ
とができる。この結果、使用部品点数が削減されて回路
が簡単になるので、装置の小型化が可能となる。
器の発振周波数をスイープ動作によって位相ロックルー
プのキャプチャーレンジ内の周波数にシフトさせること
により、位相にロックをかける位相同期型発振器におい
て、位相検波器への入力基準信号を分周して正弦波のス
イープ信号を形成し、このスイープ信号を位相ロックル
ープに加えるための分周器と、上記電圧制御発振器の発
振周波数がキャプチャーレンジ内に入ったとき、ロック
信号により上記分周器から出力された正弦波スイープ信
号の電圧をホールドするホールド回路と、を備え、上記
ホールド回路での正弦波スイープ信号の電圧ホールドに
より位相がロックされるようにしたので、専用の発振回
路を用いることなくスイープ電圧を良好に発生させるこ
とができる。この結果、使用部品点数が削減されて回路
が簡単になるので、装置の小型化が可能となる。
第１図は本考案の実施例に係る位相同期型発振器の構成
を示す回路ブロック図、第２図は実施例回路における各
部での出力信号を示す波形図、第３図は従来の位相同期
型発振器の構成を示す回路ブロック図、第４図は従来回
路における各部での出力信号を示す波形図である。 １……入力端子、２……増幅器、３……サンプリング位
相検波器（SPD）、４……ループフィルタ、６……電圧
制御発振器（VCO）、７……スイープロック回路、８…
…出力端子、10……分周器、11……ホールド回路。
を示す回路ブロック図、第２図は実施例回路における各
部での出力信号を示す波形図、第３図は従来の位相同期
型発振器の構成を示す回路ブロック図、第４図は従来回
路における各部での出力信号を示す波形図である。 １……入力端子、２……増幅器、３……サンプリング位
相検波器（SPD）、４……ループフィルタ、６……電圧
制御発振器（VCO）、７……スイープロック回路、８…
…出力端子、10……分周器、11……ホールド回路。
Claims (1)
- 【請求項１】電圧制御発振器、位相検波器及びループフ
ィルタで位相ロックループを形成し、上記電圧制御発振
器の発振周波数をスイープ信号により位相ロックループ
のキャプチャーレンジ内の周波数にシフトさせながら、
上記発振周波数と入力基準信号とを上記位相検波器で比
較して位相ロックをかける位相同期型発振器において、 上記位相検波器の入力基準信号を分周して正弦波のスイ
ープ信号を形成し、このスイープ信号を位相ロックルー
プに加えるための分周器と、 上記電圧制御発振器の発振周波数が上記キャプチャーレ
ンジ内に入ったとき、上記位相検波器から出力されるロ
ック信号により上記分周器から出力された正弦波スイー
プ信号の電圧をホールドするホールド回路と、を備え、 上記ホールド回路での正弦波スイープ信号の電圧ホール
ドにより位相がロックされるようにしたことを特徴とす
る位相同期型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990027059U JP2516972Y2 (ja) | 1990-03-16 | 1990-03-16 | 位相同期型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990027059U JP2516972Y2 (ja) | 1990-03-16 | 1990-03-16 | 位相同期型発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117946U JPH03117946U (ja) | 1991-12-05 |
| JP2516972Y2 true JP2516972Y2 (ja) | 1996-11-13 |
Family
ID=31529931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990027059U Expired - Lifetime JP2516972Y2 (ja) | 1990-03-16 | 1990-03-16 | 位相同期型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516972Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4716504B2 (ja) * | 2006-03-31 | 2011-07-06 | 廣道 鈴木 | 岩盤浴用人工石盤及び岩盤浴ベッド |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53144240A (en) * | 1977-05-21 | 1978-12-15 | Mitsubishi Electric Corp | Signal detection circuit |
| JPS57150230A (en) * | 1981-03-11 | 1982-09-17 | Mitsubishi Electric Corp | Phase synchronizing circuit |
| JPH02246519A (ja) * | 1989-03-20 | 1990-10-02 | Mitsubishi Electric Corp | 位相同期回路 |
-
1990
- 1990-03-16 JP JP1990027059U patent/JP2516972Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117946U (ja) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07154287A (ja) | 直接変換受信機 | |
| JPH06343166A (ja) | 高周波受信装置 | |
| US4156204A (en) | Voltage controlled oscillator with frequency and phase control loop | |
| US2881319A (en) | Automatic frequency control system | |
| US4488123A (en) | Frequency synthesizer | |
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| US3793594A (en) | Wide band phase-coherent self-calibrating translation loop | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| US4486717A (en) | Phase controlled oscillator including a phase lock loop and dual sweep oscillators | |
| EP0066430A2 (en) | Television synchronous receiver | |
| US5239271A (en) | Microwave synthesizer | |
| WO1991007016A1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH0718188Y2 (ja) | 位相同期ループ回路 | |
| JPH022721A (ja) | 位相同期発振回路 | |
| US4035736A (en) | FM discriminator having low noise characteristics | |
| US3408591A (en) | Time scale changer for atomic stabilized frequency sources | |
| US3482181A (en) | Phase-lock frequency shift compensation | |
| JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
| SU1589387A1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| US4528527A (en) | SECAM Modulator | |
| JPS5951787B2 (ja) | 位相制御回路 | |
| JPH01208005A (ja) | 周波数変調回路 | |
| JPS637022A (ja) | 位相同期発振器 |