JPS5895469A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS5895469A JPS5895469A JP56194056A JP19405681A JPS5895469A JP S5895469 A JPS5895469 A JP S5895469A JP 56194056 A JP56194056 A JP 56194056A JP 19405681 A JP19405681 A JP 19405681A JP S5895469 A JPS5895469 A JP S5895469A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- agc
- voltage
- frequency amplifier
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fax Reproducing Arrangements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Superheterodyne Receivers (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＬＬシンセサイザ式の受４ｇ装置に関し、選
局時などのようなＰＬＬ回路の非同期時に発生するＡＧ
Ｃ電圧の変動やメータ表示の異常現象を除去することを
目的とする。
局時などのようなＰＬＬ回路の非同期時に発生するＡＧ
Ｃ電圧の変動やメータ表示の異常現象を除去することを
目的とする。
従来、ＰＬＬシンセサイザ式の受信機において、選局周
波数を変えようとすると、瞬間的にＰＬＬ回路が非同期
状態となり、目的とする周波数に安定するまでに数ミリ
秒から数百ミリ秒の時間を要しているものであった。こ
の間受信周波数は定まらず、中間周波増幅器からノイズ
が発生するためこれが検波されて低周波ノイズとなると
ともに、一般に検波出力の直流分を中間周波増幅器のＡ
ＧＣ電圧やシグナルメータの駆動用電圧として利用して
いることから、これらの両電圧が瞬間的に大きく変動す
るという欠点があった。
波数を変えようとすると、瞬間的にＰＬＬ回路が非同期
状態となり、目的とする周波数に安定するまでに数ミリ
秒から数百ミリ秒の時間を要しているものであった。こ
の間受信周波数は定まらず、中間周波増幅器からノイズ
が発生するためこれが検波されて低周波ノイズとなると
ともに、一般に検波出力の直流分を中間周波増幅器のＡ
ＧＣ電圧やシグナルメータの駆動用電圧として利用して
いることから、これらの両電圧が瞬間的に大きく変動す
るという欠点があった。
本発明は上記のような従来の欠点を除去し、安定な選局
が行なえるようにしたもので、以下その一実施例につい
て図面とともに説明する。
が行なえるようにしたもので、以下その一実施例につい
て図面とともに説明する。
アンテナ１より入来した信号は高周波増幅器２゜周波数
変換器３．中間周波増幅器６を経て検波器６で検波され
、その検波信号ば低周波増幅器７で増幅され、スピーカ
８を駆動する。一方、局部発振器４の出力は上記周波数
変換器３に供給されているとともにＰＬＬ回路の可変分
周器１１に供給されている。前記可変分周器１１の分周
出力と基準周波数発振器１２の出力とは位相比較器１３
で比較され、その比較出力１４はローパスフィルタ１６
を経て再び上記局部発振器４に供給され、発振周波数を
制御する。すなわち位相同期ループ（ＰＬＬ ）が構成
されている。また、上記位相比較器１３の出力１６は該
位相比較器１３が非同期状態になった時のみ発生される
出力であり、この出力によって上記検波器６のＡＧＣ用
出力出力端子続されてけるスイッチ１７がＯＦＦ状態と
なるようにしである。上記ＰＬＬ回路が同期状態にある
時は上記スイッチ１７はＯＮ状態となっており、上記検
波器６の出力はコンデンサ１８で比較的周波数の高い成
分が除かれた後ＡＧＣ電圧またはメータ電圧として、上
記中間周波増幅器６のＡＧＣ端子またはシグナ・・ルメ
ータ回路１ｏに供給される。
変換器３．中間周波増幅器６を経て検波器６で検波され
、その検波信号ば低周波増幅器７で増幅され、スピーカ
８を駆動する。一方、局部発振器４の出力は上記周波数
変換器３に供給されているとともにＰＬＬ回路の可変分
周器１１に供給されている。前記可変分周器１１の分周
出力と基準周波数発振器１２の出力とは位相比較器１３
で比較され、その比較出力１４はローパスフィルタ１６
を経て再び上記局部発振器４に供給され、発振周波数を
制御する。すなわち位相同期ループ（ＰＬＬ ）が構成
されている。また、上記位相比較器１３の出力１６は該
位相比較器１３が非同期状態になった時のみ発生される
出力であり、この出力によって上記検波器６のＡＧＣ用
出力出力端子続されてけるスイッチ１７がＯＦＦ状態と
なるようにしである。上記ＰＬＬ回路が同期状態にある
時は上記スイッチ１７はＯＮ状態となっており、上記検
波器６の出力はコンデンサ１８で比較的周波数の高い成
分が除かれた後ＡＧＣ電圧またはメータ電圧として、上
記中間周波増幅器６のＡＧＣ端子またはシグナ・・ルメ
ータ回路１ｏに供給される。
しかしながら、ＰＬＬ回路が非同期状態になると前述の
ようにスイッチ１７がＯＦＦ状態となり、中間周波増幅
器６からのノイズ出力がカットされると同時に直前のＡ
ＧＣ電圧が上記コンデンサ１８で保持される。
ようにスイッチ１７がＯＦＦ状態となり、中間周波増幅
器６からのノイズ出力がカットされると同時に直前のＡ
ＧＣ電圧が上記コンデンサ１８で保持される。
したがって、ＰＬＬ回路が非同期の状態の時にＡＧＣ電
圧に混入されるノイズ成分が完全に除去され、安定なＡ
ＧＣをかけることができるとともに、シグナルメータが
異常に振れることもなく、表示も安定するものである。
圧に混入されるノイズ成分が完全に除去され、安定なＡ
ＧＣをかけることができるとともに、シグナルメータが
異常に振れることもなく、表示も安定するものである。
なお、上記低周波増幅器７のミー−ティング端子２１に
も上記位相検波器１３の出力１５の信号が印加されてい
るが、これはＰＬＬ回路が非同期の時に上記低周波増幅
器７をミー−ティング状態とし、異常なノイズがスピー
カ８から発生されないようにするためである、 以上のように本発明は、簡単な構成によりＰＬＬ回路の
非同期時に中間周波増幅器から発生するノイズがＡＧＣ
電圧に混入されることを除去でき、またシグナルメータ
の異常な振れも防止でき、安定な動作が得られるもので
ある。
も上記位相検波器１３の出力１５の信号が印加されてい
るが、これはＰＬＬ回路が非同期の時に上記低周波増幅
器７をミー−ティング状態とし、異常なノイズがスピー
カ８から発生されないようにするためである、 以上のように本発明は、簡単な構成によりＰＬＬ回路の
非同期時に中間周波増幅器から発生するノイズがＡＧＣ
電圧に混入されることを除去でき、またシグナルメータ
の異常な振れも防止でき、安定な動作が得られるもので
ある。
図面は本発明の一実施例を示すブロック図である。
６・・・・・・中間周波増幅器、６・・・・・・検波器
、１０・・・・・シグナルメータ回路、１３・・・・・
・位相比較器、１７・・・・・・スイッチ、１８・・・
・・・コンデンサ。
、１０・・・・・シグナルメータ回路、１３・・・・・
・位相比較器、１７・・・・・・スイッチ、１８・・・
・・・コンデンサ。
Claims (2)
- （１）ＰＬＬ回路が非同期時に中間周波増幅器のＡＧＣ
回路を開放するとともに、その開放する直前のＡＧＣ電
圧を保持し、その電圧を中間周波増幅器に印加すること
を特徴とする受信装置。 - （２）ＰＬＬ回路が非同期時にシグナルレベルメータの
入力を開放するとともに、その開放する直前の電圧を保
持し、この電圧をメータ回路に印加することを特徴とす
る特許請求の範囲第１項記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194056A JPS5895469A (ja) | 1981-12-02 | 1981-12-02 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194056A JPS5895469A (ja) | 1981-12-02 | 1981-12-02 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5895469A true JPS5895469A (ja) | 1983-06-07 |
| JPS6243377B2 JPS6243377B2 (ja) | 1987-09-14 |
Family
ID=16318209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194056A Granted JPS5895469A (ja) | 1981-12-02 | 1981-12-02 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895469A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202031A (ja) * | 1988-02-08 | 1989-08-15 | Kokusai Electric Co Ltd | 周波数ホッピング変調波受信回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114131U (ja) * | 1980-02-01 | 1981-09-02 |
-
1981
- 1981-12-02 JP JP56194056A patent/JPS5895469A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114131U (ja) * | 1980-02-01 | 1981-09-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202031A (ja) * | 1988-02-08 | 1989-08-15 | Kokusai Electric Co Ltd | 周波数ホッピング変調波受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243377B2 (ja) | 1987-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| US4326297A (en) | Noise suppressing device in FM receiver | |
| JPS5895469A (ja) | 受信装置 | |
| JPS5945273B2 (ja) | テレビジヨン受像機 | |
| US6008693A (en) | FM-sound demodulator for TV sound signals and method of detecting sound carriers | |
| US5018015A (en) | Adaptive keyed synchronous detector | |
| JP2647876B2 (ja) | 標準周波数発生回路 | |
| JPS5883446A (ja) | 受信機 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| JPH0379888B2 (ja) | ||
| WO2003092177A1 (fr) | Recepteur radio | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH08223038A (ja) | Ｐｌｌ回路 | |
| JPS5947496B2 (ja) | 受信機 | |
| KR0141122B1 (ko) | 영상과 음성신호의 분리복조용 장치 | |
| JPH09214332A (ja) | Ｐｌｌ回路 | |
| JP3132723B2 (ja) | 位相同期受信機 | |
| KR100244215B1 (ko) | 방송 신호 수신 장치 | |
| JPS622726B2 (ja) | ||
| JPH0630437B2 (ja) | 通信装置 | |
| JPH03284075A (ja) | 映像中間周波回路 | |
| JPH01202031A (ja) | 周波数ホッピング変調波受信回路 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ |