JPS6243377B2 - - Google Patents
Info
- Publication number
- JPS6243377B2 JPS6243377B2 JP56194056A JP19405681A JPS6243377B2 JP S6243377 B2 JPS6243377 B2 JP S6243377B2 JP 56194056 A JP56194056 A JP 56194056A JP 19405681 A JP19405681 A JP 19405681A JP S6243377 B2 JPS6243377 B2 JP S6243377B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- agc
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Description
【発明の詳細な説明】
本発明はPLLシンセサイザ式の受信装置に関
し、選局時などのようなPLL回路の非同期時に発
生するAGC電圧の変動やメータ表示の異常現象
を除去することを目的とする。
し、選局時などのようなPLL回路の非同期時に発
生するAGC電圧の変動やメータ表示の異常現象
を除去することを目的とする。
従来、PLLシンセサイザ式の受信機において、
選局周波数を変えようとすると、瞬間的にPLL回
路が非同期状態となり、目的とする周波数に安定
するまでに数ミリ秒から数百ミリ秒の時間を要し
ているものであつた。この間受信周波数は定まら
ず、中間周波増幅器からノイズが発生するためこ
れが検波されて低周波ノイズとなるとともに、一
般に検波出力の直流分を中間周波増幅器のAGC
電圧やシグナルメータの駆動用電圧として利用し
ていることから、これらの両電圧が瞬間的に大き
く変動するという欠点があつた。
選局周波数を変えようとすると、瞬間的にPLL回
路が非同期状態となり、目的とする周波数に安定
するまでに数ミリ秒から数百ミリ秒の時間を要し
ているものであつた。この間受信周波数は定まら
ず、中間周波増幅器からノイズが発生するためこ
れが検波されて低周波ノイズとなるとともに、一
般に検波出力の直流分を中間周波増幅器のAGC
電圧やシグナルメータの駆動用電圧として利用し
ていることから、これらの両電圧が瞬間的に大き
く変動するという欠点があつた。
本発明は上記のような従来の欠点を除去し、安
定な選局が行なえるようにしたもので、以下その
一実施例について図面とともに説明する。
定な選局が行なえるようにしたもので、以下その
一実施例について図面とともに説明する。
アンテナ1より入来した信号は高周波増幅器
2、周波数変換器3、中間周波増幅器5を経て検
波器6で検波され、その検波信号は低周波増幅器
7で増幅され、スピーカ8を駆動する。一方、局
部発振器4の出力は上記周波数変変換器3に供給
されているとともにPLL回路の可変分周器11に
供給されている。前記可変分周器11の分周出力
と基準周波数発振器12の出力とは位相比較器1
3で比較され、その比較出力14はローパスフイ
ルタ16を経て再び上記局部発振器4に供給さ
れ、発振周波数を制御する。すなわち位相同期ル
ープ(PLL)が構成されている。また、上記位相
比較器13の出力15は該位相比較器13が非同
期状態になつた時のみ発生される出力であり、こ
の出力によつて上記検波器6のAGC用出力端子
に接続されているスイツチ17がOFF状態とな
るようにしてある。上記PLL回路が同期状態にあ
る時は上記スイツチ17はON状態となつてお
り、上記検波器6の出力はコンデンサ18で比較
的周波数の高い成分が除かれた後AGC電圧また
はメータ電圧として、上記中間周波増幅器5の
AGC端子またはジグナルメータ回路10に供給
される。しかしながら、PLL回路が非同期状態に
なると前述のようにスイツチ17がOFF状態と
なり、中間周波増幅器5からのノイズ出力がカツ
トされると同時に直前のAGC電圧が上記コンデ
ンサ18で保持される。
2、周波数変換器3、中間周波増幅器5を経て検
波器6で検波され、その検波信号は低周波増幅器
7で増幅され、スピーカ8を駆動する。一方、局
部発振器4の出力は上記周波数変変換器3に供給
されているとともにPLL回路の可変分周器11に
供給されている。前記可変分周器11の分周出力
と基準周波数発振器12の出力とは位相比較器1
3で比較され、その比較出力14はローパスフイ
ルタ16を経て再び上記局部発振器4に供給さ
れ、発振周波数を制御する。すなわち位相同期ル
ープ(PLL)が構成されている。また、上記位相
比較器13の出力15は該位相比較器13が非同
期状態になつた時のみ発生される出力であり、こ
の出力によつて上記検波器6のAGC用出力端子
に接続されているスイツチ17がOFF状態とな
るようにしてある。上記PLL回路が同期状態にあ
る時は上記スイツチ17はON状態となつてお
り、上記検波器6の出力はコンデンサ18で比較
的周波数の高い成分が除かれた後AGC電圧また
はメータ電圧として、上記中間周波増幅器5の
AGC端子またはジグナルメータ回路10に供給
される。しかしながら、PLL回路が非同期状態に
なると前述のようにスイツチ17がOFF状態と
なり、中間周波増幅器5からのノイズ出力がカツ
トされると同時に直前のAGC電圧が上記コンデ
ンサ18で保持される。
したがつて、PLL回路が非同期の状態の時に
AGC電圧に混入されるノイズ成分が完全に除去
され、安定なAGCをかけることができるととも
に、シグナルメータが異常に振れることもなく、
表示も安定するものである。
AGC電圧に混入されるノイズ成分が完全に除去
され、安定なAGCをかけることができるととも
に、シグナルメータが異常に振れることもなく、
表示も安定するものである。
なお、上記低周波増幅器7のミユーテイング端
子21にも上記位相検波器13の出力15の信号
が印加されているが、これはPLL回路が非同期の
時に上記低周波増幅器7をミユーテイング状態と
し、異常なノイズがスピーカ8から発生されない
ようにするためである。
子21にも上記位相検波器13の出力15の信号
が印加されているが、これはPLL回路が非同期の
時に上記低周波増幅器7をミユーテイング状態と
し、異常なノイズがスピーカ8から発生されない
ようにするためである。
以上のように本発明は、簡単な構成によりPLL
回路の非同期時に中間周波増幅器から発生するノ
イズがAGC電圧に混入されることを除去でき、
またシグナルメータの異常な振れも防止でき、安
定な動作が得られるものである。
回路の非同期時に中間周波増幅器から発生するノ
イズがAGC電圧に混入されることを除去でき、
またシグナルメータの異常な振れも防止でき、安
定な動作が得られるものである。
図面は本発明の一実施例を示すブロツク図であ
る。 5…中間周波増幅器、6…検波器、10…シグ
ナルメータ回路、13…位相比較器、17…スイ
ツチ、18…コンデンサ。
る。 5…中間周波増幅器、6…検波器、10…シグ
ナルメータ回路、13…位相比較器、17…スイ
ツチ、18…コンデンサ。
Claims (1)
- 【特許請求の範囲】 1 PLL回路の非同期状態を検出する非同期検出
回路の出力により、中間周波増幅器のAGC回路
の開閉を制御し、開放にした時は、その開放する
直前のAGC電圧を保持し、その電圧を中間周波
増幅器に印加することを特徴とする受信装置。 2 PLL回路の非同期検出回路の出力により、非
同期状態を検出し、非同期時にシグナル レベル
メータの入力を開放するとともに、その開放する
直前の電圧を保持し、この電圧をメータ回路に印
加することを特徴とする特許請求の範囲第1項記
載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56194056A JPS5895469A (ja) | 1981-12-02 | 1981-12-02 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56194056A JPS5895469A (ja) | 1981-12-02 | 1981-12-02 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5895469A JPS5895469A (ja) | 1983-06-07 |
JPS6243377B2 true JPS6243377B2 (ja) | 1987-09-14 |
Family
ID=16318209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56194056A Granted JPS5895469A (ja) | 1981-12-02 | 1981-12-02 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5895469A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202031A (ja) * | 1988-02-08 | 1989-08-15 | Kokusai Electric Co Ltd | 周波数ホッピング変調波受信回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56114131U (ja) * | 1980-02-01 | 1981-09-02 |
-
1981
- 1981-12-02 JP JP56194056A patent/JPS5895469A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5895469A (ja) | 1983-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
US4654884A (en) | Radio receiver with switching circuit for elimination of intermodulation interference | |
JP2729028B2 (ja) | Fm搬送波の復調方法および復調回路 | |
US4326297A (en) | Noise suppressing device in FM receiver | |
JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
US4355413A (en) | Phase locked loop circuit | |
JP3356244B2 (ja) | テレビジョン信号受信装置 | |
JPS6243377B2 (ja) | ||
JPS5945273B2 (ja) | テレビジヨン受像機 | |
JPS5924191Y2 (ja) | シンセサイザ−受信機のafc回路 | |
US20050058296A1 (en) | Radio receiver | |
JPS627729B2 (ja) | ||
JPH0156580B2 (ja) | ||
JPS628577Y2 (ja) | ||
JPH021606A (ja) | 自動周波数制御回路 | |
JPS6157740B2 (ja) | ||
JPS5947496B2 (ja) | 受信機 | |
KR920001869A (ko) | 업컨버젼을 이용한 라디오파 수신회로 | |
JPS5935534B2 (ja) | Pll回路 | |
KR100244215B1 (ko) | 방송 신호 수신 장치 | |
JPH07260923A (ja) | レーダ装置用送信源 | |
JP2002320155A (ja) | テレビジョンチューナの中間周波回路 | |
JPS639153Y2 (ja) | ||
JP2810580B2 (ja) | Pll検波回路 | |
KR830001120B1 (ko) | 텔레비전 수상기 |