JPS5935534B2 - Pll回路 - Google Patents

Pll回路

Info

Publication number
JPS5935534B2
JPS5935534B2 JP55020212A JP2021280A JPS5935534B2 JP S5935534 B2 JPS5935534 B2 JP S5935534B2 JP 55020212 A JP55020212 A JP 55020212A JP 2021280 A JP2021280 A JP 2021280A JP S5935534 B2 JPS5935534 B2 JP S5935534B2
Authority
JP
Japan
Prior art keywords
transmission
transmitting
oscillator
frequency
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55020212A
Other languages
English (en)
Other versions
JPS56117437A (en
Inventor
豊太郎 沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP55020212A priority Critical patent/JPS5935534B2/ja
Publication of JPS56117437A publication Critical patent/JPS56117437A/ja
Publication of JPS5935534B2 publication Critical patent/JPS5935534B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching

Description

【発明の詳細な説明】 本発明は、プレストーク方式の無線装置に使用するPL
L回路に関し、更に詳細には無線装置を送信状態に切り
替えた場合の信号同期過程を改良したPLL回路に関す
る。
VHF帯やUHF帯の移動無線機として使用されるプレ
ストーク方式の無線送受信装置は、一般に次のような条
件を満すことが要求されている。
1 送信周波数および受信周波数の信号源としてPLL
(Phase−LockedLoop)回路の出力信号
は、高度なS/N(信号対雑音比)およびC/N(搬送
波電力対側帯波雑音電力比)を有すること。
2 スイッチ操作により無線送受信装置を受信状態から
送信状態に切り替えるとき、すなわちプレストーク時に
、PLL回路の位相同期時間が十分短いこと。
3 無線送受信装置が振動あるいは衝撃を受けたとき、
PLL回路の前記したS/NおよびC/Nの劣化が少な
いこと。
第1図はこのような厳しい条件を満すことのできる従来
用いられたPLL回路を示したものである。
この回路では各回路部品への電源供給を制御することに
より、無線送受信装置を送信状態または受信状態に切り
替える。図示しないプレストークスイッチに連動するス
イッチ1がこのためのスイッチであり、スイッチ1の接
片をa接点側に接続させるとPLL回路は送信状態とな
る。
この状態ではa接点に接続された電源ライン2を通じて
送信用基準発振器3および送信用電圧制御発振器4に電
源が供給され、これらが動作する。この結果送信用基準
周波数発振器3による周波数fR1の発振出力が位相比
較器5に供給される。ところで電源Vccに直接接続さ
れた電源ライン6を通じて、位相比較器5、ローパスフ
ィルタT緩衝増幅器8および分周器9には常時電源が供
給されている。
位相比較器5は送信用電圧制御発振器4から送信出力端
子1ロヘ供給される発振出力の一部を分周器9で分周し
て得られた信号と、前記した周波数fR、の発振出力と
の位相比較を行う。
そして位相差に応じて現われた出力電圧をローパスフイ
ルタ7を介して送信用電圧制御発振器4に印加する。送
信用電圧制御発振器4は印加電圧に応じて発振周波数を
変化させる。従つて分周器9の分周数をNとすると送信
用電圧制御発振器4は位相が同期した段階でN)KfR
lの周波数の信号を出力する。なおローパスフイルタ7
は不必要な雑音を除去してループの安定化を図るために
用いられる。また送信用電圧制御発振器4と分周器9の
間には緩衝増幅器8が設けられているが、これは分周器
9で発生するスプリアス成分を送信出力端子10へ直接
伝達させることを阻止する役割をもつ。次にスイツチ1
の接片をb接点側に接続させるとPLL回路は受信状態
となる。
そしてb接点側に接続された電源ライン11を通じて受
信用基準発振器12および受信用電圧制御発振器13に
電源が供給され、これらが動作する。この結果受信用電
圧制御発振器13から受信出力端子14へ供給される発
振出力の一部を分周器9で分周して得られた信号と、受
信用基準周波数発振器12から出力される周波数FR2
の発振出力との位相差が位相比較器5で検出される。
そして前記したと同様の原理で受信出力端子10からN
×FR2の周波数をもつ信夛が出力される。このPLL
回路では分周器9の分周数NをVHF帯の無線送受信装
置の場合4または8、あるいはUHF帯の無線送受信装
置の場合8というようにできるだけ小さな値に設定して
いる。そして位相比較器5による位相比較周波数を数1
0MHzと高く設定しているので、位相同期ループの自
然角周波数ωnを非常に大きな値とすることができる。
従つて自然周波数Fn(一ωn/2π)を例えばほぼ4
00?とすることができ、位相同期ループから出力され
る出力信号のS/NまたはC/Nを広いオフセツト周波
数の範囲でほぼ次式の関係に保つことができる。出力信
号のS/N(またはC/N)〔DB〕一基準周波数発振
器に使用している水晶発振器のS/N(またはC/N)
〔DB〕+2010gNCdB〕。
この結果振動や衝撃による電圧制御発振器のS/Nまた
はC/Nの劣化については、ループ利得が大きいので十
分抑圧することができた。またPLL回路の同期時間も
非常に短かくできる等の長所があつた。ところがこのP
LL回路は、無線送受信装置を受信状態から送信状態に
切り換えた直後、妨害電波の原因となる同期のとれてい
ない信号を出力するという欠点があつた。
すなわちこの回路では前記した理由で位相同期時間を理
論的に数μSec以下とすることができるが、実際には
スイツチ1の切換えによる送信用基準発振器3の立上り
時間が数Msecと非常に遅く、この間先に立上つた送
信用電圧制御発振器4から同期のとれない信号が出力さ
れてしまつていた。スイツチをa接点に切り換えた時点
からの時間変化t(Msec)を横軸にとつた第2図は
このような現象を説明するためのものである。
このうち同図aは縦軸に送信用基準周波数発振器3の整
流された出力レベルをとつて、送信用基準周波数発振器
3の立上り状態を示している。送信用基準周波数発振器
3の立上りはスイツチ1の切り換えによる電源電圧の立
上り時間によつても影響を受けるが、時定数が小さく設
定して電源電圧の立上り時間を10μSec以下とすれ
ば、送信用基準周波数発振器3の立上りをこの分だけ多
少短縮することができる。
ところが送信用基準周波数発振器3を構成する水晶発振
器の水晶振動子は、そのQ(QualltyfactO
r)が非常に大きいため電源が印加されてから定常状態
に達するまでに結局数Msec(図では約2msec)
を要してしまつO一方、送信用電圧制御発振器4の方は
、その周波数決定要因となる素子のQが比較的小さい。
従つて縦軸に送信用電圧制御発振器4の整流された出力
レベルをとつた第2図bから明らかなようにスイツチ1
によつて電源電圧が印加されるとほぼ同時に、送信用電
圧制御発振器4は定常の発振出力に到達する。この結果
縦軸に送信用電圧制御発振器4を制御する制御電圧(ロ
ーパスフイルタ7の出力電圧)VcOnをとつた第2図
Cから明らかなように、スイツチ1が切り換えられてか
ら水晶発振器が定常状態に到達するまでの間(図では約
1.5msec)、制御電圧VcOnは高い周波数で振
動する。これにより送信用電圧制御発振器4はこの間異
常な周波数変調を受け、同期のとれない信号を出力して
しまう。なお制御電圧VcOnの振動は、スイツチ1を
切り換えた直後と同期状態に入る直前において極大とな
つている。
前者のものは、受信用基準周波数発振器12内の水晶発
振器の出力が、スイツチ1の切り換えによつて立下がる
過程で生じる。また後者のものは送信用基準周波数発振
器3内の水晶発振器の出力が、スイツチ1の切り換えに
よつて立上る過程で生じる。このような同期のとれない
信号が送信出力端子10に供給されアンテナから空中に
発射される時間は、遂Msec以下の非常に短い時間で
ある。
しかしながら、この信号は規定の周波数範囲に収まらな
いので、時として交信中の受信機以外の受信機に受信さ
れてしまい。クリツク音として妨害を与えることがある
。従つてPLL回路を用いた従来のプレストーク方式の
無線送受信装置では、PLL回路から同期のとれない信
号が出力されている間送信出力を断とする対策が採られ
Cいた。
ところでこの種の無線送受信装置では送信用の電力増幅
部における増幅器の段数をできるだけ少くfる必要があ
り、送信用電圧制御発振器4の出力をできるだけ大きく
する要請があつた。しかしながらこの要請に応えると送
信用電圧制御発振器4の出力側に送信出力を断とする有
効なゲート回路を構成することができない。従つて従来
のPLL回路では結局送信用電圧制御発振器4の出力を
十分増大させえないという問題があつた。本発明はこの
ような事情に鑑みてなされたもので、送信用電圧制御発
振器の出力信号にすでに非同期の信号を含むことのない
PLL回路を提供することを目的とする。
本発明では無線送受信装置が受信状態から送信状態に切
り換えられてから送信用基準周波数発振器が定常状態に
到達するまでの間、送信用電圧制制発振器の動作を停止
させることとして、前記した目的を達成する。
以下実施例に゛つき本発明を詳細に説明する。
第1図と同一部分には同一の符号を付した第3図は本発
明の一実施例におけるPLL回路を示したものである。
この回路では、プレストークスイツチに連動したスイツ
チ1のa接点と送信用電圧制御発振器4とを結ぶ電源ラ
イン2Aの途中に、遅延回路15を介在させている。こ
れに対してa接点と送信用基準周波数発振器3とを結ぶ
電源ライン2Bは直結されている。無線送受信装置が受
信状態にあるときスイツチ1の接片はb接点に接続され
ており、電源Vcは電源ライン11を通じて受信用基準
周波数発振器12と受信用電圧制御発振器13に供給さ
れている。
また電源Vccは電源ライン6を通じて位相比較器5、
ローパスフイルタ7、緩衝増幅器8、それに分周器9へ
常時供給されている。この結果受信用基準周波数発振器
12の発振周波数をFR2また分周器9の分周数をNと
すると、受信出力端子14にはNXfR2の周波数を)
つ出力信号が得られる。無線送受信装置の扱者がプレス
トークスイツチを操作し、装置を受信状態から送信状態
に切り換えたとする。
このときプレストークスイツチに連動するスイツチ1の
接片はa接点に接続される。この時点から電源ライン2
Bを通じて送信用基準周波数発振器3に電源が供給され
る。スイツチ1をa接点に切換えた時点からの時間変化
t(Msec)を横軸にとつた第4図において縦軸に送
信用基準周波数発振器3の整流された出力レベルをとつ
た同図aは、この状態における同発振器3の立ち上り状
態を示したものである。
この図に示されるように送信用基準周波数発振器3は約
2msecで定常状態に到達する。一方縦軸に送信用電
圧制御発振器4の整流された出力レベルをとつた同図b
に示されるように、送信用電圧制御発振器4への電源の
供給は、遅延回路15により約3msec遅延される。
この遅延時間は送信用基準周波数発振器3が立上がる時
間に若干の余裕をみて設定されている。第5図はこの遅
延回路の具体的構成を表わしたものである。
スイツチ1がa接点側に切り換わると、抵抗R1を通じ
て電流が流れコンデンサC1が充電される。これに伴い
抵抗R2,R3を介してコレクタを電源Vccに接続し
たエミツタ接地型トランジスタTRlのベース電位が上
昇する。そして抵抗R1およびコンデンサC1により定
まる時定数でトランジスタTRlが導通する。この時間
を約3msecに設定しておく。エミツタを電源Vcc
に接続しベースを前記抵抗R2,R3の分圧点に接続し
たトランジスタTR2もトランジスタTRlの導通時に
導通する。
この結果スイツチ1の切り換えから約3msec後に、
トランジスタTR2のコレクタから送信用電圧制御発振
器4へ電源が供給されることとなる。なおスイツチ1の
a接点とアース間に接続された抵抗R4は、スイツチ1
がb接点側に切り換えられたときコンデンサC1の電荷
を放電させるためのものである。
第4図Cは縦軸に送信用電圧制御発振器4を制御する制
御電圧VcOnすなわちローパスフイルタ7の出力電圧
をとつたものである。
送信用電圧制御発振器4に電源が供給されていないとき
、同発振器4の出力はない。従つて位相比較器5はこの
間位相比較器5自身が持つ無人力時のバイアス電圧、こ
の場合約7.5Vの電圧を出力する。スイツチ1か切り
換えられてから約3msec後、送信用電圧制御発振器
4に電源が供給8れると、これとほぼ同時に同発振器4
が立上がる。これと共に位相比較器5は、送信用基準周
波数発振器3から供給される定常状態に達した発振出力
と分周器9により分周された送信用電圧制御発振器4の
発振出力とを比較する。この結果PLL回路は送信用電
圧制御発振器4の立土りとほぼ同時に同期を完了する。
これにより制御電圧VcOnは送信用電圧制御発振器4
を規定の周波数で発振させるための電圧、この場合は約
7.8VV)電圧に落ち着く。詳細に観測したところ送
信用電圧制御発振器4に電源が供給されてから同期が完
了するまでの時間は、50μSec以下であつた。この
ように本発明によれば送信用電圧制御発振器が同期のと
れない信号を出力する時間は実用上問題とならない時間
となるので、送信出力を一時的に断とするゲート回路が
不要となる。
従つて送信用電圧制御発振器の発振出力を自由に大きく
することができ、次段の電力増幅部における増幅器の段
数を減少させることができるので、無線送受信装置の小
型化、低価格化を図ることがでさる。なお、本実施例で
は各回路部品の動作の制御を電源の供給のオン・オフに
より行つたが、これ以外の方法で行うことも可能である
ことはいうまでもない。
【図面の簡単な説明】
第1図は従来のPLL回路のプロツク図、第2図はこの
PLL回路における同期過程を説明するためのメモリシ
ンクロスコープ波形図、第3図〜第5図は本発明の一実
施例を説明するためのもので、このうち第3図はPLL
回路のプロツク図、第4図はこのPLL回路における同
期過程を説明するためのメモリシンクロスコープによる
波形図、第5図は遅延回路の回路図である。 1・・・・・・スイツチ、3・・・・・・送信用基準周
波数発振器、4・・・・・・送信用電圧制御発振器、5
・・・・・・位相比較器、7・・・・・・ローパスフイ
ルタ、9・・・・・・分周器、12・・・・・・受信用
基準周波数発振器、13・・・・・・受信用電圧制御発
振器、15・・・・・・遅延回路。

Claims (1)

  1. 【特許請求の範囲】 1 送信周波数および受信局部発振周波数の信号源とし
    てPLL回路を用い、このPLL回路を構成する位相比
    較器、ローパスフィルタおよび分周器を少くとも送受信
    兼用の部品として使用する一方、基準周波数発振器およ
    び電圧制御発振器を送信用と受信用に各々独立して設け
    、プレストークスイッチの操作に連動してこれらを切り
    換えて使用して装置を送信状態または受信状態に置くプ
    レストーク方式の無線送信装置において、プレストーク
    スイッチの操作により受信状態から送信状態に切換わる
    とき、送信用基準周波数発振器が動作を開始してから少
    なくともこれが定常状態に達するまでの間、送信用電圧
    制御発振器の動作開始を禁止する遅延回路を設けたこと
    を特徴とするPLL回路。 2 遅延回路が送信用電圧制御発振器への電源供給を所
    定時間遅延させる回路であることを特徴とする特許請求
    の範囲第1項記載のPLL回路。
JP55020212A 1980-02-20 1980-02-20 Pll回路 Expired JPS5935534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55020212A JPS5935534B2 (ja) 1980-02-20 1980-02-20 Pll回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55020212A JPS5935534B2 (ja) 1980-02-20 1980-02-20 Pll回路

Publications (2)

Publication Number Publication Date
JPS56117437A JPS56117437A (en) 1981-09-14
JPS5935534B2 true JPS5935534B2 (ja) 1984-08-29

Family

ID=12020852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55020212A Expired JPS5935534B2 (ja) 1980-02-20 1980-02-20 Pll回路

Country Status (1)

Country Link
JP (1) JPS5935534B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434589Y2 (ja) * 1986-06-27 1992-08-18
JPH03113543U (ja) * 1990-03-05 1991-11-20
KR101904749B1 (ko) * 2012-05-10 2018-10-08 삼성전자주식회사 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버

Also Published As

Publication number Publication date
JPS56117437A (en) 1981-09-14

Similar Documents

Publication Publication Date Title
JP3818624B2 (ja) 無線通信システム
JP2574252B2 (ja) 掃引受信機の受信感度制御方式
JPS61157028A (ja) 周波数シンセサイザ
JPS627728B2 (ja)
US4355413A (en) Phase locked loop circuit
KR960000523B1 (ko) 수신기
US5995169A (en) SIF signal processing circuit
EP0521403B1 (en) Radio receiver capable of suppressing a frequency drift in an intermediate frequency
JPS5935534B2 (ja) Pll回路
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
US3987399A (en) Radio receiver
JPS6233400Y2 (ja)
JPS627729B2 (ja)
JPH0156580B2 (ja)
JPS5834831Y2 (ja) 周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置
JPS593616Y2 (ja) 掃引形選局装置
JPS6339129B2 (ja)
JPH026687Y2 (ja)
JPS6157740B2 (ja)
JPS5947496B2 (ja) 受信機
JPH0318369B2 (ja)
JPS6243377B2 (ja)
JPH0225566B2 (ja)
JPH0220930A (ja) シンセサイザ・チューナ
JPH0473885B2 (ja)