JPS5834831Y2 - 周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置 - Google Patents
周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置Info
- Publication number
- JPS5834831Y2 JPS5834831Y2 JP1978039849U JP3984978U JPS5834831Y2 JP S5834831 Y2 JPS5834831 Y2 JP S5834831Y2 JP 1978039849 U JP1978039849 U JP 1978039849U JP 3984978 U JP3984978 U JP 3984978U JP S5834831 Y2 JPS5834831 Y2 JP S5834831Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- isolation device
- receiver
- frequency phase
- noise isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Noise Elimination (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案は周波数位相同期回路(PLL)により周波数合
成される型式の受信機を自動同調させるために選局中に
発生する耳障りなノイズを遮断することを目的とし、外
部からのトリガパルスによって励振するとこれと容易に
同期して一定幅のパルス送出ができる性質を有する単安
定マルチバイブレータを利用し、ミュート期間を任意な
一定期間に選ぶことのできる周波数位相同期型受信機の
アンロック時局間ノイズ遮断装置に関する。
成される型式の受信機を自動同調させるために選局中に
発生する耳障りなノイズを遮断することを目的とし、外
部からのトリガパルスによって励振するとこれと容易に
同期して一定幅のパルス送出ができる性質を有する単安
定マルチバイブレータを利用し、ミュート期間を任意な
一定期間に選ぶことのできる周波数位相同期型受信機の
アンロック時局間ノイズ遮断装置に関する。
一般にPLL回路は、受信機或は送信機においてもオフ
セット周波数又は直接搬送周波数を得るのに利用されて
いるが、特に受信機において同調周波数を自動的に選局
する場合、同調周波数に達したときにはPLL1が正確
にロックするが、選局操作期間つまり同調周波数を求め
て掃引中にはロックが外れているためPLLの出力即ち
制御電圧発振器(VCO)からは常に高速のパルス状出
力が送出されている。
セット周波数又は直接搬送周波数を得るのに利用されて
いるが、特に受信機において同調周波数を自動的に選局
する場合、同調周波数に達したときにはPLL1が正確
にロックするが、選局操作期間つまり同調周波数を求め
て掃引中にはロックが外れているためPLLの出力即ち
制御電圧発振器(VCO)からは常に高速のパルス状出
力が送出されている。
通常PLLが自走状態にあるとき即ちアンロック期間中
は、位相比較器(P/C)から同期外れ信号が端子(T
LD)に送出しているので、このアンロック検出信号を
利用することができるが、高速パルス状に送出されるた
めこのまXミュート信号とすることは却ってノイズの遮
断にならない。
は、位相比較器(P/C)から同期外れ信号が端子(T
LD)に送出しているので、このアンロック検出信号を
利用することができるが、高速パルス状に送出されるた
めこのまXミュート信号とすることは却ってノイズの遮
断にならない。
本考案は上記の難点に鑑み、波形竪型とミュート期間を
一定に保つために単安定マルチバイブレータのもつ属性
を利用して掃引期間中のノイズ送出を防止しようとする
ものである。
一定に保つために単安定マルチバイブレータのもつ属性
を利用して掃引期間中のノイズ送出を防止しようとする
ものである。
以下に本考案の実施例について図により説明する。
先づ1は受信機の周波数合成のために受信回路に組込ま
れた周波数位相同期回路であって、基準発振器(OSC
)の発振周波数を分周器(DIV)により分割して位相
比較器(P/C)に加え、他方プログラマブル分周器(
P、DIV)によって電圧制御発振器(VCO)の帰還
周波数を分周して位相比較器に加えて両人力の周波数と
位相の差違を比較し、規定のVCO出力周波数に自動的
に同期させる周知な構成である。
れた周波数位相同期回路であって、基準発振器(OSC
)の発振周波数を分周器(DIV)により分割して位相
比較器(P/C)に加え、他方プログラマブル分周器(
P、DIV)によって電圧制御発振器(VCO)の帰還
周波数を分周して位相比較器に加えて両人力の周波数と
位相の差違を比較し、規定のVCO出力周波数に自動的
に同期させる周知な構成である。
ここにTLDはこのPLLの同期外れ即ち受信機が同調
周波数を掃引している期間にアンロック状態を呈する信
号を送出させる検出端子である。
周波数を掃引している期間にアンロック状態を呈する信
号を送出させる検出端子である。
2は一対のトランジスタQl。Q2を交互にオン、オフ
してコンデンサの充、放電によりパルスを発生する単安
定マルチバイブレータである。
してコンデンサの充、放電によりパルスを発生する単安
定マルチバイブレータである。
Q3は音声増幅器(A−AA什)の入力側において音声
信号入力ラインと接地との間をそのベース極に加わるパ
ルス信号で短絡して音声信号入力を遮断するスイッチで
ある。
信号入力ラインと接地との間をそのベース極に加わるパ
ルス信号で短絡して音声信号入力を遮断するスイッチで
ある。
このような出路構成によれば、受信機の同調周波数を掃
引中に送出されるPLLのアンロック検出信号を単安定
マルチバイブレータが受けてその高速人力パルスをトリ
ガとして一定の幅をもった出力パルスが音声入力スイッ
チに加えられるので、多くのノイズ成分が含まれるアン
ロック検出信号はこのマルチバイブレークによって波形
竪型され、確実な一定幅のパルスに変換される。
引中に送出されるPLLのアンロック検出信号を単安定
マルチバイブレータが受けてその高速人力パルスをトリ
ガとして一定の幅をもった出力パルスが音声入力スイッ
チに加えられるので、多くのノイズ成分が含まれるアン
ロック検出信号はこのマルチバイブレークによって波形
竪型され、確実な一定幅のパルスに変換される。
かくて本考案によれば、受信機の自動選局中にPLLが
発振する高周波ノイズが単安定マルチバイブレータを介
在させることによって波形竪型されしかも一定幅のパル
スに変換されるため、音声入力を確実に遮断でき掃引中
に耳障りなノイズに悩まされることが一切なくなる。
発振する高周波ノイズが単安定マルチバイブレータを介
在させることによって波形竪型されしかも一定幅のパル
スに変換されるため、音声入力を確実に遮断でき掃引中
に耳障りなノイズに悩まされることが一切なくなる。
又PLL、マルチバイブレータ、音声入力開閉スイッチ
を一体に高集積化しても例等障害を生ぜず小形化に寄与
するほか、これら単安定マルチバイブレータを除く構成
要素を既設した受信機に対してもきわめて簡単に局間ノ
イズの遮断性能を付加することができる。
を一体に高集積化しても例等障害を生ぜず小形化に寄与
するほか、これら単安定マルチバイブレータを除く構成
要素を既設した受信機に対してもきわめて簡単に局間ノ
イズの遮断性能を付加することができる。
図はPLLシンセキイザを備えた受信機に本考案装置を
適用した実施例の回路結線図である。 1・・・・・・PLL、2・・・・・・単安定マルチバ
イブレータ、Q3・・・・・・音声入力開閉スイッチ。
適用した実施例の回路結線図である。 1・・・・・・PLL、2・・・・・・単安定マルチバ
イブレータ、Q3・・・・・・音声入力開閉スイッチ。
Claims (1)
- 周波数位相同期回路を備えた自動同調受信機において、
同調周波数の掃引期間中、上記周波数位相同期回路の同
期外れ検出信号を入力とする単安定マルチバイブレータ
と、この単安定マルチバイブレークの出力によって音声
増幅器の入力側を短絡接地するスイッチとを備えたこと
を特徴とする周波数位相同期型受信機のアンロック時局
間ノイズ遮断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978039849U JPS5834831Y2 (ja) | 1978-03-28 | 1978-03-28 | 周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978039849U JPS5834831Y2 (ja) | 1978-03-28 | 1978-03-28 | 周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54143119U JPS54143119U (ja) | 1979-10-04 |
JPS5834831Y2 true JPS5834831Y2 (ja) | 1983-08-05 |
Family
ID=28907444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1978039849U Expired JPS5834831Y2 (ja) | 1978-03-28 | 1978-03-28 | 周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5834831Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62210736A (ja) * | 1986-03-11 | 1987-09-16 | Aikomu Kk | ノイズブランカゲート制御回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4970524A (ja) * | 1972-11-09 | 1974-07-08 | ||
JPS5057114A (ja) * | 1973-09-18 | 1975-05-19 |
-
1978
- 1978-03-28 JP JP1978039849U patent/JPS5834831Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4970524A (ja) * | 1972-11-09 | 1974-07-08 | ||
JPS5057114A (ja) * | 1973-09-18 | 1975-05-19 |
Also Published As
Publication number | Publication date |
---|---|
JPS54143119U (ja) | 1979-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5015971A (en) | Frequency agile microwave signal generator | |
US4926140A (en) | High gain zero offset linear phase detector apparatus | |
EP0315489A3 (en) | Fast frequency settling signal generator utilizing a frequency locked-loop | |
EP0583804B1 (en) | A phase locked loop circuit | |
US4720688A (en) | Frequency synthesizer | |
JPS627728B2 (ja) | ||
JPS5834831Y2 (ja) | 周波数位相同期型受信機のアンロツク時局間ノイズ遮断装置 | |
FI922708A0 (fi) | Krets foer detektering av en televisionssignal. | |
US6549598B1 (en) | Clock signal extraction circuit | |
JPS5924191Y2 (ja) | シンセサイザ−受信機のafc回路 | |
CA2351759A1 (en) | Phase-locked loop | |
JPS5832357Y2 (ja) | デジタルシンセサイザ送信機の一時停止回路 | |
JP3818694B2 (ja) | テレビジョン信号の受信回路 | |
JPS5935534B2 (ja) | Pll回路 | |
Berenguer Sau et al. | Improvement of the pull in range and acquisition time of a microwave PLL system by injection locking the VCO | |
JPS594888B2 (ja) | Am受信機の自動選局装置 | |
JPS5915143Y2 (ja) | デジタル表示切換回路 | |
JPS627729B2 (ja) | ||
JP2673365B2 (ja) | 空胴共振器の共振周波数制御装置 | |
JP2560902B2 (ja) | 位相同期受信機 | |
JPS6019857B2 (ja) | 受信機 | |
JP2569508B2 (ja) | Pll回路 | |
WO2000014882A1 (en) | Frequency synthesizers | |
JPS5910817Y2 (ja) | 受信機の同調回路 | |
JPH02147942U (ja) |