JP3132723B2 - 位相同期受信機 - Google Patents
位相同期受信機Info
- Publication number
- JP3132723B2 JP3132723B2 JP09038522A JP3852297A JP3132723B2 JP 3132723 B2 JP3132723 B2 JP 3132723B2 JP 09038522 A JP09038522 A JP 09038522A JP 3852297 A JP3852297 A JP 3852297A JP 3132723 B2 JP3132723 B2 JP 3132723B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- converter
- output
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、位相同期受信機に
関し、特に信号の捕捉を高速かつ正確に行い得る衛星通
信システム用の位相同期受信機に関する。
関し、特に信号の捕捉を高速かつ正確に行い得る衛星通
信システム用の位相同期受信機に関する。
【０００２】
【従来の技術】一般に、衛星通信システム用の受信機
は、衛星からの微弱な電波を受信するため、狭い帯域で
高感度の位相同期を行う位相同期回路を用いて構成され
ており、例えば、特開平５−６３７４０号公報に記載さ
れているような位相同期受信機が知られている。図４
は、前記公報に記載されている位相同期受信機のブロッ
ク図である。
は、衛星からの微弱な電波を受信するため、狭い帯域で
高感度の位相同期を行う位相同期回路を用いて構成され
ており、例えば、特開平５−６３７４０号公報に記載さ
れているような位相同期受信機が知られている。図４
は、前記公報に記載されている位相同期受信機のブロッ
ク図である。
【０００３】図４において、受信信号は混合器１におい
て電圧制御発振器４の出力と混合されて中間周波数帯に
周波数変換された後、利得制御増幅器２に入力される。
利得制御増幅器２の出力は、共通の基準信号発生器６か
らの基準信号を受け入れる位相検波器３及び同期検波器
５にそれぞれ入力される。位相検波器３の出力は、通常
は信号切替器１１、低域ろ波器（ＬＰＦ）１５を介して
電圧制御発振器４に加えられることにより、位相同期ル
ープ（ＰＬＬ）を形成している。一方、同期検波器５の
出力は低域ろ波器（ＬＰＦ）７を介して利得制御増幅器
２に加えられ、自動利得制御ループ（ＡＧＣループ）を
形成している。
て電圧制御発振器４の出力と混合されて中間周波数帯に
周波数変換された後、利得制御増幅器２に入力される。
利得制御増幅器２の出力は、共通の基準信号発生器６か
らの基準信号を受け入れる位相検波器３及び同期検波器
５にそれぞれ入力される。位相検波器３の出力は、通常
は信号切替器１１、低域ろ波器（ＬＰＦ）１５を介して
電圧制御発振器４に加えられることにより、位相同期ル
ープ（ＰＬＬ）を形成している。一方、同期検波器５の
出力は低域ろ波器（ＬＰＦ）７を介して利得制御増幅器
２に加えられ、自動利得制御ループ（ＡＧＣループ）を
形成している。
【０００４】受信信号の初期捕捉を行うときには、前記
位相同期ループを解除するとともに、マイクロプロセッ
サ９から所定範囲の受信周波数を掃引するデータを送出
し、該送出された掃引データをＤ／Ａ変換器１０によっ
てアナログ電圧に変換して電圧制御発振器４に直接供給
する。マイクロプロセッサ９は、メモリ８に書き込まれ
ている制御プログラムによって周波数捕捉動作を実行す
る。即ち、図５あるいは図６に示されているように、受
信信号捕捉動作が開始されると、掃引開始周波数に相当
するデータがマイクロプロセッサ９から送出され、Ｄ／
Ａ変換器１０を介して電圧制御発振器４に供給される。
位相同期ループを解除するとともに、マイクロプロセッ
サ９から所定範囲の受信周波数を掃引するデータを送出
し、該送出された掃引データをＤ／Ａ変換器１０によっ
てアナログ電圧に変換して電圧制御発振器４に直接供給
する。マイクロプロセッサ９は、メモリ８に書き込まれ
ている制御プログラムによって周波数捕捉動作を実行す
る。即ち、図５あるいは図６に示されているように、受
信信号捕捉動作が開始されると、掃引開始周波数に相当
するデータがマイクロプロセッサ９から送出され、Ｄ／
Ａ変換器１０を介して電圧制御発振器４に供給される。
【０００５】電圧制御発振器４からは、掃引開始周波数
に相当する局部発振周波数が出力され、混合器１におい
て受信信号と混合されて中間周波数に変換された信号が
利得制御増幅器２に入力される。利得制御増幅器の出力
レベルは同期検波器５により検出され、ＬＰＦ７を介し
て利得制御増幅器２に利得制御信号として供給されると
ともにＡ／Ｄ変換器１４によりデジタルデータに変換さ
れてマイクロプロセッサ９に取り込まれ、受信レベルと
してメモリ８に記憶される。マイクロプロセッサ９はこ
の動作を所定の周波数範囲にわたって実行した後、メモ
り８から最大受信レベルを示すデータを探し出し、当該
最大受信レベルに対応するデータの近傍のデータをＤ／
Ａ変換器１０を介して電圧制御発振器４に掃引電圧とし
て供給する。同期検出器１２は、同期検波器５の出力か
ら位相同期ループの同期、非同期を判定し、同期したと
きに信号切替器１１をＰＬＬループ側に切り換える。
に相当する局部発振周波数が出力され、混合器１におい
て受信信号と混合されて中間周波数に変換された信号が
利得制御増幅器２に入力される。利得制御増幅器の出力
レベルは同期検波器５により検出され、ＬＰＦ７を介し
て利得制御増幅器２に利得制御信号として供給されると
ともにＡ／Ｄ変換器１４によりデジタルデータに変換さ
れてマイクロプロセッサ９に取り込まれ、受信レベルと
してメモリ８に記憶される。マイクロプロセッサ９はこ
の動作を所定の周波数範囲にわたって実行した後、メモ
り８から最大受信レベルを示すデータを探し出し、当該
最大受信レベルに対応するデータの近傍のデータをＤ／
Ａ変換器１０を介して電圧制御発振器４に掃引電圧とし
て供給する。同期検出器１２は、同期検波器５の出力か
ら位相同期ループの同期、非同期を判定し、同期したと
きに信号切替器１１をＰＬＬループ側に切り換える。
【０００６】
【発明が解決しようとする課題】この従来の受信信号捕
捉動作においては、利得制御増幅器２は自動利得制御ル
ープ（ＡＧＣループ）により利得制御されているため
に、周波数掃引により生ずる中間周波数の信号強度の変
化に対応して利得制御増幅器２の利得が変化するので、
その利得が一定となって利得制御増幅器２の出力が安定
するまで、これを入力とする同期検波器５の出力も一定
とならず、その間は検波結果が得られない。即ち、電圧
制御発振器４に入力される制御電圧が変化すると、混合
器１に入力される前記電圧制御発振器４の出力周波数が
変化し、前記混合器１から出力される中間周波数信号の
レベルが変化する。この信号は利得制御増幅器２により
増幅され、位相検波器３及び同期検波器５に入力され
る。その結果、前記位相検波器３及び同期検波器５の出
力が変化する。
捉動作においては、利得制御増幅器２は自動利得制御ル
ープ（ＡＧＣループ）により利得制御されているため
に、周波数掃引により生ずる中間周波数の信号強度の変
化に対応して利得制御増幅器２の利得が変化するので、
その利得が一定となって利得制御増幅器２の出力が安定
するまで、これを入力とする同期検波器５の出力も一定
とならず、その間は検波結果が得られない。即ち、電圧
制御発振器４に入力される制御電圧が変化すると、混合
器１に入力される前記電圧制御発振器４の出力周波数が
変化し、前記混合器１から出力される中間周波数信号の
レベルが変化する。この信号は利得制御増幅器２により
増幅され、位相検波器３及び同期検波器５に入力され
る。その結果、前記位相検波器３及び同期検波器５の出
力が変化する。
【０００７】ＡＧＣループを構成する前記同期検波器５
の出力変化は、前記利得制御増幅器２にフィードバック
され、前記利得制御増幅器の利得を変化させる。これに
より、前記位相検波器３及び同期検波器５の入力は再び
変化する。この一連の動作のため、変化量に対してＡＧ
Ｃループの動作が安定するまで、前記電圧制御発振器４
に入力される制御電圧（掃引信号）に対応した検波結果
を得ることができない。
の出力変化は、前記利得制御増幅器２にフィードバック
され、前記利得制御増幅器の利得を変化させる。これに
より、前記位相検波器３及び同期検波器５の入力は再び
変化する。この一連の動作のため、変化量に対してＡＧ
Ｃループの動作が安定するまで、前記電圧制御発振器４
に入力される制御電圧（掃引信号）に対応した検波結果
を得ることができない。
【０００８】したがって、周波数掃引を行う場合、１ス
テップ周波数を変化させてからメモリ８に記憶する検波
結果を得るまでに、利得制御増幅器２の利得が安定する
時間つまりＡＧＣループの時定数を考慮した期間だけ待
たなければならず、捕捉動作に時間がかかるという問題
があった。
テップ周波数を変化させてからメモリ８に記憶する検波
結果を得るまでに、利得制御増幅器２の利得が安定する
時間つまりＡＧＣループの時定数を考慮した期間だけ待
たなければならず、捕捉動作に時間がかかるという問題
があった。
【０００９】本発明は、前記の問題点を解消することを
目的とし、受信信号の初期捕捉を高速かつ正確に行うこ
とができる位相同期受信機を提供することである。
目的とし、受信信号の初期捕捉を高速かつ正確に行うこ
とができる位相同期受信機を提供することである。
【００１０】
【課題を解決するための手段】本発明の位相同期受信機
は、受信信号が捕捉されている場合には、同期検波器の
出力を利得制御増幅器にフィードバックしてＡＧＣルー
プを動作させ、一方、受信信号の捕捉動作中において、
周波数掃引動作中はＡＧＣループを停止し、利得制御増
幅器には一定の制御電圧を加え、利得一定の増幅器とし
て動作させるようにしている。すなわち、受信信号の捕
捉動作における周波数掃引動作中は、マイクロプロセッ
サが、一定の信号をＤ／Ａ変換器へ出力し、Ｄ／Ａ変換
器によってアナログ変換された一定の電圧を制御信号と
して利得制御増幅器に加える。
は、受信信号が捕捉されている場合には、同期検波器の
出力を利得制御増幅器にフィードバックしてＡＧＣルー
プを動作させ、一方、受信信号の捕捉動作中において、
周波数掃引動作中はＡＧＣループを停止し、利得制御増
幅器には一定の制御電圧を加え、利得一定の増幅器とし
て動作させるようにしている。すなわち、受信信号の捕
捉動作における周波数掃引動作中は、マイクロプロセッ
サが、一定の信号をＤ／Ａ変換器へ出力し、Ｄ／Ａ変換
器によってアナログ変換された一定の電圧を制御信号と
して利得制御増幅器に加える。
【００１１】一方、受信信号は、利得が一定に設定され
ている利得制御増幅器によって増幅された後、同期検波
され、Ａ／Ｄ変換器によりデジタル信号に変換されてマ
イクロプロセッサに入力される。マイクロプロセッサは
この検波出力レベルを計測し、そのときの電圧制御発振
器への制御電圧（掃引信号）とともにメモリに記憶させ
る。この間，ＡＧＣループは動作していないため、掃引
中の各周波数における利得一定な同期検波出力が、即座
に正しく対応して得られる。
ている利得制御増幅器によって増幅された後、同期検波
され、Ａ／Ｄ変換器によりデジタル信号に変換されてマ
イクロプロセッサに入力される。マイクロプロセッサは
この検波出力レベルを計測し、そのときの電圧制御発振
器への制御電圧（掃引信号）とともにメモリに記憶させ
る。この間，ＡＧＣループは動作していないため、掃引
中の各周波数における利得一定な同期検波出力が、即座
に正しく対応して得られる。
【００１２】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図である。受信信号は混合器１において電圧
制御発振器４の出力と混合されて中間周波数帯に周波数
変換された後、利得制御増幅器２に入力される。利得制
御増幅器２の出力は、共通の基準信号発生器６からの基
準信号を受け入れる位相検波器３及び同期検波器５にそ
れぞれ入力される。位相検波器３の出力は、通常は信号
切替器１１、ＬＰＦ１５を介して電圧制御発振器４に加
えられることにより、位相同期ループ（ＰＬＬ）を形成
している。
すブロック図である。受信信号は混合器１において電圧
制御発振器４の出力と混合されて中間周波数帯に周波数
変換された後、利得制御増幅器２に入力される。利得制
御増幅器２の出力は、共通の基準信号発生器６からの基
準信号を受け入れる位相検波器３及び同期検波器５にそ
れぞれ入力される。位相検波器３の出力は、通常は信号
切替器１１、ＬＰＦ１５を介して電圧制御発振器４に加
えられることにより、位相同期ループ（ＰＬＬ）を形成
している。
【００１３】一方、同期検波器５の出力はＬＰＦ７経て
Ａ／Ｄ変換器１４によってデジタル信号に変換され、マ
イクロプロセッサ９に入力される。通常、前記マイクロ
プロセッサ９はＡ／Ｄ変換器１４から入力された前記デ
ジタル信号と同じデジタル信号をＤ／Ａ変換器１３に出
力し、ここで再度アナログ信号に変換された信号を利得
制御増幅器２に利得制御信号として加えることにより自
動利得制御（ＡＧＣ）ループが形成される。
Ａ／Ｄ変換器１４によってデジタル信号に変換され、マ
イクロプロセッサ９に入力される。通常、前記マイクロ
プロセッサ９はＡ／Ｄ変換器１４から入力された前記デ
ジタル信号と同じデジタル信号をＤ／Ａ変換器１３に出
力し、ここで再度アナログ信号に変換された信号を利得
制御増幅器２に利得制御信号として加えることにより自
動利得制御（ＡＧＣ）ループが形成される。
【００１４】受信信号の初期捕捉を行うときには、前記
位相同期ループ及び自動利得制御ループが解除され、利
得制御増幅器２に対してはマイクロプロセッサ９から一
定の利得制御信号がＤ／Ａ変換器１３を介して加えられ
る。また、マイクロプロセッサ９は所定範囲の受信周波
数を掃引するデータを送出し、該送出した掃引データを
Ｄ／Ａ変換器１０によってアナログ電圧に変換して電圧
制御発振器４に直接供給するとともに、前記Ａ／Ｄ変換
器１４の出力信号レベルを計測し、かつそのレベルを得
たときの電圧制御発振器４へ供給された掃引信号をそれ
ぞれメモり８に記憶させる。更に、マイクロプロセッサ
９は、メモリ８に記憶された制御電圧に基づいて前記Ｄ
／Ａ変換器１０を介して電圧制御発振器４に所望の周波
数の近傍のみを掃引する信号を出力する図２は、本発明
の位相同期受信機の周波数捕捉動作手順を示すフローチ
ャートである。受信信号捕捉動作が開始される（１０
１）と、マイクロプロセッサ９から利得制御増幅器２へ
出力される利得制御電圧が一定に制御され、利得制御増
幅器２の利得を一定にする（１０２）。次に電圧制御発
振器４に掃引開始周波数を発振させるため、マイクロプ
ロセッサ９から周波数掃引制御信号を電圧制御発振器４
に供給し、混合器１に掃引開始信号を入力する（１０
３）。このときの同期検波器５の出力はＬＰＦ７、Ａ／
Ｄ変換器１４を介してマイクロプロセッサ９に取り込ま
れる。マイクロプロセッサ９は、それを受信レベルに変
換した後、前記周波数掃引制御信号値と対応させてメモ
り８に保存する（１０４）。これら一連の動作を、掃引
周波数を進めながら掃引終了周波数まで行う（１０５、
１０６）。
位相同期ループ及び自動利得制御ループが解除され、利
得制御増幅器２に対してはマイクロプロセッサ９から一
定の利得制御信号がＤ／Ａ変換器１３を介して加えられ
る。また、マイクロプロセッサ９は所定範囲の受信周波
数を掃引するデータを送出し、該送出した掃引データを
Ｄ／Ａ変換器１０によってアナログ電圧に変換して電圧
制御発振器４に直接供給するとともに、前記Ａ／Ｄ変換
器１４の出力信号レベルを計測し、かつそのレベルを得
たときの電圧制御発振器４へ供給された掃引信号をそれ
ぞれメモり８に記憶させる。更に、マイクロプロセッサ
９は、メモリ８に記憶された制御電圧に基づいて前記Ｄ
／Ａ変換器１０を介して電圧制御発振器４に所望の周波
数の近傍のみを掃引する信号を出力する図２は、本発明
の位相同期受信機の周波数捕捉動作手順を示すフローチ
ャートである。受信信号捕捉動作が開始される（１０
１）と、マイクロプロセッサ９から利得制御増幅器２へ
出力される利得制御電圧が一定に制御され、利得制御増
幅器２の利得を一定にする（１０２）。次に電圧制御発
振器４に掃引開始周波数を発振させるため、マイクロプ
ロセッサ９から周波数掃引制御信号を電圧制御発振器４
に供給し、混合器１に掃引開始信号を入力する（１０
３）。このときの同期検波器５の出力はＬＰＦ７、Ａ／
Ｄ変換器１４を介してマイクロプロセッサ９に取り込ま
れる。マイクロプロセッサ９は、それを受信レベルに変
換した後、前記周波数掃引制御信号値と対応させてメモ
り８に保存する（１０４）。これら一連の動作を、掃引
周波数を進めながら掃引終了周波数まで行う（１０５、
１０６）。
【００１５】この手順の実行中、信号切替器１１は、マ
イクロプロセッサ９から出力された周波数掃引信号がＤ
／Ａ変換器１４を介して電圧制御発振器４に直接送られ
るように設定されており、ＰＬＬループはオープンルー
プとなっている。
イクロプロセッサ９から出力された周波数掃引信号がＤ
／Ａ変換器１４を介して電圧制御発振器４に直接送られ
るように設定されており、ＰＬＬループはオープンルー
プとなっている。
【００１６】前記掃引が終了した後、マイクロプロセッ
サ９は前記メモリ８に記憶された受信レベルの中から最
大レベルのものを求め（１０７）、これと対応して記憶
されている周波数制御信号値をその近傍で僅かに変化さ
せ、微小ステップの掃引を行う（１０８）。このとき信
号切替器１１は同期検出器１２からの信号を受け、位相
同期が得られたか否かを判定し（１０９）、位相同期が
得られた場合には信号切替器１１は入力信号をマイクロ
プロセッサ９の出力信号から位相検波器３の出力信号に
切り換えるように設定して、それ以後はＰＬＬループを
形成することにより位相同期を得る（１１０）。
サ９は前記メモリ８に記憶された受信レベルの中から最
大レベルのものを求め（１０７）、これと対応して記憶
されている周波数制御信号値をその近傍で僅かに変化さ
せ、微小ステップの掃引を行う（１０８）。このとき信
号切替器１１は同期検出器１２からの信号を受け、位相
同期が得られたか否かを判定し（１０９）、位相同期が
得られた場合には信号切替器１１は入力信号をマイクロ
プロセッサ９の出力信号から位相検波器３の出力信号に
切り換えるように設定して、それ以後はＰＬＬループを
形成することにより位相同期を得る（１１０）。
【００１７】図３は、本発明の位相同期受信機の図２と
は異なる周波数捕捉動作手順を示すフローチャートであ
る。受信信号捕捉動作が開始される（１０１）と、図２
の場合と同様に、マイクロプロセッサ９から利得制御増
幅器２へ出力される利得制御電圧が一定に制御され、利
得制御増幅器２の利得を一定にする（１０２）。次に電
圧制御発振器４に掃引開始周波数を発振させるため、マ
イクロプロセッサ９から周波数掃引制御信号を電圧制御
発振器４に供給し、混合器１に掃引開始信号を入力する
（１０３）。このときの同期検波器５の出力はＬＰＦ
７、Ａ／Ｄ変換器１４を介してマイクロプロセッサ９に
取り込まれる。マイクロプロセッサ９は、それを受信レ
ベルに変換した後、メモリ８に記憶されている受信レベ
ルと比較し、メモリに記憶されている受信レベルよりも
大きいときのみ前記周波数掃引制御信号値と対応させて
メモり８の内容を更新する（１０４）。これら一連の動
作を、掃引周波数を進めながら掃引終了周波数まで行う
（１０５、１０６）。したがって、掃引を終了したと
き、メモリ８には最も大きい受信レベルとそれに対応す
る周波数掃引制御信号値のみが記憶されていることにな
る。
は異なる周波数捕捉動作手順を示すフローチャートであ
る。受信信号捕捉動作が開始される（１０１）と、図２
の場合と同様に、マイクロプロセッサ９から利得制御増
幅器２へ出力される利得制御電圧が一定に制御され、利
得制御増幅器２の利得を一定にする（１０２）。次に電
圧制御発振器４に掃引開始周波数を発振させるため、マ
イクロプロセッサ９から周波数掃引制御信号を電圧制御
発振器４に供給し、混合器１に掃引開始信号を入力する
（１０３）。このときの同期検波器５の出力はＬＰＦ
７、Ａ／Ｄ変換器１４を介してマイクロプロセッサ９に
取り込まれる。マイクロプロセッサ９は、それを受信レ
ベルに変換した後、メモリ８に記憶されている受信レベ
ルと比較し、メモリに記憶されている受信レベルよりも
大きいときのみ前記周波数掃引制御信号値と対応させて
メモり８の内容を更新する（１０４）。これら一連の動
作を、掃引周波数を進めながら掃引終了周波数まで行う
（１０５、１０６）。したがって、掃引を終了したと
き、メモリ８には最も大きい受信レベルとそれに対応す
る周波数掃引制御信号値のみが記憶されていることにな
る。
【００１８】前記掃引が終了した後、マイクロプロセッ
サ９は前記メモリ８に記憶された受信レベルと対応して
記憶されている周波数制御信号値をその近傍で僅かに変
化させ、微小ステップの掃引を行う（１０８）。このと
き信号切替器１１は同期検出器１２からの信号を受け、
位相同期が得られたか否かを判定し（１０９）、位相同
期が得られた場合には信号切替器１１は入力信号をマイ
クロプロセッサ９の出力信号から位相検波器３の出力信
号に切り換えるように設定し、位相同期を得る（１１
０）ように動作する。
サ９は前記メモリ８に記憶された受信レベルと対応して
記憶されている周波数制御信号値をその近傍で僅かに変
化させ、微小ステップの掃引を行う（１０８）。このと
き信号切替器１１は同期検出器１２からの信号を受け、
位相同期が得られたか否かを判定し（１０９）、位相同
期が得られた場合には信号切替器１１は入力信号をマイ
クロプロセッサ９の出力信号から位相検波器３の出力信
号に切り換えるように設定し、位相同期を得る（１１
０）ように動作する。
【００１９】なお、実施例では、前記マイクロプロセッ
サ９は、前記位相同期ループが形成されているときに
は、Ａ／Ｄ変換器１４から出力される受信信号レベルを
入力し、該受信信号レベルに応じた信号をＤ／Ａ変換器
１３を介して利得制御増幅器２に利得制御信号として加
えることにより自動利得制御ループの一構成要素として
機能するように構成されているが、前記自動利得制御ル
ープの動作に関わらず、利得制御増幅器２の利得を任意
の値に操作できる信号をＤ／Ａ変換器１３を介して利得
制御増幅器２に利得制御信号として加えるように構成し
てもよい。
サ９は、前記位相同期ループが形成されているときに
は、Ａ／Ｄ変換器１４から出力される受信信号レベルを
入力し、該受信信号レベルに応じた信号をＤ／Ａ変換器
１３を介して利得制御増幅器２に利得制御信号として加
えることにより自動利得制御ループの一構成要素として
機能するように構成されているが、前記自動利得制御ル
ープの動作に関わらず、利得制御増幅器２の利得を任意
の値に操作できる信号をＤ／Ａ変換器１３を介して利得
制御増幅器２に利得制御信号として加えるように構成し
てもよい。
【００２０】
【発明の効果】本発明は、受信信号捕捉のために周波数
掃引動作を行っている間は、利得制御増幅器の利得を一
定に固定しているので、ＡＧＣループの時定数に影響さ
れることなく、受信信号の捕捉動作を高速に行うことが
できる。また、ＡＧＣループの構成にマイクロプロセッ
サを介在させているので、位相同期受信機のＡＧＣルー
プゲインを任意に設定することができ、ソフトウェアに
よって容易にループゲインを調節することができる。
掃引動作を行っている間は、利得制御増幅器の利得を一
定に固定しているので、ＡＧＣループの時定数に影響さ
れることなく、受信信号の捕捉動作を高速に行うことが
できる。また、ＡＧＣループの構成にマイクロプロセッ
サを介在させているので、位相同期受信機のＡＧＣルー
プゲインを任意に設定することができ、ソフトウェアに
よって容易にループゲインを調節することができる。
【００２１】
【図１】本発明の位相同期受信機の実施の形態を示すブ
ロック図である。
ロック図である。
【図２】本発明の位相同期受信機の掃引実行手順を示す
フローチャートである。
フローチャートである。
【図３】本発明の位相同期受信機の他の掃引実行手順を
示すフローチャートである。
示すフローチャートである。
【図４】従来の位相同期受信機の例を示すブロック図で
ある。
ある。
【図５】従来例の位相同期受信機の掃引実行手順を示す
フローチャートである。
フローチャートである。
【図６】従来例の位相同期受信機の他の掃引実行手順を
示すフローチャートである。
示すフローチャートである。
１ 混合器 ２ 利得制御増幅器 ３ 位相検波器 ４ 電圧制御発振器 ５ 同期検波器 ６ 基準信号発振器 ７，１５ 低域ろ波器（ＬＰＦ） ８ メモリ ９ マイクロプロセッサ １０，１３ Ｄ／Ａ変換器 １１ 信号切替器 １２ 同期検出器 １４ Ａ／Ｄ変換器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/26 H03J 7/18 H04L 27/22
Claims (3)
- 【請求項１】受信信号を中間周波数信号に周波数変換す
る混合器と、該混合器の出力信号 を増幅する利得制御増幅器と、 該利得制御増幅器の出力信号の位相を検出する位相検波
器と、 該位相検波器からの信号を入力して位相同期ループを形
成し前記混合器へ局部発振周波数信号を供給する電圧制
御発振器と、前記利得制御増幅器の出力振幅を検出する同期検波器
と、 制御手段と、 前記同期検波器の出力をデジタル信号に変換して前記制
御手段へ出力するＡ／Ｄ変換器と、 前記位相同期ループの切り換え制御を行う信号切替器
と、 位相同期ループを解除して受信信号の捕捉を行うとき
に、前記電圧制御発振器の出力周波数を掃引する掃引信
号を前記制御手段から入力し、アナログ電圧に変換して
前記電圧制御発振器へ出力する第１のＤ／Ａ変換器と、 前記制御手段から出力される前記利得制御増幅器の利得
制御用のデータをアナログ信号に変換する第２のＤ／Ａ
変換器と、 前記受信信号の捕捉を行うときに、前記Ａ／Ｄ変換器か
ら出力されたレベルと、このレベルを得たときの前記電
圧制御発振器への制御電圧を記憶するメモリとを備え、 前記制御手段は、前記受信信号の捕捉が開始されると、
前記第２のＤ／Ａ変換器を介して前記利得制御増幅器に
一定の利得制御信号を加えるとともに、前記Ａ／Ｄ変換
器から出力された受信信号レベルと該受信信号レベルを
得たときの前記電圧制御発振器への掃引信号のデータを
前記メモリに記憶させ、該記憶された受信信号レベルを
基にして所望の受信信号を選択し、該選択された受信信
号に対応する掃引信号を前記メモリから読み出し、読み
出された掃引信号の近傍のみを再度掃引信号として前記
第１のＤ／Ａ変換器を介して前記電圧制御発振器へ供給
することにより受信信号の捕捉を行うとともに、前記位
相同期ループが形成されているときには、前記Ａ／Ｄ変
換器から出力された受信信号レベルに応じた信号を前記
第２のＤ／Ａ変換器を介して前記利得制御増幅器に利得
制御信号として加え ることにより自動利得制御ループの
一構成要素として機能する ことを特徴とする位相同期受
信機。 - 【請求項２】前記制御手段は、マイクロプロセッサによ
って構成されていることを特徴とする請求項１記載の位
相同期受信機。 - 【請求項３】前記信号切替器は、前記電圧制御発振器の
入力を前記第１のＤ／Ａ変換器と前記位相検波器とで切
り換えるように構成され、位相同期が得られたときに前
記位相検波器側に切り換えられることを特徴とする請求
項１または２記載の位相同期受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09038522A JP3132723B2 (ja) | 1997-02-07 | 1997-02-07 | 位相同期受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09038522A JP3132723B2 (ja) | 1997-02-07 | 1997-02-07 | 位相同期受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10224251A JPH10224251A (ja) | 1998-08-21 |
| JP3132723B2 true JP3132723B2 (ja) | 2001-02-05 |
Family
ID=12527616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09038522A Expired - Fee Related JP3132723B2 (ja) | 1997-02-07 | 1997-02-07 | 位相同期受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132723B2 (ja) |
-
1997
- 1997-02-07 JP JP09038522A patent/JP3132723B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10224251A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016170A (en) | Double conversion television tuner | |
| GB2229893A (en) | Power saving in mobile telephone | |
| JP3132723B2 (ja) | 位相同期受信機 | |
| JP2903797B2 (ja) | 位相同期受信機 | |
| JP4478265B2 (ja) | 受信段の制御方法および受信チャネルの帯域をダウンコンバートする装置 | |
| JP3405396B2 (ja) | 位相同期受信機、及び位相同期受信方法 | |
| US6026114A (en) | Transmitting and receiving apparatus of time division full-duplex spread spectrum communication system | |
| JP3795578B2 (ja) | 受信機 | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JPH06291686A (ja) | 周波数制御装置 | |
| JP3171474B2 (ja) | 同調回路 | |
| JPH0638504Y2 (ja) | 位相同期受信機 | |
| JPH0614511Y2 (ja) | 位相同期受信機 | |
| JPH07202737A (ja) | 受信装置 | |
| JP2560902B2 (ja) | 位相同期受信機 | |
| JPS596613A (ja) | シンセサイザ受信器 | |
| JP2736067B2 (ja) | 無線電話装置 | |
| JP3180403B2 (ja) | 送受信装置 | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| KR100244215B1 (ko) | 방송 신호 수신 장치 | |
| JP3058925B2 (ja) | 無線通信装置 | |
| JPH0635549Y2 (ja) | 位相同期受信機 | |
| JP3042083B2 (ja) | 地球局受信装置 | |
| JPH07270511A (ja) | 無線標識受信機 | |
| JP2001094447A (ja) | 移動無線端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |