JPH0362730A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0362730A JPH0362730A JP1198497A JP19849789A JPH0362730A JP H0362730 A JPH0362730 A JP H0362730A JP 1198497 A JP1198497 A JP 1198497A JP 19849789 A JP19849789 A JP 19849789A JP H0362730 A JPH0362730 A JP H0362730A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- switch
- phase comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003708 edge detection Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims 1
- 238000004904 shortening Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、移動無線機や携帯用無線装置といった低消
費電力化された装置に用いられている間欠動作の周波数
シンセサイザに関するものである。
費電力化された装置に用いられている間欠動作の周波数
シンセサイザに関するものである。
第2図は、従来の位相ロックループ周波数シンセサイザ
を示すブロック図である。
を示すブロック図である。
この回路は、電圧制御発振器(3)の出力を可変分周回
路(8)で分周され、該分周出力が位相比較器(5)へ
入力される。一方、位相比較器(5)には、可変分周さ
れた分周出力の他に、基準周波数発生回路(6)で作ら
れた基準周波数も入力される。この位相比較器(5)の
出力端子からは、位相差に応した電圧が出力され、ルー
プフィルタ(4)へ人力されたのち電圧制御発振器(3
)へ帰還され、人力信号と電圧制御発振器(3)による
発振周波数差、位相差をなくするように電圧制御発振器
(3)の発振周波数を変化させ、必要な周波数を得る。
路(8)で分周され、該分周出力が位相比較器(5)へ
入力される。一方、位相比較器(5)には、可変分周さ
れた分周出力の他に、基準周波数発生回路(6)で作ら
れた基準周波数も入力される。この位相比較器(5)の
出力端子からは、位相差に応した電圧が出力され、ルー
プフィルタ(4)へ人力されたのち電圧制御発振器(3
)へ帰還され、人力信号と電圧制御発振器(3)による
発振周波数差、位相差をなくするように電圧制御発振器
(3)の発振周波数を変化させ、必要な周波数を得る。
この必要な周波数を得ると位相比較器(5)より、ロッ
ク状態を示す信号をロック検出回路(1)へ入力し、こ
のロック検出回路(11から、ループフィルタ(4)か
ら出力されるロック状態の出力電圧を保持させるための
電圧保持回路(2)へ人力できるようにするスイッチ(
9)を導通状態にし、且つ、基準周波数発生回路(6)
及び可変分周回路(8)の電源スイッチQ[I)、(1
21をしゃ断状態にさせる信号を出力する。ロック状態
からアンロック状態にかわると、スイッチ(9)及び電
源スイッチαω、αのはロック状態とは逆の状態になり
、再度位相ロンクループを動かすことになる。
ク状態を示す信号をロック検出回路(1)へ入力し、こ
のロック検出回路(11から、ループフィルタ(4)か
ら出力されるロック状態の出力電圧を保持させるための
電圧保持回路(2)へ人力できるようにするスイッチ(
9)を導通状態にし、且つ、基準周波数発生回路(6)
及び可変分周回路(8)の電源スイッチQ[I)、(1
21をしゃ断状態にさせる信号を出力する。ロック状態
からアンロック状態にかわると、スイッチ(9)及び電
源スイッチαω、αのはロック状態とは逆の状態になり
、再度位相ロンクループを動かすことになる。
従来の間欠勤作をさせている位相ロックループ周波数シ
ンセサイザは以上のように構成されているため、ロック
状態からアンロック状態になった時、位相比較器へ人力
される可変分周出力と基準周波数が不安定なため、再ロ
ックするまでに時間がかかるという問題点があった。
ンセサイザは以上のように構成されているため、ロック
状態からアンロック状態になった時、位相比較器へ人力
される可変分周出力と基準周波数が不安定なため、再ロ
ックするまでに時間がかかるという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、アンロック状態から再びロック状態に入るま
での時間を短縮出来るとともに、安定した間欠勤作がで
きる周波数シンセサイザを得ることを目的とする。
たもので、アンロック状態から再びロック状態に入るま
での時間を短縮出来るとともに、安定した間欠勤作がで
きる周波数シンセサイザを得ることを目的とする。
C#J題を解決するための手段)
この発明に係る間欠動作可能な周波数シンセサイザは、
基準周波数発生回路の電源スイッチを排除し、立下がり
エツジ検出回路を位相比較器と可変分周回路との間に配
置するとともに、立下がりエツジ検出回路と位相比較器
との間にスイッチを配置したものである。
基準周波数発生回路の電源スイッチを排除し、立下がり
エツジ検出回路を位相比較器と可変分周回路との間に配
置するとともに、立下がりエツジ検出回路と位相比較器
との間にスイッチを配置したものである。
この発明における周波数シンセサイザは、可変分周回路
の電源スイ・ノチが、口、り検出回路によって開閉され
た際に、可変分周回路出力と、基準周波数との位相比較
が短時間で且つ安定した動作が行える様にする。
の電源スイ・ノチが、口、り検出回路によって開閉され
た際に、可変分周回路出力と、基準周波数との位相比較
が短時間で且つ安定した動作が行える様にする。
第1図はこの発明の一実施例による周波数シンセサイザ
の構成を示すブロック図である。図において+1.1〜
(6)、 (8)〜00)は第2図の従来例に示したも
のと同等であるので説明を省略する。(7)は立下がり
エツジ検出回路であり、可変分周出力の立下がりエツジ
と、基準周波数の立下がりエツジとの最初の同期を検出
する回路である。0υはこの立下がりエツジ検出回路(
7)と位相比較器(5)との開閉を行うスイッチであり
、立下がり工・ノジ検出回路(7)で最初の同期を検出
したら閉しるスイッチであり、立下がりエツジ検出回路
(7)からの信号で制御される。
の構成を示すブロック図である。図において+1.1〜
(6)、 (8)〜00)は第2図の従来例に示したも
のと同等であるので説明を省略する。(7)は立下がり
エツジ検出回路であり、可変分周出力の立下がりエツジ
と、基準周波数の立下がりエツジとの最初の同期を検出
する回路である。0υはこの立下がりエツジ検出回路(
7)と位相比較器(5)との開閉を行うスイッチであり
、立下がり工・ノジ検出回路(7)で最初の同期を検出
したら閉しるスイッチであり、立下がりエツジ検出回路
(7)からの信号で制御される。
この構成の特徴として、基準周波数を用いて、可変分周
出力の立下がりエツジを検出させてから位相比較器(5
)へ可変分周出力を人力させるように立下がりエツジ検
出回路(7)と、この回路の出力信号制御により可変分
周回路(8)の出力を位相比較器(5)へ人力させるス
イッチ0υを設けていることである。
出力の立下がりエツジを検出させてから位相比較器(5
)へ可変分周出力を人力させるように立下がりエツジ検
出回路(7)と、この回路の出力信号制御により可変分
周回路(8)の出力を位相比較器(5)へ人力させるス
イッチ0υを設けていることである。
次に動作説明を行う。
電源スイッチ001.スイッチ00は通常導通状態にあ
り、スイッチ(9)は遮断状態にある。
り、スイッチ(9)は遮断状態にある。
位相ロックループ回路がロック状態に入ると位相比較器
(5)からはパルス状の信号が出力されこの信号がロッ
ク検出回路(1)に入力される。ロック検出回路fl+
はループがロック状態になったことを検出すると、各ス
イッチ制御の信号を出力しスイッチ(9)は導通状態に
、電源スイッチ00)、スイッチ0υは遮断状態となる
。通常ロックした場合、位相比較器(5)の出力パルス
はヒゲ状となり、このパルス幅を規定しておくことによ
り、ロック検出回路(])を働かせることができる。
(5)からはパルス状の信号が出力されこの信号がロッ
ク検出回路(1)に入力される。ロック検出回路fl+
はループがロック状態になったことを検出すると、各ス
イッチ制御の信号を出力しスイッチ(9)は導通状態に
、電源スイッチ00)、スイッチ0υは遮断状態となる
。通常ロックした場合、位相比較器(5)の出力パルス
はヒゲ状となり、このパルス幅を規定しておくことによ
り、ロック検出回路(])を働かせることができる。
ループ回路のロックがはずれると、スイッチ(9)は遮
断状態、電源スイッチOO)は導通状態となる。
断状態、電源スイッチOO)は導通状態となる。
電源スイッチα0が導通すると、可変分周回路(8)は
電圧制御発振器(3)による発振周波数を分周し、この
分周出力が立下がりエツジ検出回路(7)へ入力される
。ここでは、基準周波数が常に人力されており、この基
準周波数の立下がりエツジと、分周出力の立下がりエツ
ジとが1回でも同しになると、スイッチ0υが導通状態
となり、分周出力は位相比較器(5)へ人力される。よ
って、可変分周回路(8)の電源スイッチaωが導通に
なってすぐに位相比較器(5)へ分周出力が人力される
ものよりも、より安定したループの間欠動作立上りと、
ロックへ戻るまでの時間が短縮されることになる。
電圧制御発振器(3)による発振周波数を分周し、この
分周出力が立下がりエツジ検出回路(7)へ入力される
。ここでは、基準周波数が常に人力されており、この基
準周波数の立下がりエツジと、分周出力の立下がりエツ
ジとが1回でも同しになると、スイッチ0υが導通状態
となり、分周出力は位相比較器(5)へ人力される。よ
って、可変分周回路(8)の電源スイッチaωが導通に
なってすぐに位相比較器(5)へ分周出力が人力される
ものよりも、より安定したループの間欠動作立上りと、
ロックへ戻るまでの時間が短縮されることになる。
以」二のように、この発明によれば、周波数シンセサイ
ザの間欠動作をより安定させる回路を持つように構成し
たので、アンロック状態から再ロツク状態までの時間短
縮と、間欠動作時における立上がり動作を安定させる効
果がある。
ザの間欠動作をより安定させる回路を持つように構成し
たので、アンロック状態から再ロツク状態までの時間短
縮と、間欠動作時における立上がり動作を安定させる効
果がある。
第1図はこの発明の一実施例による周波数シンセサイザ
の構成を示すブロック図、第2図は従来の位相ロックル
ープ、周波数シンセサイザを示すブロック図である。図
において、 (1)はロック検出回路、(2)は電圧保持回路、(3
)は電圧制御発振器、(4)はループフィルタ、(5)
は位相比較器、(6)は基準周波数発生回路、(7)は
立下がりエツジ検出回路、(8)は可変分周回路、+9
1.(Iυはスイッチ、0ωは電源スイッチである。 なお、図中、同一符号は同一、又は相当部分を示す。
の構成を示すブロック図、第2図は従来の位相ロックル
ープ、周波数シンセサイザを示すブロック図である。図
において、 (1)はロック検出回路、(2)は電圧保持回路、(3
)は電圧制御発振器、(4)はループフィルタ、(5)
は位相比較器、(6)は基準周波数発生回路、(7)は
立下がりエツジ検出回路、(8)は可変分周回路、+9
1.(Iυはスイッチ、0ωは電源スイッチである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 入力電圧によって制御される電圧制御発振器と該発振器
の出力を分周比が切換えることのできる可変分周器と基
準周波数発生回路によって作られる基準周波数と、上記
可変分周器からの出力周波数とを比較しそれら周波数の
位相差に応じて信号を出力する位相比較器と、該位相比
較器の出力信号に応じて充放電されるコンデンサを有す
るループフィルタと、該ループフィルタの出力電圧を保
持できる電圧保持回路と、該電圧保持回路と上記ループ
フィルタとの間に配置されループフィルタの出力電圧を
電圧保持回路へ送り込むためのスイッチと、上記可変分
周回路及び基準周波数発生回路と電源電圧との間に配置
され、この回路の電源を開閉する電源スイッチと、上記
位相比較器からの出力パルス状態によって上記各々のス
イッチの開閉指示を行うロック検出回路を有した間欠動
作が行える周波数シンセサイザにおいて、間欠動作時に
安定した動作が行える様に、上記可変分周回路と位相比
較器との間に立下りエッジ検出回路を配置したことを特
徴とする周波数センセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198497A JPH0362730A (ja) | 1989-07-31 | 1989-07-31 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198497A JPH0362730A (ja) | 1989-07-31 | 1989-07-31 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0362730A true JPH0362730A (ja) | 1991-03-18 |
Family
ID=16392112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1198497A Pending JPH0362730A (ja) | 1989-07-31 | 1989-07-31 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0362730A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100413201C (zh) * | 2006-07-10 | 2008-08-20 | 东风汽车有限公司 | 三相全桥电路功率开关器件分频错相斩波控制方法 |
JP2014187561A (ja) * | 2013-03-25 | 2014-10-02 | Fujitsu Ltd | 受信回路及び半導体集積回路 |
-
1989
- 1989-07-31 JP JP1198497A patent/JPH0362730A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100413201C (zh) * | 2006-07-10 | 2008-08-20 | 东风汽车有限公司 | 三相全桥电路功率开关器件分频错相斩波控制方法 |
JP2014187561A (ja) * | 2013-03-25 | 2014-10-02 | Fujitsu Ltd | 受信回路及び半導体集積回路 |
US9191187B2 (en) | 2013-03-25 | 2015-11-17 | Fujitsu Limited | Reception circuit and semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1264827A (en) | Frequency synthesizer | |
US5180992A (en) | Pll frequency synthesizer having a power saving circuit | |
AU2003260874A1 (en) | Voltage-controlled oscillator presetting circuit | |
US4841255A (en) | Frequency synthesizer | |
JPS6359116A (ja) | Pll周波数シンセサイザ | |
JPH0362730A (ja) | 周波数シンセサイザ | |
JPS61269421A (ja) | 初期位相整合形位相同期ル−プ回路 | |
JPS6247381B2 (ja) | ||
DE60102238D1 (de) | Phasenverriegelungsschaltung | |
JPH0750579A (ja) | 位相同期ループ回路 | |
JPH0361371B2 (ja) | ||
JPH03163912A (ja) | Pll周波数シンセサイザ回路 | |
JPH03273712A (ja) | Pll回路 | |
JPH02206223A (ja) | 周波数シンセサイザ | |
JPS5571328A (en) | Frequency synthesizer | |
JP2927801B2 (ja) | Pll回路 | |
JPH0458614A (ja) | Pllシンセサイザ | |
JPH07240685A (ja) | 周波数シンセサイザ回路 | |
JPH09219641A (ja) | 周波数シンセサイザフェイズロックループ回路 | |
JPH0286337A (ja) | Pll回路 | |
JPH02174421A (ja) | Pll回路 | |
JPH0522126A (ja) | 位相固定ループ回路 | |
JPH01206725A (ja) | 低消費電力シンセサイザ | |
JPS63237615A (ja) | 周波数シンセサイザ | |
JPH09148960A (ja) | Pllシンセサイザ回路及び周波数制御方式 |