JP2007235576A - 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 - Google Patents

Abstract

【課題】基準クロックに異常が発生しても、この異常に対処し得る位相同期ループ回路を提供する。
【解決手段】カウンタ１１１にて外部クロック信号から内部クロック信号に同期した矩形波信号を生成するとともに、カウンタ１１２−２にて内部クロック信号から外部クロック信号の異常を検出するために必要なウインドウ信号を生成し、異常判定制御部１１４−２にて矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入っているか否かを判定し、入っていない場合に、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入るようにカウンタ１１１を制御すると共に、スイッチ１３のオン／オフを制御して、電圧制御水晶発振器１２への制御電圧の供給を制御するようにしている。
【選択図】 図４

Description

この発明は、例えばデジタル放送の放送局に用いられ、外部クロック信号と内部クロック信号とを位相同期させる位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法に関する。

近年、地上波放送システムにおいて、デジタル放送が開始されている。このようなデジタル放送システムでは、例えば演奏所（スタジオ）及び送信所をマイクロ波により結ぶＳＴＬ（Studio to Transmitter Link）放送ネットワークの構築が一つの課題となっている。また、送信所及び中継局をマイクロ波により結ぶＴＴＬ（Transmitter to Transmitter Link）放送ネットワークの構築も一つの課題となっている。

ところで、上記送信所または中継局では、高安定な基準周波数を得て、この基準周波数をリファレンスとして電圧制御発振器（ＶＣＯ）の制御入力にＰＬＬ（Phase Locked Loop）をかけることで、高精度の信号処理用周波数信号を生成するＰＬＬ回路を利用することが考えられている（例えば、特許文献１）。
特開２００１−２７４６７８号公報。

ところで、上記ＰＬＬ回路では、入力基準信号に断や異常が発生すると、基準クロックが異常になることで、基準クロックから生成したカウンタ値とＶＣＯから発生される内部クロックから生成したカウンタ値との位相がずれる。この場合、基準クロックと内部クロックとが位相同期するまでに長時間を要することになり、これにより装置の運用に支障を来すことがあった。このため、入力基準信号の断や異常に対応できる有効な対策が強く望まれていた。

そこで、この発明の目的は、基準クロックに異常が発生しても、この異常に対処し得る位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法を提供することにある。

この発明は、上記目的を達成するために、以下のように構成される。
（１）入力される外部クロック信号から生成され第１信号レベル及び第２信号レベルを有する基準クロック信号と発振器から生成され第１信号レベル及び第２信号レベルを有する内部クロック信号とを位相比較器にて位相比較し、この位相比較結果に基づいて当該発振器の発振周波数を制御して基準クロック信号と内部クロック信号とを位相同期させる位相同期ループ回路において、基準クロック信号を１／ｍ（ｍは自然数）に分周し第１の分周信号を生成して位相比較器に供給する第１の分周手段と、内部クロック信号を１／ｎ（ｎは自然数）に分周し第２の分周信号を生成して位相比較器に供給する第２の分周手段と、発振器に対し入力する制御信号を一時保持する保持手段と、第１及び第２の分周手段の出力を比較し、この比較結果に基づいて保持手段から制御信号を発振器に入力する制御手段とを備えるようにしたものである。

（１）の構成によれば、基準クロック信号を１／ｍに分周して第１の分周信号を生成すると共に、内部クロック信号を１／ｎに分周して第２の分周信号を生成し、これら第１の分周信号と第２の分周信号との位相比較結果に対応する制御信号を発振器に供給する前に、当該制御信号を保持部に保持しておくようにし、再度位相比較結果から第１の分周信号と第２の分周信号との位相ずれが許容範囲に入っている場合のみ、保持部から制御信号を読み出して発振器に供給するようにしている。

従って、基準となる外部クロック信号に異常が発生しても、外部クロック信号と内部クロック信号との位相差を短時間の内にしかも簡単な手順で許容範囲内に保持させることができ、これにより位相同期ループ回路を常に安定に運用することが可能となる。

（２）さらに、第２の分周信号から、第２信号レベルの期間が略２ｎクロック長以上及びｎ／２以下に相当する期間となるウインドウ信号を生成して位相比較器に供給するウインドウ生成手段を備え、制御手段は、第１の分周信号の第１信号レベルから第２信号レベルへの変化点または第２信号レベルから第１信号レベルへの変化点がウインドウ信号の第２信号レベル期間内に入っているか否かを判定し、所定回数以上入らないと判定された場合に、第１の分周手段をリセットして変化点がウインドウ信号の第２信号レベル期間内に入るように制御することを特徴とする。

（２）の構成によれば、第２の分周信号から外部クロック信号の異常を検出するために必要なウインドウ信号を生成し、第１の分周信号とウインドウ信号とを比較することで、第１の分周信号の第１信号レベルから第２信号レベルへの変化点がウインドウ信号の第２信号レベル期間内に入っているか否かが判定される。そして、所定回数以上入っていない場合に、第１の分周信号の変化点がウインドウ信号の第２信号レベル期間内に入るように、第１の分周器のリセットが行われる。

従って、基準となる外部クロック信号に異常が発生しても、外部クロック信号と内部クロック信号との位相差を短時間の内に１クロック以内に保持させることができ、これにより位相同期ループ回路を常に安定に運用することが可能となる。

（３）基準クロック信号と当該基準クロック信号に対する予備用基準クロック信号とを選択的に第１の分周手段に入力する入力切替手段をさらに備え、制御手段は、第１の分周信号の変化点がウインドウ信号の第２信号レベル期間に入らないと判定された場合に、所定の条件に応じて、予備用基準クロック信号を第１の分周手段に入力するように入力切替手段を切替制御することを特徴とする。なお、所定の条件の判断に、第１の分周信号の変化点がウインドウ信号の第２信号レベル期間内に入った回数を用いる。
（３）の構成によれば、発振器に対する制御信号の供給停止が解除された後、基準クロック信号に異常が発生した場合に、予備用基準クロック信号に切り替えることで、外部クロック信号の異常に対応することができる。

以上詳述したようにこの発明によれば、基準クロックに異常が発生しても、この異常に対処し得る位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法を提供することができる。

以下、この発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１は、この発明の第１の実施形態としての位相同期ループ回路の構成を示すブロック図である。この位相同期ループ回路は、例えばデジタル放送の番組情報信号を処理する放送機器等に使用されるものとする。

外部クロック信号は、ＰＬＤ回路１１Ａに入力され、電圧制御水晶発振器１２から出力される内部クロック信号と位相比較される。この位相比較結果に対応する制御信号は、ループフィルタ１４に供給される。そして、ループフィルタ１４にて電圧制御水晶発振器１２の制御電圧に変換されて、サンプルホールド回路１５に一時的に保持される。そしてサンプルホールド回路１５から出力された制御電圧は、電圧制御水晶発振器１２に供給される。

また、ＰＬＤ回路１１Ａは、カウンタ１１１，１１２と、位相比較部１１３と、制御部１１４と、入力切替器１１５とを備えている。

すなわち、外部クロック信号は、カウンタ１１１に入力されて１／ｍ（ｍは自然数）カウントされることで、信号レベルがハイレベルとローレベルの第１の矩形波信号に生成される。また、内部クロック信号は、カウンタ１１２に入力されて１／ｎ（ｎは自然数）カウントされることで、上記第１の矩形波信号とは異なる第２の矩形波信号に生成される。これら第１及び第２の矩形波信号は、位相比較部１１３及び制御部１１４に供給される。

制御部１１４は、上記第１及び第２の矩形波信号を比較して、図２に示す如く第１の矩形波信号（１／ｍカウンタの値）の１／ｍから（１／ｍ）＋１になる変化点が、第２の矩形波信号（１／ｎカウンタの値）の１／ｎと（１／ｎ）＋１との間であることを確認することで、１つのクロックがロックしているか否かを判定する。ここで、上記変化点が第２の矩形波信号の１／ｎと（１／ｎ）＋１との間に入っていれば、サンプルホールド回路１５に保持されている制御電圧を読み出して電圧制御水晶発振器１２に入力し、入っていなければ入るまでサンプルホールド回路１５に保持されている制御電圧をそのまま保持した状態となるようにサンプルホールド回路１５を制御し、また、カウンタ１１１，１１２を制御する。

ここで、制御部１１４は、カウンタ制御を行う場合、位相比較部１１３で第１の矩形波信号（１/ｍカウンタ値）と第２の矩形波信号（１／ｎカウンタ値）との一定以上の差を検出すると、一定の時間が経過した後に、第２の矩形波信号（１／ｎカウンタ値）を第１の矩形波信号（１/ｍカウンタ値）に位相が合うようにカウンタ１１１，１１２を補正制御する。

また、制御部１１４は、サンプルホールド回路１５の制御を行う場合、位相比較部１１３で第１の矩形波信号（１/ｍカウンタ値）と第２の矩形波信号（１／ｎカウンタ値）との一定以上の差を検出すると、サンプルホールド回路１５に対して、現状をホールドする制御を行う。一定の時間が経過した後に、第２の矩形波信号（１／ｎカウンタ値）を第１の矩形波信号（１/ｍカウンタ値）に位相が合うようにカウンタ１１１，１１２を補正制御すると同時に、サンプルホールド回路１５をホールドした状態から通常の状態に戻す。

カウンタ１１１の入力端子には入力切替器１１５が接続されている。入力切替器１１５は、ｎ個の外部クロック信号Ｓ１〜Ｓｎのうち１つをカウンタ１１１へ導出する。なお、入力切替器１１５は、制御部１１４により切替制御される。

以上のように上記第１の実施形態では、外部クロック信号をカウンタ１１１にて１／ｍカウントして第１の矩形波信号に生成すると共に、内部クロック信号をカウンタ１１２にて１／ｎカウントして第２の矩形波信号に生成し、これら第１及び第２の矩形波信号との位相比較結果に対応する制御信号を電圧制御水晶発振器１２に供給する前に、当該制御信号をサンプルホールド回路１５に保持しておくようにしている。そして、制御部１１４にて第１の矩形波信号と第２の矩形波信号との位相ずれが許容範囲に入っている場合のみ、サンプルホールド回路１５から制御電圧を電圧制御水晶発振器１２に供給するようにしている。

従って、基準となる外部クロック信号に異常が発生しても、外部クロック信号と内部クロック信号との位相差を短時間の内にしかも簡単な手順で許容範囲内に保持させることができ、これにより位相同期ループ回路を常に安定に運用することが可能となる。

（第２の実施形態）
図３は、この発明の第２の実施形態としての位相同期ループ回路の構成を示すブロック図である。

外部クロック信号は、ＰＬＤ回路１１Ｂに入力され、電圧制御水晶発振器１２から出力される内部クロック信号と位相比較される。この位相比較結果に対応する制御信号は、スイッチ１３を介してサンプルホールド回路１５に供給される。そして、サンプルホールド回路１５に保持された電圧制御水晶発振器１２の制御電圧は、電圧制御水晶発振器１２に供給される。また、スイッチ１３は、ＰＬＤ回路１１Ｂによりオン・オフ制御される。これにより、電圧制御水晶発振器１２に供給される制御電圧は、内部クロック信号から生成したウインドウで切り出した外部クロック信号のローレベルとハイレベルの積分により得られることになる。なお、積分処理は、チャージポンプにより行われることになる。

図４は、上記ＰＬＤ回路１１Ｂの具体的構成を示すブロック図である。
ＰＬＤ回路１１Ｂは、カウンタ１１１，１１２−２と、位相比較部１１３と、異常判定制御部１１４−２とを備えている。すなわち、外部クロック信号は、カウンタ１１１に入力されてカウントされることで、信号レベルがハイレベルとローレベルの矩形波信号に生成される。また、内部クロック信号は、カウンタ１１２−２に入力されてカウントされることで、矩形波信号の立ち上がりの１クロック前後（カウンタ値０〜２）でハイレベルを示すウインドウ信号に生成される。これら矩形波信号及びウインドウ信号は、位相比較部１１３及び異常判定制御部１１４−２に供給される。

位相比較部１１３は、両入力信号の位相比較を行って位相差を検出し、この位相差を制御信号として出力する。異常判定制御部１１４−２は、矩形波信号とウインドウ信号とを比較することで、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入っているか否かを判定する。そして、入らないと判定された場合に、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入るようにカウンタ１１１を制御するとともに、スイッチ１３のオン・オフを制御する。

次に、上記構成における動作について説明する。
まず、１０ＭＨｚの外部クロック信号から図５（ｂ）に示す如く（５１２／６３）ＭＨｚの内部クロック信号を生成する。この場合、１０ＭＨｚを３１５分周、（５１２／６３）ＭＨｚを２５６分周とし、同一周期となるカウンタ１１１を用意する。そして、図５（ａ）に示すように、内部クロック信号のカウンタ値が０〜２の期間だけ開くウインドウ信号を生成するカウンタ１１２−２を用意する。このウインドウ信号のハイレベル期間だけ、矩形波信号の立ち上がりの位相を比較することでＰＬＬを実現する。

図６に示すように、外部クロック信号に異常が発生すると、ウインドウ信号のハイレベル期間に矩形波信号の立ち上がりが検出できなくなる。このとき、ウインドウ信号のハイレベル期間を基準として、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間の中心になるように外部基準クロックのカウンタ１１１を補正すると共に、スイッチ１３のオン／オフを制御する。

これにより、外部基準クロックのカウンタ位相差を、外部基準クロックの１クロック以内に調整することができる。

以上のように上記第２の実施形態では、カウンタ１１１にて外部クロック信号から内部クロック信号に同期した矩形波信号を生成するとともに、カウンタ１１２−２にて内部クロック信号から外部クロック信号の異常を検出するために必要なウインドウ信号を生成し、異常判定制御部１１４−２にて矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入っているか否かを判定し、入っていない場合に、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入るようにカウンタ１１１を制御すると共に、スイッチ１３のオン／オフを制御するようにしている。

従って、基準となる外部クロック信号に異常が発生しても、外部クロック信号と内部クロック信号との位相差を短時間の内に１クロック以内に保持させることができ、これにより位相同期ループ回路を常に安定に運用することができる。

（第３の実施形態）
図７は、この発明の第３の実施形態としての位相同期ループ回路の構成を示すブロック図である。
すなわち、ＰＬＤ回路１１Ｃには、２つの外部クロック信号Ｓ１、Ｓ２が入力されることになる。

図８は、上記ＰＬＤ回路１１Ｃの具体的構成を示すブロック図である。なお、図８において、上記図４と同一部分には同一符号を付して詳細な説明を省略する。

カウンタ１１１の入力端子には入力切替器１１５が接続されている。入力切替器１１５は、２つの外部クロック信号Ｓ１，Ｓ２のうち１つをカウンタ１１１へ導出する。
カウンタ１１１，１１２−２の各出力は、位相比較部１１３に供給されるとともに、異常判定部１１６に供給される。異常判定部１１６は、矩形波信号とウインドウ信号とを比較することで、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入っているか否かを判定する。この判定結果は、スイッチ制御部１１７及び切替制御部１１８に供給される。

スイッチ制御部１１７は、上記判定結果から矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入った回数がＴ秒間にＮ（Ｎは自然数）回以上になったか否かを判定し、Ｎ回以上になった場合のみスイッチ１３をオン状態に切替制御する。

切替制御部１１８は、上記判定結果から入らないと判定された場合に、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入るようにカウンタ１１１を制御するとともに、スイッチ１３をオン制御した後、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入らない場合に、例えば外部クロック信号Ｓ１をカウンタ１１１に入力している状態から外部クロック信号Ｓ２をカウンタ１１１に入力する状態へ入力切替器１１５を切替制御する。

次に、上記構成において、以下にその処理動作を説明する。
図９は、異常判定部１１６、スイッチ制御部１１７及び切替制御部１１８の一連の処理動作を示すフローチャートである。

まず、起動時にスイッチ制御部１１７のタイマ（図示せず）を起動し、外部クロック信号Ｓ１をカウンタ１１１に入力しているものとする。

スイッチ制御部１１７は、異常判定部１１６からの判定結果に基づいて、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内であるか否かを判定し（ステップＳＴ８ａ）、ウインドウ信号のハイレベル期間内に入っている場合（Ｙｅｓ）、＋１をカウントしそのカウンタ値がＮ回であるか否かの判断を行い（ステップＳＴ８ｂ）、Ｎ回になるまでステップＳＴ８ａ及びステップＳＴ８ｂの処理を繰り返し実行する。

ここで、Ｎ回になった場合（Ｙｅｓ）、スイッチ制御部１１７はタイマがＴ秒になったか否かの判断を行い（ステップＳＴ８ｃ）、Ｔ秒以内である場合に（Ｎｏ）、スイッチ１３をオン状態に切替制御して異常検知マスクの解除を行う（ステップＳＴ８ｄ）。

続いて、切替制御部１１８は、異常判定部１１６からの判定結果に基づいて、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内であるか否かを判定し（ステップＳＴ８ｅ）、ウインドウ信号のハイレベル期間内に入っていない場合（Ｎｏ）、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間に入るようにカウンタ１１１の補正を行い（ステップＳＴ８ｆ）、再度矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内であるか否かの判定を行う（ステップＳＴ８ｇ）。

ここで、ウインドウ信号のハイレベル期間内に入っていない場合（Ｎｏ）、切替制御部１１８はカウンタ１１１に外部クロック信号Ｓ２を入力するように入力切替器１１５を切替制御し、カウンタ１１１の補正を行い（ステップＳＴ８ｈ）、以後ステップＳＴ８ｅの処理に移行する。

また、上記ステップＳＴ８ｃにおいて、Ｔ秒を超えてしまったならば（Ｙｅｓ）、スイッチ制御部１１７は異常検知マスクが解除済みであるか否かの判断を行い（ステップＳＴ８ｉ）、異常検知マスクが解除済みであるならば（Ｙｅｓ）、起動正常動作継続処理、つまりステップＳＴ８ｅ乃至ステップＳＴ８ｈの処理に移行し（ステップＳＴ８ｊ）、異常検知マスクが解除済みでない場合（Ｎｏ）、周知の起動異常切替処理に移行する（ステップＳＴ８ｋ）。

以上のように上記第３の実施形態では、スイッチ制御部１１７において、Ｔ秒内に矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入った回数がＮ回以上、つまり外部クロック信号Ｓ１が正常であると確認されるまで、スイッチ１３をオフ状態に維持するようにしている。

従って、外部クロック信号Ｓ１と内部クロック信号との位相比較処理に先立ち、外部クロック信号Ｓ１が異常であるか否かを確認でき、これにより外部クロック信号Ｓ１の異常が回路全体に波及する恐れを未然に防ぐことができる。

また、上記第３の実施形態では、スイッチ制御部１１７によりスイッチ１３がオン状態に切替制御された後、外部クロック信号Ｓ１に異常が発生した場合に、切替制御部１１８にて外部クロック信号Ｓ２をカウンタ１１１に入力するように入力切替器１１５を切替制御しているので、外部クロック信号Ｓ１の異常に対応することができる。

（その他の実施形態）
なお、この発明は上記各実施形態に限定されるものではない。例えば、上記第２の実施形態において、スイッチ１３をオン状態にした状態で、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間に入らない回数がＮ回以上である場合に、スイッチ１３をオフ状態に設定するようにしてもよい。

また、上記第３の実施形態では、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間に入った回数がＮ回以上である場合に、スイッチ１３をオン状態に設定して、しかる後に、外部クロック信号Ｓ１，Ｓ２の切り替えを行うようにしているが、起動時に矩形波信号の立ち上がりがウインドウ信号のハイレベル期間に入らない回数が複数回である場合に、外部クロック信号の異常と判断して、外部クロック信号の切り替えを行うようにしてもよい。

また、上記第３の実施形態では、異常判定部１１６、スイッチ制御部１１７及び切替制御部１１８をハードウェア構成として説明したが、異常判定部１１６、スイッチ制御部１１７及び切替制御部１１８を１つのマイクロコンピュータで実現するようにしてもよい。

また、上記第２の実施形態では、電圧制御水晶発振器１２に供給すべく制御電圧を得るために、内部クロック信号から生成したウインドウで切り出した外部クロック信号のローレベルとハイレベルの積分処理をチャージポンプにより行う例について説明したが、チャージポンプ以外にフィルタで行なうようにしてもよい。

さらに、上記各実施形態は放送機器に適用した場合であるが、これに限定されるものではなく、他のデジタル通信系の電子回路における位相同期の補正についても適用可能であることは勿論のことである。

この発明の第１の実施形態としての位相同期ループ回路の構成を示すブロック図。 同第１の実施形態におけるＰＬＤ回路の各カウンタで生成される第１及び第２の矩形波信号のタイミング波形図。 この発明の第２の実施形態としての位相同期ループ回路の構成を示すブロック図。 図３に示したＰＬＤ回路の具体的構成を示すブロック図。 同第２の実施形態において、ＰＬＤ回路の各カウンタで生成される矩形波信号及びウインドウ信号のタイミング波形図。 同第２の実施形態において、外部クロック信号に異常が発生した場合の様子を説明するために示す図。 この発明の第３の実施形態としての位相同期ループ回路の構成を示すブロック図。 図７に示したＰＬＤ回路の具体的構成を示すブロック図。 同第３の実施形態における位相同期ループ回路の制御手順及び制御内容を示すフローチャート。

符号の説明

１１Ａ，１１Ｂ，１１Ｃ…ＰＬＤ回路、１２…電圧制御水晶発振器、１３…スイッチ、１４…ループフィルタ、１５…サンプルホールド回路、１１１，１１２，１１２−２…カウンタ、１１３…位相比較部、１１４…制御部、１１４−２…異常判定制御部、１１５…入力切替器、１１６…異常判定部、１１７…スイッチ制御部、１１８…切替制御部。

Claims (10)

1. 入力される外部クロック信号から生成され第１信号レベル及び第２信号レベルを有する基準クロック信号と発振器から生成され第１信号レベル及び第２信号レベルを有する内部クロック信号とを位相比較器にて位相比較し、この位相比較結果に基づいて当該発振器の発振周波数を制御して前記基準クロック信号と前記内部クロック信号とを位相同期させる位相同期ループ回路において、
   前記基準クロック信号を１／ｍ（ｍは自然数）に分周し第１の分周信号を生成して前記位相比較器に供給する第１の分周手段と、
   前記内部クロック信号を１／ｎ（ｎは自然数）に分周し第２の分周信号を生成して前記位相比較器に供給する第２の分周手段と、
   前記発振器に対し入力する制御信号を一時保持する保持手段と、
   前記第１及び第２の分周手段の出力を比較し、この比較結果に基づいて前記保持手段から制御信号を前記発振器に入力する制御手段とを具備したことを特徴とする位相同期ループ回路。
2. さらに、前記第２の分周信号から、前記第２信号レベルの期間が略２ｎクロック長以上及びｎ／２以下のいずれか１つに相当する期間となるウインドウ信号を生成して前記位相比較器に供給するウインドウ生成手段を備え、
   前記制御手段は、前記第１の分周信号の第１信号レベルから第２信号レベルへの変化点または第２信号レベルから第１信号レベルへの変化点が前記ウインドウ信号の前記第２信号レベル期間内に入っているか否かを判定し、所定回数以上入らないと判定された場合に、前記第１の分周手段をリセットして変化点が前記ウインドウ信号の前記第２信号レベル期間内に入るように制御することを特徴とする請求項１記載の位相同期ループ回路。
3. 前記制御手段は、前記ウインドウ信号の前記第２信号レベル期間内の前記第１の分周信号の第１信号レベルと第２信号レベルの時間に比例した制御信号で発振器の制御を実行することを特徴とする請求項２記載の位相同期ループ回路。
4. 前記基準クロック信号と当該基準クロック信号に対する予備用基準クロック信号とを選択的に前記第１の分周手段に入力する入力切替手段をさらに備え、
   前記制御手段は、前記第１の分周信号の変化点が前記ウインドウ信号の第２信号レベル期間に入らないと判定された場合に、所定の条件に応じて、前記予備用基準クロック信号を前記第１の分周手段に入力するように前記入力切替手段を切替制御することを特徴とする請求項２記載の位相同期ループ回路。
5. 前記制御手段は、所定の条件の判断に、前記第１の分周信号の変化点が前記ウインドウ信号の前記第２信号レベル期間内に連続して入らなかった回数を用いることを特徴とする請求項４記載の位相同期ループ回路。
6. デジタル放送の番組情報信号を処理するデジタル放送番組処理装置に用いられ、このデジタル放送番組処理装置の処理に供されることを特徴とする請求項１記載の位相同期ループ回路。
7. 前記制御手段は、前記発振器へ入力する制御信号を前記第２の分周信号から生成したウインドウで切り出した前記第１の分周信号の第１信号レベルと第２信号レベルを積分して得ることを特徴とする請求項４記載の位相同期ループ回路。
8. 前記制御手段は、前記第２の分周信号から生成したウインドウで切り出した前記第１の分周信号の第１信号レベルと第２信号レベルの積分をフィルタで行うことを特徴とする請求項７記載の位相同期ループ回路。
9. 前記制御手段は、前記第２の分周信号から生成したウインドウで切り出した前記第１の分周信号の第１信号レベルと第２信号レベルの積分をチャージポンプで行うことを特徴とする請求項７記載の位相同期ループ回路。
10. 入力される外部クロック信号から生成され第１信号レベル及び第２信号レベルを有する基準クロック信号と発振器から生成され第１信号レベル及び第２信号レベルを有する内部クロック信号とを位相比較器にて位相比較し、この位相比較結果に基づいて当該発振器の発振周波数を制御して前記基準クロック信号と前記内部クロック信号とを位相同期させる位相同期ループ回路で使用される制御方法において、
    前記基準クロック信号を１／ｍ（ｍは自然数）に分周し第１の分周信号を生成して前記位相比較器に供給し、
    前記内部クロック信号を１／ｎ（ｎは自然数）に分周し第２の分周信号を生成して前記位相比較器に供給し、
    前記発振器に対し入力する制御信号を保持部に一時保持し、
    前記第１及び第２の分周信号を比較し、この比較結果に基づいて前記保持部から制御信号を前記発振器に入力するようにしたことを特徴とする位相同期ループ回路で使用される制御方法。

Images