JPH0983360A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH0983360A JPH0983360A JP7237324A JP23732495A JPH0983360A JP H0983360 A JPH0983360 A JP H0983360A JP 7237324 A JP7237324 A JP 7237324A JP 23732495 A JP23732495 A JP 23732495A JP H0983360 A JPH0983360 A JP H0983360A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- vco
- voltage
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 入力信号が連続に入力されずに断絶すると直
ぐに同期が外れ、システムダウンが生じる。 【解決手段】 入力信号１とＶＣＯ出力信号４の位相差
が位相比較器２でとられ、その出力信号中の不要分がロ
ーパスフィルタ５で除去され、このフィルタの出力信号
に対して入力信号１に対する位相（周波数）をＶＣＯ８
で変化させるＰＬＬ回路にあって、ローパスフィルタ５
からの一定期間におけるＶＣＯ制御信号９をＶＣＯ制御
信号記憶回路７で記憶し、又、入力信号１の断絶を入力
信号断絶検出回路３により検出する。その入力信号断絶
検出時にＶＣＯ制御信号切替えスイッチ６を切替え、Ｖ
ＣＯ制御信号記憶回路７に記憶していた信号をＶＣＯ８
に印加する。これにより、入力信号の断絶による同期外
れが低減される。
ぐに同期が外れ、システムダウンが生じる。 【解決手段】 入力信号１とＶＣＯ出力信号４の位相差
が位相比較器２でとられ、その出力信号中の不要分がロ
ーパスフィルタ５で除去され、このフィルタの出力信号
に対して入力信号１に対する位相（周波数）をＶＣＯ８
で変化させるＰＬＬ回路にあって、ローパスフィルタ５
からの一定期間におけるＶＣＯ制御信号９をＶＣＯ制御
信号記憶回路７で記憶し、又、入力信号１の断絶を入力
信号断絶検出回路３により検出する。その入力信号断絶
検出時にＶＣＯ制御信号切替えスイッチ６を切替え、Ｖ
ＣＯ制御信号記憶回路７に記憶していた信号をＶＣＯ８
に印加する。これにより、入力信号の断絶による同期外
れが低減される。
Description
【０００１】
【発明の属する技術分野】本発明は、通信機器や映像機
器等における同期、選局、復調等に用いられるＰＬＬ
（Phase Locked Loop ：フェーズ ロックド ループ）
回路に関するものである。
器等における同期、選局、復調等に用いられるＰＬＬ
（Phase Locked Loop ：フェーズ ロックド ループ）
回路に関するものである。
【０００２】
【従来の技術】図２は従来のＰＬＬ回路の一例を示すブ
ロック図である。入力信号２１（基準信号）とＶＣＯ
（ Voltage controlled oscillator：電圧制御発振器）
出力信号２２の周波数（又は位相）づれを検出するため
に位相比較器２３が設けられている。この位相比較器２
３には、ローパスフィルタ２４（ループフィルタ）が接
続されている。更に、ローパスフィルタ２４にはＶＣＯ
（電圧制御発振器）２５が接続されている。
ロック図である。入力信号２１（基準信号）とＶＣＯ
（ Voltage controlled oscillator：電圧制御発振器）
出力信号２２の周波数（又は位相）づれを検出するため
に位相比較器２３が設けられている。この位相比較器２
３には、ローパスフィルタ２４（ループフィルタ）が接
続されている。更に、ローパスフィルタ２４にはＶＣＯ
（電圧制御発振器）２５が接続されている。
【０００３】図２の構成においては、入力信号２１とＶ
ＣＯ出力信号２２の位相差が位相比較器２３によって求
められ、この出力信号がローパスフィルタ２４に入力さ
れる。ローパスフィルタ２４から出力されるＶＣＯ制御
信号２６に対し、この電圧値に応じてＶＣＯ２５は周波
数を変化させ、ＶＣＯ２５の出力信号の位相は入力信号
２１の位相にロックされる。
ＣＯ出力信号２２の位相差が位相比較器２３によって求
められ、この出力信号がローパスフィルタ２４に入力さ
れる。ローパスフィルタ２４から出力されるＶＣＯ制御
信号２６に対し、この電圧値に応じてＶＣＯ２５は周波
数を変化させ、ＶＣＯ２５の出力信号の位相は入力信号
２１の位相にロックされる。
【０００４】この種の従来のＰＬＬ回路は、例えば、特
開昭５７−６０７３８号公報（ＶＣＯを２個設け、一方
で分周比を決定し、他方で被位相比較信号を生成し、可
変分周器が断続的に切断された場合でも切断前の周波数
を維持できるようにした構成）及び実開昭６３−１６５
９３０号公報（電源制限回路をＶＣＯと並列に設け、ロ
ック時に電源制限回路をＶＣＯから切り離す構成）に示
されている。
開昭５７−６０７３８号公報（ＶＣＯを２個設け、一方
で分周比を決定し、他方で被位相比較信号を生成し、可
変分周器が断続的に切断された場合でも切断前の周波数
を維持できるようにした構成）及び実開昭６３−１６５
９３０号公報（電源制限回路をＶＣＯと並列に設け、ロ
ック時に電源制限回路をＶＣＯから切り離す構成）に示
されている。
【０００５】
【発明が解決しようとする課題】しかし、従来のＰＬＬ
回路によると、入力信号２１が入らなくなると、位相比
較器２３から出力される位相差信号が大きくなり、ＶＣ
Ｏ制御信号２６は入力信号２１が入っていた時の値から
のずれが大きくなり、ＶＣＯ出力信号２２の位相と入力
信号２１の位相のずれが大きくなる。つまり、入力信号
２１が断絶すると、すぐに同期が外れるという問題があ
る。
回路によると、入力信号２１が入らなくなると、位相比
較器２３から出力される位相差信号が大きくなり、ＶＣ
Ｏ制御信号２６は入力信号２１が入っていた時の値から
のずれが大きくなり、ＶＣＯ出力信号２２の位相と入力
信号２１の位相のずれが大きくなる。つまり、入力信号
２１が断絶すると、すぐに同期が外れるという問題があ
る。
【０００６】そこで本発明は、入力信号が一時的に入力
されなかった場合でも、同期外れを起こり難くすること
のできるＰＬＬ回路を提供することを目的としている。
されなかった場合でも、同期外れを起こり難くすること
のできるＰＬＬ回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、入力電圧に応じて出力周波数が変化
する電圧制御発振器（ＶＣＯ）と、この電圧制御発振器
の出力と入力信号の位相又は周波数のずれを検出する位
相比較器と、この位相比較器の出力信号又はこの出力信
号に応じた電圧信号を前記電圧制御発振器へ印加する電
圧印加手段を含むＰＬＬ回路において、前記入力信号が
断絶したことを検出する入力信号断絶検出手段と、前記
位相比較器の出力信号又はこの出力信号に応じた電圧信
号を記憶する記憶手段と、前記入力信号断絶検出手段が
前記入力信号の断絶を検出したときに前記記憶手段に記
憶された信号を前記入力電圧として前記電圧制御発振器
へ印加する切替え手段とを具備する構成にしている。
めに、この発明は、入力電圧に応じて出力周波数が変化
する電圧制御発振器（ＶＣＯ）と、この電圧制御発振器
の出力と入力信号の位相又は周波数のずれを検出する位
相比較器と、この位相比較器の出力信号又はこの出力信
号に応じた電圧信号を前記電圧制御発振器へ印加する電
圧印加手段を含むＰＬＬ回路において、前記入力信号が
断絶したことを検出する入力信号断絶検出手段と、前記
位相比較器の出力信号又はこの出力信号に応じた電圧信
号を記憶する記憶手段と、前記入力信号断絶検出手段が
前記入力信号の断絶を検出したときに前記記憶手段に記
憶された信号を前記入力電圧として前記電圧制御発振器
へ印加する切替え手段とを具備する構成にしている。
【０００８】この構成によれば、電圧制御発振器に入力
される最新の信号が記憶手段に記憶される。そして、電
圧制御発振器に印加している入力信号が断絶した時、こ
の入力信号に代えて記憶手段から読み出した信号が電圧
制御発振器に印加される。したがって、入力信号の断絶
による同期外れを低減することができ、かつ、安価に構
成することができる。
される最新の信号が記憶手段に記憶される。そして、電
圧制御発振器に印加している入力信号が断絶した時、こ
の入力信号に代えて記憶手段から読み出した信号が電圧
制御発振器に印加される。したがって、入力信号の断絶
による同期外れを低減することができ、かつ、安価に構
成することができる。
【０００９】また、上記の目的は、入力電圧に応じて出
力周波数が変化する電圧制御発振器（ＶＣＯ）と、この
電圧制御発振器の出力と入力信号の位相又は周波数のず
れを検出する位相比較器と、この位相比較器の出力信号
又はこの出力信号に応じた電圧信号を前記電圧制御発振
器へ印加する電圧印加手段を含むＰＬＬ回路において、
前記入力信号が断絶したことを検出する入力信号断絶検
出手段と、前記位相比較器の出力信号又はこの出力信号
に応じた電圧信号の平均値を記憶する記憶手段と、前記
入力信号断絶検出手段が入力信号の断絶を検出したとき
に前記記憶手段に記憶された信号を前記入力電圧として
前記電圧制御発振器へ印加する切替え手段とを備える構
成によっても達成される。
力周波数が変化する電圧制御発振器（ＶＣＯ）と、この
電圧制御発振器の出力と入力信号の位相又は周波数のず
れを検出する位相比較器と、この位相比較器の出力信号
又はこの出力信号に応じた電圧信号を前記電圧制御発振
器へ印加する電圧印加手段を含むＰＬＬ回路において、
前記入力信号が断絶したことを検出する入力信号断絶検
出手段と、前記位相比較器の出力信号又はこの出力信号
に応じた電圧信号の平均値を記憶する記憶手段と、前記
入力信号断絶検出手段が入力信号の断絶を検出したとき
に前記記憶手段に記憶された信号を前記入力電圧として
前記電圧制御発振器へ印加する切替え手段とを備える構
成によっても達成される。
【００１０】この構成によれば、電圧制御発振器に入力
される信号に対し、現時点より以前の所定期間における
ＶＣＯ制御用の信号の平均値がとられ、この平均値が記
憶手段に記憶される。したがって、入力信号の断絶によ
る同期外れを低減することができ、かつ、安価に構成す
ることができる。
される信号に対し、現時点より以前の所定期間における
ＶＣＯ制御用の信号の平均値がとられ、この平均値が記
憶手段に記憶される。したがって、入力信号の断絶によ
る同期外れを低減することができ、かつ、安価に構成す
ることができる。
【００１１】
【発明の実施の形態】図１は本発明によるＰＬＬ回路の
一実施の形態を示すブロック図である。入力信号１は位
相比較器２及び入力信号断絶検出回路３に入力される。
位相比較器２には、更に、ＶＣＯ出力信号４が入力され
る。位相比較器２にはローパスフィルタ５が接続され、
このローパスフィルタ５にはＶＣＯ制御信号切替えスイ
ッチ６の一方の入力端子６ａ及びＶＣＯ制御信号記憶回
路７の入力端が接続されている。更に、ＶＣＯ制御信号
切替えスイッチ６の一方の入力端子６ｂはＶＣＯ制御信
号記憶回路７の出力端に接続され、ＶＣＯ制御信号切替
えスイッチ６の出力端子６ｃはＶＣＯ８に接続されてい
る。このＶＣＯ８の出力端子からＶＣＯ出力信号４が出
力され、位相比較器２に印加される。ＶＣＯ制御信号切
替えスイッチ６はリレー等の機構部分を含む構成でもよ
いし、半導体回路による電子式のスイッチを用いること
もできる。
一実施の形態を示すブロック図である。入力信号１は位
相比較器２及び入力信号断絶検出回路３に入力される。
位相比較器２には、更に、ＶＣＯ出力信号４が入力され
る。位相比較器２にはローパスフィルタ５が接続され、
このローパスフィルタ５にはＶＣＯ制御信号切替えスイ
ッチ６の一方の入力端子６ａ及びＶＣＯ制御信号記憶回
路７の入力端が接続されている。更に、ＶＣＯ制御信号
切替えスイッチ６の一方の入力端子６ｂはＶＣＯ制御信
号記憶回路７の出力端に接続され、ＶＣＯ制御信号切替
えスイッチ６の出力端子６ｃはＶＣＯ８に接続されてい
る。このＶＣＯ８の出力端子からＶＣＯ出力信号４が出
力され、位相比較器２に印加される。ＶＣＯ制御信号切
替えスイッチ６はリレー等の機構部分を含む構成でもよ
いし、半導体回路による電子式のスイッチを用いること
もできる。
【００１２】次に、以上の構成における動作について説
明する。まず、位相比較器２によって入力信号１とＶＣ
Ｏ出力信号４の位相差が検出される。位相比較器２によ
って得られた位相差信号は、ローパスフィルタ５に入力
し、ローパスフィルタ５はＶＣＯ制御信号９を出力す
る。ＶＣＯ制御信号９はＶＣＯ制御信号切替えスイッチ
６を経由してＶＣＯ８に印加され、このＶＣＯ８によっ
てＶＣＯ出力信号４が入力信号１の位相（周波数）に等
しくなるように制御される。
明する。まず、位相比較器２によって入力信号１とＶＣ
Ｏ出力信号４の位相差が検出される。位相比較器２によ
って得られた位相差信号は、ローパスフィルタ５に入力
し、ローパスフィルタ５はＶＣＯ制御信号９を出力す
る。ＶＣＯ制御信号９はＶＣＯ制御信号切替えスイッチ
６を経由してＶＣＯ８に印加され、このＶＣＯ８によっ
てＶＣＯ出力信号４が入力信号１の位相（周波数）に等
しくなるように制御される。
【００１３】以上の動作の過程で、ローパスフィルタ５
より出力されるＶＣＯ制御信号９はＶＣＯ制御信号記憶
回路７に記憶される。ＶＣＯ制御信号記憶回路７に記憶
されるＶＣＯ制御信号９は、現時点から過去の或る期間
までであり、この期間より以前の古い信号は順に消去さ
れる。つまり、常に現時点より以前の一定期間までのＶ
ＣＯ制御信号９がＶＣＯ制御信号記憶回路７に記憶され
る。
より出力されるＶＣＯ制御信号９はＶＣＯ制御信号記憶
回路７に記憶される。ＶＣＯ制御信号記憶回路７に記憶
されるＶＣＯ制御信号９は、現時点から過去の或る期間
までであり、この期間より以前の古い信号は順に消去さ
れる。つまり、常に現時点より以前の一定期間までのＶ
ＣＯ制御信号９がＶＣＯ制御信号記憶回路７に記憶され
る。
【００１４】ここで、入力信号１が断絶した場合、この
状況は入力信号断絶検出回路３で検出され、ＶＣＯ制御
信号１０を出力する。このＶＣＯ制御信号１０の発生に
連動してＶＣＯ制御信号切替えスイッチ６が動作し、接
点６ａから接点６ｂに切替えられる。この切替えによ
り、ＶＣＯ８にはローパスフィルタ５から出力されるＶ
ＣＯ制御信号９に代え、ＶＣＯ制御信号記憶回路７に記
憶してあるＶＣＯ制御信号１１が入力電圧として印加さ
れる。そこで、ＶＣＯ８は、ＶＣＯ制御信号１１を入力
して制御を実行し、同期を継続させる。
状況は入力信号断絶検出回路３で検出され、ＶＣＯ制御
信号１０を出力する。このＶＣＯ制御信号１０の発生に
連動してＶＣＯ制御信号切替えスイッチ６が動作し、接
点６ａから接点６ｂに切替えられる。この切替えによ
り、ＶＣＯ８にはローパスフィルタ５から出力されるＶ
ＣＯ制御信号９に代え、ＶＣＯ制御信号記憶回路７に記
憶してあるＶＣＯ制御信号１１が入力電圧として印加さ
れる。そこで、ＶＣＯ８は、ＶＣＯ制御信号１１を入力
して制御を実行し、同期を継続させる。
【００１５】なお、図１においては、ローパスフィルタ
５から出力されるＶＣＯ制御信号９をＶＣＯ制御信号記
憶回路７に一定量づつ記憶させ、この内容を記憶が進む
ごとに順次更新する構成にしたが、ＶＣＯ制御信号９の
或る期間の平均を求め、この値を記憶する構成にしても
よい。ところで、複数の装置の同期をＰＬＬ回路で行う
システムの場合、ＰＬＬ回路の入力信号が一時的に断絶
した場合、直ぐに同期が外れ、システムダウンが生じ
る。このため、従来は、高信頼性が要求されるシステム
には、ＰＬＬ回路を用いることができなかった。しか
し、本発明を採用することにより、入力信号が一時的に
途絶えた場合でもシステムダウンは生ぜず、ＰＬＬ回路
を採用することが可能になる。
５から出力されるＶＣＯ制御信号９をＶＣＯ制御信号記
憶回路７に一定量づつ記憶させ、この内容を記憶が進む
ごとに順次更新する構成にしたが、ＶＣＯ制御信号９の
或る期間の平均を求め、この値を記憶する構成にしても
よい。ところで、複数の装置の同期をＰＬＬ回路で行う
システムの場合、ＰＬＬ回路の入力信号が一時的に断絶
した場合、直ぐに同期が外れ、システムダウンが生じ
る。このため、従来は、高信頼性が要求されるシステム
には、ＰＬＬ回路を用いることができなかった。しか
し、本発明を採用することにより、入力信号が一時的に
途絶えた場合でもシステムダウンは生ぜず、ＰＬＬ回路
を採用することが可能になる。
【００１６】
【発明の効果】以上より明らかな如く、本発明によれ
ば、入力信号が断絶したことを入力信号断絶検出手段で
検出し、位相比較器の出力信号又はこの出力信号に基づ
く信号を記憶手段で記憶し、前記入力信号断絶検出手段
が入力信号の断絶を検出したときに前記記憶手段に記憶
された信号を切替え手段により前記電圧制御発振器へ入
力として印加する構成にしたので、入力信号の絶絶によ
る同期外れを低減することができ、かつ、安価に構成す
ることができる。
ば、入力信号が断絶したことを入力信号断絶検出手段で
検出し、位相比較器の出力信号又はこの出力信号に基づ
く信号を記憶手段で記憶し、前記入力信号断絶検出手段
が入力信号の断絶を検出したときに前記記憶手段に記憶
された信号を切替え手段により前記電圧制御発振器へ入
力として印加する構成にしたので、入力信号の絶絶によ
る同期外れを低減することができ、かつ、安価に構成す
ることができる。
【００１７】特に、複数の装置の同期をＰＬＬ回路で行
うシステムに採用した場合、システムダウンを大幅に低
減したシステムを構築することができる。また、本発明
の他の構成によれば、入力信号が断絶したことを入力信
号断絶検出手段で検出し、位相比較器の出力信号又はこ
の出力信号に応じた電圧信号の平均値を記憶手段で記憶
し、前記入力信号断絶検出手段が入力信号の断絶を検出
したときに前記記憶手段に記憶された信号を切替え手段
により前記電圧制御発振器へ入力として印加するように
したので、入力信号の断絶による同期外れを低減するこ
とができ、かつ、安価に構成することができる。
うシステムに採用した場合、システムダウンを大幅に低
減したシステムを構築することができる。また、本発明
の他の構成によれば、入力信号が断絶したことを入力信
号断絶検出手段で検出し、位相比較器の出力信号又はこ
の出力信号に応じた電圧信号の平均値を記憶手段で記憶
し、前記入力信号断絶検出手段が入力信号の断絶を検出
したときに前記記憶手段に記憶された信号を切替え手段
により前記電圧制御発振器へ入力として印加するように
したので、入力信号の断絶による同期外れを低減するこ
とができ、かつ、安価に構成することができる。
【図１】本発明によるＰＬＬ回路の一実施の形態を示す
ブロック図である。
ブロック図である。
【図２】従来のＰＬＬ回路の一例を示すブロック図であ
る。
る。
１ 入力信号 ２ 位相比較器 ３ 入力信号断絶検出回路 ５ ローパスフィルタ ６ ＶＣＯ制御信号切替えスイッチ ７ ＶＣＯ制御信号記憶回路 ８ ＶＣＯ ９，１１ ＶＣＯ制御信号
Claims (2)
- 【請求項１】 入力電圧に応じて出力周波数が変化する
電圧制御発振器（ＶＣＯ）と、この電圧制御発振器の出
力と入力信号の位相又は周波数のずれを検出する位相比
較器と、この位相比較器の出力信号又はこの出力信号に
応じた電圧信号を前記電圧制御発振器へ印加する電圧印
加手段を含むＰＬＬ回路において、 前記入力信号が断絶したことを検出する入力信号断絶検
出手段と、 前記位相比較器の出力信号又はこの出力信号に応じた電
圧信号を記憶する記憶手段と、 前記入力信号断絶検出手段が前記入力信号の断絶を検出
したときに前記記憶手段に記憶された信号を前記入力電
圧として前記電圧制御発振器へ印加する切替え手段とを
具備することを特徴とするＰＬＬ回路。 - 【請求項２】 入力電圧に応じて出力周波数が変化する
電圧制御発振器（ＶＣＯ）と、この電圧制御発振器の出
力と入力信号の位相又は周波数のずれを検出する位相比
較器と、この位相比較器の出力信号又はこの出力信号に
応じた電圧信号を前記電圧制御発振器へ印加する電圧印
加手段を含むＰＬＬ回路において、 前記入力信号が断絶したことを検出する入力信号断絶検
出手段と、 前記位相比較器の出力信号又はこの出力信号に応じた電
圧信号の平均値を記憶する記憶手段と、 前記入力信号断絶検出手段が入力信号の断絶を検出した
ときに前記記憶手段に記憶された信号を前記入力電圧と
して前記電圧制御発振器へ印加する切替え手段とを具備
することを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7237324A JPH0983360A (ja) | 1995-09-14 | 1995-09-14 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7237324A JPH0983360A (ja) | 1995-09-14 | 1995-09-14 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983360A true JPH0983360A (ja) | 1997-03-28 |
Family
ID=17013691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7237324A Pending JPH0983360A (ja) | 1995-09-14 | 1995-09-14 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983360A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003348A1 (fr) * | 1999-07-06 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil de reception sans fil |
| JP2006253869A (ja) * | 2005-03-09 | 2006-09-21 | Fujitsu Access Ltd | 位相同期回路 |
| JP2020537400A (ja) * | 2017-10-12 | 2020-12-17 | シナプティクス インコーポレイテッド | 位相同期回路および復元器 |
-
1995
- 1995-09-14 JP JP7237324A patent/JPH0983360A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003348A1 (fr) * | 1999-07-06 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil de reception sans fil |
| JP2006253869A (ja) * | 2005-03-09 | 2006-09-21 | Fujitsu Access Ltd | 位相同期回路 |
| JP2020537400A (ja) * | 2017-10-12 | 2020-12-17 | シナプティクス インコーポレイテッド | 位相同期回路および復元器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0983360A (ja) | Ｐｌｌ回路 | |
| JPH02180473A (ja) | キード型同期検波回路 | |
| KR100261805B1 (ko) | 원하는위상에주파수및위상로킹회로를로킹시키기위한회로 | |
| JPH01141419A (ja) | Ｐｌｌ回路 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
| JP2658926B2 (ja) | 局部発振信号の同期装置 | |
| JPH06296135A (ja) | 位相同期回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| JP4921811B2 (ja) | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 | |
| JP2972576B2 (ja) | クロック発生回路 | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JPH11154940A (ja) | クロック発生回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH0645917A (ja) | 位相同期ループ回路 | |
| JPH03190336A (ja) | 伝送受信同期回路方式 | |
| JP2001077690A (ja) | クロック供給装置及び方法 | |
| JP2973720B2 (ja) | 位相同期発振方式 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPH07162403A (ja) | 位相同期ループ回路 | |
| JPH0199351A (ja) | 搬送波再生回路 | |
| JPH08102666A (ja) | 位相同期回路 | |
| JPH11205298A (ja) | クロック再生装置 |