JPH0818447A

JPH0818447A - Ｐｌｌ回路装置

Info

Publication number: JPH0818447A
Application number: JP6146830A
Authority: JP
Inventors: Nobuyuki Nagano; 宣行長野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-06-28
Filing date: 1994-06-28
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】現用系の入力基準信号に異常を発生し、予備
系の入力基準信号に切り替える過渡期において、ＰＬＬ
系の安定性を保ち、発生するクロックの攪乱を防止し、
系の信頼性を高める。【構成】入力断検出回路６により、選択回路５からの
基準信号Ｃの喪失が検出されると、制御電圧保持回路７
に電圧保持信号ＨＤを与え、また、選択回路５に対し
て、基準信号を切替えるための選択切替信号ＳＥＬを出
力し、選択回路５による基準信号の切替を行わせると共
に、この間に、電圧制御発振器３に与える制御信号を、
制御電圧保持回路７により、直前の値に保持させ、電圧
制御発振器３によるクロック信号ＣＬＫの発振を安定に
保つと共に基準信号の切替を安定に行わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はＰＬＬ回路装置に係
り、特に、通信システムなどのクロックを高い信頼性で
得るために、現用系に対して予備系を付加した、冗長構
成の位相同期ループ回路において、系の切り替え時にお
ける過渡期の安定性を確保するための回路構成に関す
る。

【０００２】

【従来の技術】従来から、基準信号に位相同期したクロ
ック信号を発生させるために、位相同期ループ回路、つ
まりＰＬＬ回路装置が用いられてきた。このようなＰＬ
Ｌ回路装置を、データを伝送する通信システムなどにお
ける、データ系のシステムクロックに用いようとする
と、その信頼性を高める必要があるが、そのために、従
来から予備系を備えた冗長な構成が採用されてきた。

【０００３】例えば、特開平４−３２３３０号では、外
部からの基準信号が遮断した場合に、内部の基準信号に
切り替える構成が開示されており、また特開平４−３５
７７１３では、現用の基準信号を予備の基準信号に切り
替える場合に、これを無瞬断で行う技術が開示されてい
る。

【０００４】一方、特開平４−２９１８９号には、第１
の基準クロックに異常があった場合に、これを第２の基
準クロックの分周出力に切り替える構成が開示されてい
る。

【０００５】図６は、かかる従来の冗長系を備えるＰＬ
Ｌ回路装置の回路図である。図において、５は現用系を
構成する第１の入力基準信号Ｃ１と第２の入力基準信号
Ｃ２を選択して、基準信号Ｃとして出力する選択回路、
６は、選択回路５により選択された基準信号Ｃが一定の
時間を超えて遮断した場合に、これを検出して、選択回
路５に選択切替信号ＳＥＬを送出する入力断検出回路、
３は入力電圧により制御される周波数のクロック信号Ｃ
ＬＫを発生する電圧制御発振器、４は電圧制御発振器３
の出力クロック信号をＮ分周して分周信号ＣＮを発生す
る分周回路、１は選択回路５により選択された基準信号
Ｃと、分周回路４からの分周信号ＣＮの位相を比較し
て、これに応じた位相偏差信号ＰＤを出力する位相比較
器、２は位相比較器１からの位相偏差信号ＰＤから高周
波成分を除去して平滑化し、電圧制御発振器３に与える
制御電圧ＣＮＴを出力するローパスフィルタである。

【０００６】なお、第１の入力基準信号Ｃ１と第２の入
力基準信号Ｃ２は位相同期した信号として系に与えられ
ている。

【０００７】以上述べたような構成において、つぎにそ
の動作を説明する。

【０００８】通常、選択回路５は第１の入力基準信号Ｃ
１を選択しており、基準信号Ｃとしている。この基準信
号Ｃが正常に入力されている限り、入力断検出回路６は
選択切替信号ＳＥＬを出力しないので、選択回路５は第
１の入力基準信号Ｃ１の選択を継続する。

【０００９】電圧制御発振器３は、制御電圧ＣＮＴに応
じた周波数のクロック信号ＣＬＫを発生する。このクロ
ック信号ＣＬＫは分周回路４により分周され、分周信号
ＣＮとして位相比較器１に与えられる。

【００１０】位相比較器１は、この分周信号ＣＮを、選
択回路５からの基準信号Ｃと位相比較し、両者の位相差
に応じた位相偏差信号ＰＤを出力する。この位相偏差信
号ＰＤは、ローパスフィルタ２により平滑化され、制御
電圧ＣＮＴとして電圧制御発振器３に与えられる。

【００１１】つまり、分周信号ＣＮと基準信号Ｃの間に
位相差がなければ、位相比較器１で検出される位相偏差
はゼロであり、ローパスフィルタ２から電圧制御発振器
３には、そのままの発振周波数を維持させるような制御
電圧ＣＮＴが与えられる。一方、分周信号ＣＮと基準信
号Ｃの間に位相差があれば、位相比較器１からは、この
位相差に応じた位相偏差信号ＰＤが出力されるので、こ
れを平滑化して得られる制御電圧ＣＮＴは、電圧制御発
振器３の発振周波数を変化させ、その出力であるクロッ
ク信号ＣＬＫの分周回路４による分周信号ＣＮの位相
が、基準信号Ｃの位相に一致するように制御する。

【００１２】その結果、電圧制御発振器３からは、第１
の入力基準信号Ｃ１に位相同期したクロック信号ＣＬＫ
が出力されることになる。

【００１３】なお、上記のような系統で、何らかの原因
で、第１の入力基準信号Ｃ１が遮断されてしまった場
合、位相比較器１では、正常な位相偏差信号ＰＤが検出
されなくなるので、電圧制御発振器３が暴走してしまう
ことになる。このような事態に備えて、信頼性を高める
ために、冗長構成がとられている。

【００１４】さて、第１の入力基準信号Ｃ１が一定の時
間を超えて遮断した場合、選択回路５からの基準信号Ｃ
が喪失してしまうが、これは入力断検出回路６により検
出される。その結果、入力断検出回路６は、選択回路５
に対して、選択切替信号ＳＥＬを出力する。

【００１５】入力断検出回路６から選択切替信号ＳＥＬ
を与えられた選択回路５は、第１の入力基準信号Ｃ１を
第２の入力基準信号Ｃ２に切り替えて、基準信号Ｃとし
て出力する。その結果、位相比較器１には、第２の入力
基準信号Ｃ２に基づく基準信号Ｃが与えられることにな
る。

【００１６】その結果、電圧制御発振器３からは、第２
の入力基準信号Ｃ２に位相同期したクロック信号ＣＬＫ
が出力されることになる。

【００１７】以上のようにして電圧制御発振器３から得
られたクロック信号ＣＬＫは、データ伝送系などにおい
て、信頼性の高いシステムクロックとして用いられるこ
とになる。

【００１８】

【発明が解決しようとする課題】従来のＰＬＬ回路装置
は、以上述べたように、第１の入力基準信号Ｃ１に異常
が発生した場合、これを検出して、直ちに第２の入力基
準信号Ｃ２に切り替えて電圧制御発振器３を制御するよ
うに構成されているので、第１の入力基準信号Ｃ１と第
２の入力基準信号Ｃ２が位相同期しており、第１の入力
基準信号Ｃ１から第２の入力基準信号Ｃ２への切替が、
スムーズに行われる限り、安定してクロック信号ＣＬＫ
を出力することができる。しかしながら、現実には、第
１の入力基準信号Ｃ１に異常が発生してから、これを入
力断検出回路６で検出し、これに基づいて選択回路５が
動作して、第１の入力基準信号Ｃ１が第２の入力基準信
号Ｃ２に切り替わるまでの過渡期の間は、ある程度の時
間があるので、この間に基準信号Ｃに不要なパルスが混
入し、第１の入力基準信号Ｃ１への切り戻しが発生した
り、歯抜けが発生するなどの攪乱が発生することがあ
る。このため、電圧制御発振器３の同期外れが発生し、
次に、これに対する引き込み動作が発生したりして、電
圧制御発振器３で発生するクロック信号ＣＬＫの周波数
が大きく変動してしまうという問題点がある。その結
果、このクロック信号ＣＬＫをシステムクロックとする
データ伝送系では、データエラーを発生してしまうなど
の問題点がある。

【００１９】この発明は、上記のような従来技術の問題
点を解消し、現用系の入力基準信号に異常が発生し、予
備系の入力基準信号に切り替える過渡期において、ＰＬ
Ｌ系の安定性を保ち、発生するクロックの攪乱を防止
し、系の信頼性を高めたＰＬＬ回路装置を提供すること
を目的とする。

【００２０】

【課題を解決するための手段】

手段１．上記目的を達成するために、この発明は、請求
項１に記載のＰＬＬ回路装置として、クロックを発生す
る発振手段と、前記クロックを分周して分周クロックと
する分周手段と、複数の基準信号から１つを選択して、
制御用基準信号を出力する選択手段と、前記分周手段か
らの分周クロックを、前記選択手段からの制御用基準信
号と位相比較する位相比較手段と、前記位相比較手段の
出力をそのまま、または保持して、前記発振手段に制御
信号として与える制御電圧保持手段と、前記選択手段か
らの制御用基準信号が喪失したことを検出して、前記制
御電圧保持手段に保持信号を与えると共に、前記選択手
段に対して、基準信号を切替えるための選択切替信号を
出力する入力断検出手段とを、備えるＰＬＬ回路装置を
提供するものである。

【００２１】手段２．上記目的を達成するために、この
発明は、請求項３に記載のＰＬＬ回路装置として、クロ
ックを発生する発振手段と、前記クロックを分周して分
周クロックとする分周手段と、複数の基準信号から１つ
を選択して、制御用基準信号を出力する選択手段と、前
記分周手段からの分周クロックを、前記選択手段からの
制御用基準信号と位相比較する位相比較手段と、前記位
相比較手段の出力をそのまま、または保持して、前記発
振手段に制御信号として与える制御電圧保持手段と、前
記位相比較手段によって検出される位相差が一定の位相
差よりも大きい場合に、これを検出して、前記制御電圧
保持手段に保持信号を与えると共に、前記選択手段に対
して、基準信号を切替えるための選択切替信号を出力す
る位相差判定手段とを、備えるＰＬＬ回路装置を提供す
るものである。

【００２２】手段３．上記目的を達成するために、この
発明は、請求項６に記載のＰＬＬ回路装置として、クロ
ックを発生する発振手段と、前記クロックを分周して分
周クロックとする分周手段と、複数の基準信号から１つ
を選択して、制御用基準信号を出力する選択手段と、前
記分周手段からの分周クロックを、前記選択手段からの
制御用基準信号と位相比較する位相比較手段と、前記位
相比較手段の出力をそのまま、または保持して、前記発
振手段に制御信号として与える制御電圧保持手段と、前
記発振手段に与えられる制御信号が異常なレベルになっ
た場合に、これを検出して、前記制御電圧保持手段に保
持信号を与えると共に、前記選択手段に対して、基準信
号を切替えるための選択切替信号を出力する電圧変化検
出手段とを、備えるＰＬＬ回路装置を提供するものであ
る。

【００２３】手段４．上記目的を達成するために、この
発明は、請求項８に記載のＰＬＬ回路装置として、クロ
ックを発生する発振手段と、前記クロックを分周して分
周クロックとする分周手段と、複数の基準信号から１つ
を選択して、制御用基準信号を出力する選択手段と、前
記分周手段からの分周クロックを、前記選択手段からの
制御用基準信号と位相比較する位相比較手段と、前記位
相比較手段の出力をそのまま、または保持して、前記発
振手段に制御信号として与える制御電圧保持手段と、前
記発振手段からのクロックに基づいてウィンドウを発生
し、このウィンドウ内に制御用基準信号のパルスが入っ
ている場合に、これを検出して、前記制御電圧保持手段
に保持信号を与えると共に、前記選択手段に対して、基
準信号を切替えるための選択切替信号を出力するパルス
検出手段とを、備えるＰＬＬ回路装置を提供するもので
ある。

【００２４】手段５．上記目的を達成するために、この
発明は、請求項１１に記載のＰＬＬ回路装置として、ク
ロックを発生する発振手段と、前記クロックを分周して
分周クロックとする分周手段と、複数の基準信号から１
つを選択して、制御用基準信号を出力する選択手段と、
前記分周手段からの分周クロックを、前記選択手段から
の制御用基準信号と位相比較する位相比較手段と、前記
位相比較手段の出力をそのまま、または保持して、前記
発振手段に制御信号として与える制御電圧保持手段と、
前記制御用基準信号により決定される一定の時間内に、
前記発振手段からのクロックを計数して、この計数値が
前記分周手段の分周比からみて正常か否かを判定し、異
常判定の場合に、前記制御電圧保持手段に保持信号を与
えると共に、前記選択手段に対して、基準信号を切替え
るための選択切替信号を出力するクロック数判定手段と
を、備えるＰＬＬ回路装置を提供するものである。

【００２５】

【作用】

作用１．上記手段において、この発明の請求項１に記載
のＰＬＬ回路装置は、選択手段により選択された制御用
基準信号の喪失を、入力断検出手段により、検出して、
選択切替信号により選択手段による基準信号の切替を行
わせると共に、この間に発振手段に与える制御信号を、
制御電圧保持手段により、直前の値に保持させることに
より、前記発振手段からのクロックを安定に保つと共
に、基準信号の切替を安定に行わせる。

【００２６】作用２．上記手段において、この発明の請
求項３に記載のＰＬＬ回路装置は、選択手段により選択
された制御用基準信号の異常を、位相差判定手段によ
り、検出して、選択切替信号により選択手段による基準
信号の切替を行わせると共に、この間に発振手段に与え
る制御信号を、制御電圧保持手段により、直前の値に保
持させることにより、前記発振手段からのクロックを安
定に保つと共に、基準信号の切替を安定に行わせる。

【００２７】作用３．上記手段において、この発明の請
求項６に記載のＰＬＬ回路装置は、選択手段により選択
された制御用基準信号の異常を、電圧変化検出手段によ
り、検出して、選択切替信号により選択手段による基準
信号の切替を行わせると共に、この間に発振手段に与え
る制御信号を、制御電圧保持手段により、直前の値に保
持させることにより、前記発振手段からのクロックを安
定に保つと共に、基準信号の切替を安定に行わせる。

【００２８】作用４．上記手段において、この発明の請
求項８に記載のＰＬＬ回路装置は、選択手段により選択
された制御用基準信号の異常を、パルス検出手段によ
り、検出して、選択切替信号により選択手段による基準
信号の切替を行わせると共に、この間に発振手段に与え
る制御信号を、制御電圧保持手段により、直前の値に保
持させることにより、前記発振手段からのクロックを安
定に保つと共に、基準信号の切替を安定に行わせる。

【００２９】作用５．上記手段において、この発明の請
求項１１に記載のＰＬＬ回路装置は、選択手段により選
択された制御用基準信号の異常を、クロック数判定手段
により、検出して、選択切替信号により選択手段による
基準信号の切替を行わせると共に、この間に発振手段に
与える制御信号を、制御電圧保持手段により、直前の値
に保持させることにより、前記発振手段からのクロック
を安定に保つと共に、基準信号の切替を安定に行わせ
る。

【００３０】

【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。

【００３１】実施例１．図１は、この発明の実施例１の
ＰＬＬ回路装置の回路図である。図において、７は位相
比較器１の出力である位相偏差信号ＰＤを保持するため
の制御電圧保持回路であり、その出力である位相偏差信
号ＰＤＨはローパスフィルタ２を通じて、電圧制御発振
器３に与えられる。なお、制御電圧保持回路７は、入力
断検出回路６が基準信号Ｃの遮断を検出して選択切替信
号ＳＥＬを出力している間、入力断検出回路６から一定
時間出力される電圧保持信号ＨＤに基づいて、位相偏差
信号ＰＤを、選択切替信号ＳＥＬの出力直前のレベルに
保持し、位相偏差信号ＰＤＨとしてローパスフィルタ２
に与える。

【００３２】なお、この実施例の構成において、入力断
検出回路６から出力される選択切替信号ＳＥＬと電圧保
持信号ＨＤは、略同じタイミングで出力されるものとす
る。その他の構成については、図６に示した従来の構成
と同様である。

【００３３】以上述べたような構成において、次にその
動作を説明する。

【００３４】通常、選択回路５は第１の入力基準信号Ｃ
１を選択しており、基準信号Ｃとしている。この基準信
号Ｃが正常に入力されている限り、入力断検出回路６は
選択切替信号ＳＥＬも電圧保持信号ＨＤのいずれも出力
しないので、選択回路５は第１の入力基準信号Ｃ１の選
択を継続し、制御電圧保持回路７は入力される位相偏差
信号ＰＤをそのまま位相偏差信号ＰＤＨとして出力す
る。

【００３５】電圧制御発振器３は、制御電圧ＣＮＴに応
じた周波数のクロック信号ＣＬＫを発生する。このクロ
ック信号ＣＬＫは分周回路４により分周され、分周信号
ＣＮとして位相比較器１に与えられる。

【００３６】位相比較器１は、この分周信号ＣＮを、選
択回路５からの基準信号Ｃと位相比較し、両者の位相差
に応じた位相偏差信号ＰＤを出力する。

【００３７】位相比較器１の出力である位相偏差信号Ｐ
Ｄは、制御電圧保持回路７に与えられるが、制御電圧保
持回路７は入力断検出回路６から電圧保持信号ＨＤが出
力されていないので、位相偏差信号ＰＤをそのまま、位
相偏差信号ＰＤＨとしてローパスフィルタ２に出力す
る。

【００３８】この位相偏差信号ＰＤＨは、ローパスフィ
ルタ２により平滑化され、制御電圧ＣＮＴとして電圧制
御発振器３に与えられる。

【００３９】つまり、分周信号ＣＮと基準信号Ｃの間に
位相差がなければ、位相比較器１で検出される位相偏差
はゼロであり、ローパスフィルタ２から電圧制御発振器
３には、そのままの発振周波数を維持させるような制御
電圧ＣＮＴが与えられる。一方、分周信号ＣＮと基準信
号Ｃの間に位相差があれば、位相比較器１からは、この
位相差に応じた位相偏差信号ＰＤが出力されるので、こ
れを平滑化して得られる制御電圧ＣＮＴは、電圧制御発
振器３の発振周波数を変化させ、その出力であるクロッ
ク信号ＣＬＫの分周回路４による分周信号ＣＮの位相
が、基準信号Ｃの位相に一致するように制御する。

【００４０】その結果、電圧制御発振器３からは、第１
の入力基準信号Ｃ１に位相同期したクロック信号ＣＬＫ
が出力されることになる。

【００４１】さて、第１の入力基準信号Ｃ１が遮断した
場合、選択回路５からの基準信号Ｃが喪失してしまう
が、これが一定の時間を超えると、これは入力断検出回
路６により検出される。その結果、入力断検出回路６
は、選択回路５に対して、選択切替信号ＳＥＬを出力す
ると共に、制御電圧保持回路７に対して一定時間継続し
て出力される電圧保持信号ＨＤを出力する。

【００４２】その結果、制御電圧保持回路７は、位相比
較器１から出力されていた位相偏差信号ＰＤを、電圧保
持信号ＨＤが出力される直前のレベルに保持し、これを
位相偏差信号ＰＤＨとして出力する。

【００４３】その結果、電圧制御発振器３は、この位相
偏差信号ＰＤＨに基づいた制御電圧ＣＮＴにより制御さ
れる。

【００４４】なお、この間に、基準信号Ｃに不要なパル
スが混入したりして、位相偏差信号ＰＤに攪乱を発生し
ても、これは制御電圧保持回路７で遮断され、制御電圧
保持回路７は安定的に位相偏差信号ＰＤＨを出力し続け
るため、電圧制御発振器３は安定に制御されることにな
る。つまり、電圧制御発振器３は、遮断する直前の第１
の入力基準信号Ｃ１に位相同期したクロック信号ＣＬＫ
を出力し続けることになる。

【００４５】一方、入力断検出回路６から選択切替信号
ＳＥＬを与えられた選択回路５は、第１の入力基準信号
Ｃ１を第２の入力基準信号Ｃ２に切り替えて、基準信号
Ｃとして出力する。その結果、位相比較器１には、第２
の入力基準信号Ｃ２に基づく基準信号Ｃが与えられるこ
とになる。

【００４６】なお、入力断検出回路６は、一定の時間が
経過すると、電圧保持信号ＨＤの出力を解除するので、
制御電圧保持回路７は、再び、位相比較器１からの位相
偏差信号ＰＤをそのまま位相偏差信号ＰＤＨとして出力
することになる。

【００４７】その結果、電圧制御発振器３からは、第２
の入力基準信号Ｃ２に位相同期したクロック信号ＣＬＫ
が出力されることになる。

【００４８】なお、第１の入力基準信号Ｃ１と第２の入
力基準信号Ｃ２は位相同期しているので、ＰＬＬ回路と
しての引き込み動作を生ずることがなく、周波数の安定
したクロック信号ＣＬＫを得ることができる。

【００４９】以上のようにして電圧制御発振器３から得
られたクロック信号ＣＬＫは、データ伝送系などにおい
て、システムクロックとして用いられることになる。

【００５０】以上述べたように、この実施例において
は、第１の入力基準信号Ｃ１に異常をが発生してから、
これを入力断検出回路６で検出し、選択回路５に対し
て、基準信号Ｃを、第２の入力基準信号Ｃ２から得るよ
うに切り替えるまでの過渡期の間、位相比較器１の位相
偏差信号ＰＤを、入力断検出回路６からの電圧保持信号
ＨＤにより保持して、位相偏差信号ＰＤＨとしてローパ
スフィルタ２から、電圧制御発振器３に与えるように構
成したので、制御電圧ＣＮＴに外乱が混入するのを防止
でき、安定して、基準信号Ｃを、第１の入力基準信号Ｃ
１から第２の入力基準信号Ｃ２に切り替えることができ
る。

【００５１】なお、実施例１では、入力断検出回路６か
ら、制御電圧保持回路７に対して出力される電圧保持信
号ＨＤを、一定の時間出力するように構成したが、入力
断検出回路６から制御電圧保持回路７に与える電圧保持
信号ＨＤを、基準信号Ｃの有無により、出力するように
構成してもよい。この場合、電圧保持信号ＨＤが出力さ
れてから、その出力を解除する条件として、選択回路５
による第１の入力基準信号Ｃ１から第２の入力基準信号
Ｃ２への切替が終了して、基準信号Ｃとして、第２の入
力基準信号Ｃ２が出力され始めたことが用いられること
になる。

【００５２】また、実施例１では、入力断検出回路６に
より、第１の入力基準信号Ｃ１が遮断されたことを検出
すると、電圧保持信号ＨＤと選択切替信号ＳＥＬを、同
時に出力するような構成を例示したが、これに時間差を
持たせるようにしてもよい。この場合、入力断検出回路
６は、基準信号Ｃの遮断から、第１の入力基準信号Ｃ１
の異常を検出すると、まず、電圧保持信号ＨＤを出力し
て、制御電圧保持回路７を動作させ、第１の入力基準信
号Ｃ１の異常が一定時間以上継続した場合に、選択切替
信号ＳＥＬを出力して、選択回路５により選択される基
準信号Ｃを、第１の入力基準信号Ｃ１から第２の入力基
準信号Ｃ２に切り替える。

【００５３】このような構成では、入力断検出回路６で
第１の入力基準信号Ｃ１の異常が検出されても、直ちに
は、選択切替信号ＳＥＬを出力せず、電圧保持信号ＨＤ
だけを出力する。そして、制御電圧保持回路７で保持さ
れた位相偏差信号ＰＤＨにより、電圧制御発振器３を安
定に制御しながら、選択回路５では、第１の入力基準信
号Ｃ１を選択し続け、入力断検出回路６で検出される基
準信号Ｃが正常に戻った時点で、電圧保持信号ＨＤを解
除するように構成する。

【００５４】その結果、第１の入力基準信号Ｃ１が瞬間
的に遮断したような場合、第１の入力基準信号Ｃ１が正
常に復旧した時点で、直ちに第１の入力基準信号Ｃ１に
よるクロック信号ＣＬＫの制御を継続できるので、回路
の冗長度を更に高めることができる。

【００５５】もちろん、入力断検出回路６で、一定時間
以上、第１の入力基準信号Ｃ１の遮断が検出された場合
は、選択回路５に対して、選択切替信号ＳＥＬを与え、
基準信号Ｃを、第１の入力基準信号Ｃ１から第２の入力
基準信号Ｃ２に切り替えて、系を第２の入力基準信号Ｃ
２を基準に制御する。

【００５６】実施例２．実施例２のＰＬＬ回路装置で
は、図１の構成において、入力断検出回路６は、一度、
第１の入力基準信号Ｃ１の遮断を検出して、選択切替信
号ＳＥＬを出力すると、一定時間は、選択切替信号ＳＥ
Ｌの出力を禁止する。

【００５７】つまり、実施例１では、入力断検出回路６
が、第１の入力基準信号Ｃ１の遮断を検出すると、これ
に対応して、選択切替信号ＳＥＬおよび電圧保持信号Ｈ
Ｄを出力するような構成を例示したが、この実施例２で
は、入力断検出回路６が一度、第１の入力基準信号Ｃ１
の遮断を検出して、選択切替信号ＳＥＬを出力すると、
その後の一定時間は、選択切替信号ＳＥＬを出力しない
ような構成とする。

【００５８】以上述べたような構成において、次に、そ
の動作を説明する。

【００５９】実施例１では、入力断検出回路６が第１の
入力基準信号Ｃ１の一定の時間を超える遮断を検出する
と、直ちに、選択切替信号ＳＥＬと、電圧保持信号ＨＤ
が出力され、位相偏差信号ＰＤを制御電圧保持回路７で
保持して、選択回路５を第１の入力基準信号Ｃ１から第
２の入力基準信号Ｃ２に切り替えるが、第１の入力基準
信号Ｃ１が遮断してから、選択回路５が動作し、入力を
第２の入力基準信号Ｃ２に切り替え、基準信号Ｃが安定
して、これが入力断検出回路６で検出されるまでの間に
は、ある程度の時間差がある。

【００６０】このため、選択回路５が信号を切り替え、
基準信号Ｃが安定するまでの間に、入力断検出回路６
が、不安定な基準信号Ｃにより、不安定な動作をする
と、選択切替信号ＳＥＬおよび電圧保持信号ＨＤを、誤
出力することが考えられる。

【００６１】その結果、選択回路５が、第１の入力基準
信号Ｃ１から第２の入力基準信号Ｃ２に信号を切り替え
たにもかかわらず、入力断検出回路６の誤動作により、
選択切替信号ＳＥＬが出力され、次から次に、別の基準
信号に信号を切り替えたり、第１の入力基準信号Ｃ１へ
の切り戻しを発生したりするなどの不都合が考えられ
る。

【００６２】実施例２の構成では、このような不都合を
防止することが可能であり、第１の入力基準信号Ｃ１が
遮断して、入力断検出回路６がこれを検出すると、電圧
保持信号ＨＤを出力して、制御電圧保持回路７に位相偏
差信号ＰＤを保持させ、位相偏差信号ＰＤＨを出力し
て、電圧制御発振器３を安定的に動作させるが、同時に
選択切替信号ＳＥＬを出力して、選択回路５により選択
される信号を、第１の入力基準信号Ｃ１から第２の入力
基準信号Ｃ２に切り替える。

【００６３】なお、基準信号Ｃを、第１の入力基準信号
Ｃ１から第２の入力基準信号Ｃ２に切り替える場合、一
定の時間は、基準信号Ｃが安定しないので、この間は、
入力断検出回路６からの選択切替信号ＳＥＬの出力を禁
止して、選択回路５が不用意に信号を切り替えないよう
にする。

【００６４】その結果、選択回路５が、一旦、第１の入
力基準信号Ｃ１から第２の入力基準信号Ｃ２に基準信号
Ｃを切り替えたにもかかわらず、次から次へと基準信号
を切り替えたり、第１の入力基準信号Ｃ１への切り戻し
を行うといった、誤動作の発生を防止することができ
る。

【００６５】その結果、電圧制御発振器３から発生する
クロック信号ＣＬＫを、更に安定させることができる。

【００６６】なお、実施例２では、入力断検出回路６か
ら選択切替信号ＳＥＬが出力されると、一定の時間は、
入力断検出回路６からの選択切替信号ＳＥＬの出力を禁
止するような構成を例示したが、この機能を選択回路５
側に持たせても同様の効果を得ることができる。つま
り、選択回路５が一度、選択切替信号ＳＥＬを受けつけ
て、基準信号の切替を行うと、一定の時間は、選択切替
信号ＳＥＬを受けつけなくするようにしてもよい。

【００６７】実施例３．図２は、この発明の実施例３の
ＰＬＬ回路装置の回路図である。図において、８は位相
比較器１で、検出した基準信号Ｃと分周信号ＣＮの位相
差を、位相比較器１より位相偏差検出信号ＰＳＤとして
もらい、これが正常値であるか否かを判定し、選択回路
５に対して選択切替信号ＳＥＬを出力すると共に、制御
電圧保持回路７に対して、電圧保持信号ＨＤを、一定の
時間出力する位相差判定回路である。

【００６８】なお、この実施例の構成において、位相差
判定回路８から出力される選択切替信号ＳＥＬと電圧保
持信号ＨＤは、略同じタイミングで出力されるものとす
る。その他の構成については、図１に示した実施例１の
構成と同様である。

【００６９】以上述べたような構成において、次にその
動作を説明する。

【００７０】通常の動作状態において、第１の入力基準
信号Ｃ１が正常に出力されており、系が正常に動作して
いれば、電圧制御発振器３の出力であるクロック信号Ｃ
ＬＫは、第１の入力基準信号Ｃ１に位相同期しているの
で、位相比較器１で検出される基準信号Ｃと、分周信号
ＣＮの位相関係、つまり位相偏差信号ＰＤおよび位相偏
差検出信号ＰＳＤは正常な範囲にあると考えられる。

【００７１】つまり、位相差判定回路８で検出される位
相偏差検出信号ＰＳＤは正常値にある。その結果、位相
差判定回路８からは、電圧保持信号ＨＤも選択切替信号
ＳＥＬも出力されず、電圧制御発振器３からは、第１の
入力基準信号Ｃ１に位相同期したクロック信号ＣＬＫが
出力されることになる。

【００７２】さて、第１の入力基準信号Ｃ１が遮断した
場合、選択回路５からの基準信号Ｃが喪失してしまう
が、これが一定の時間を超えると、位相比較器１で検出
される、基準信号Ｃと分周信号ＣＮの間の位相差が許容
値を超える値になる。つまり、位相比較器１から出力さ
れる位相偏差信号ＰＤと位相偏差信号位相偏差検出信号
ＰＳＤが異常レベルになる。位相差判定回路８は、位相
比較器１からの位相偏差検出信号ＰＳＤに基づいて、こ
の位相差が異常なレベルになる前に、位相差が異常レベ
ルに近づきつつあることを判定して、選択回路５に対し
て、選択切替信号ＳＥＬを出力すると共に、制御電圧保
持回路７に対して電圧保持信号ＨＤを一定時間出力す
る。

【００７３】その結果、制御電圧保持回路７は、位相比
較器１から出力されていた位相偏差信号ＰＤを、電圧保
持信号ＨＤが出力される直前のレベルに保持し、これを
位相偏差信号ＰＤＨとして出力する。

【００７４】その結果、電圧制御発振器３は、この位相
偏差信号ＰＤＨに基づいた制御電圧ＣＮＴにより制御さ
れる。

【００７５】一方、位相差判定回路８から選択切替信号
ＳＥＬを与えられた選択回路５は、第１の入力基準信号
Ｃ１を第２の入力基準信号Ｃ２に切り替えて、基準信号
Ｃとして出力する。その結果、位相比較器１には、第２
の入力基準信号Ｃ２に基づく基準信号Ｃが与えられるこ
とになる。

【００７６】その結果、位相比較器１で検出される位相
差が、許容値内に戻る。

【００７７】一方、位相差判定回路８からの電圧保持信
号ＨＤは、一定の時間が経過すると、解除されるが、こ
の時点では、基準信号Ｃはすでに、第２の入力基準信号
Ｃ２に切り替わっており、安定している。

【００７８】従って、制御電圧保持回路７は、再び、位
相比較器１からの位相偏差信号ＰＤをそのまま位相偏差
信号ＰＤＨとして出力することになるが、この時点よ
り、電圧制御発振器３からは、第２の入力基準信号Ｃ２
に位相同期したクロック信号ＣＬＫが出力されることに
なる。

【００７９】なお、第１の入力基準信号Ｃ１と第２の入
力基準信号Ｃ２は位相同期しているので、ＰＬＬ回路と
しての引き込み動作を生ずることがなく、周波数の安定
したクロック信号ＣＬＫを得ることができる。

【００８０】以上述べたように、この実施例において
は、第１の入力基準信号Ｃ１に異常をが発生してから、
これを位相差判定回路８で検出し、選択回路５に対し
て、基準信号Ｃを第２の入力基準信号Ｃ２から得るよう
に切り替えるまでの過渡期の間、位相比較器１の位相偏
差信号ＰＤを、入力断検出回路６からの電圧保持信号Ｈ
Ｄにより保持して、位相偏差信号ＰＤＨとしてローパス
フィルタ２から、電圧制御発振器３に与えるように構成
したので、制御電圧ＣＮＴに外乱が混入するのを防止で
き、安定して、基準信号Ｃを、第１の入力基準信号Ｃ１
から第２の入力基準信号Ｃ２に切り替えることができ
る。

【００８１】その結果、第１の入力基準信号Ｃ１が遮断
した場合のみならず、大幅に周波数が変動したり、外乱
ノイズにより、乱れたりしたような場合でも、電圧制御
発振器３からのクロック信号ＣＬＫを安定に制御するこ
とができる。

【００８２】実施例４．実施例４のＰＬＬ回路装置で
は、図２の構成において、位相差判定回路８は、位相偏
差検出信号ＰＳＤから位相差の異常を検出すると、直ち
に、電圧保持信号ＨＤを出力して制御電圧保持回路７を
動作させ、同時に選択切替信号ＳＥＬを出力して、選択
回路５により選択される基準信号Ｃを第１の入力基準信
号Ｃ１から第２の入力基準信号Ｃ２に切り替えるが、こ
の後、位相比較器１により検出される位相偏差検出信号
ＰＳＤが許容値に戻るまで、電圧保持信号ＨＤを解除し
ないように構成する。

【００８３】その結果、位相比較器１で検出される位相
偏差検出信号ＰＳＤが異常なレベルになりそうな場合、
これを位相差判定回路８で検出して、制御電圧保持回路
７に電圧保持信号ＨＤを出力して、位相比較器１の出力
である位相偏差信号ＰＤを保持させると共に、選択回路
５に選択切替信号ＳＥＬを出力して、基準信号Ｃを第１
の入力基準信号Ｃ１から第２の入力基準信号Ｃ２に切り
替える。

【００８４】以上のようにして、選択回路５による基準
信号Ｃの切替が終了しても、位相比較器１により検出さ
れる位相偏差検出信号ＰＳＤが許容値に戻るまでは、電
圧保持信号ＨＤを解除せず、基準信号Ｃと分周信号ＣＮ
の位相差が許容範囲に入ってから、制御電圧保持回路７
の動作を解除する。

【００８５】その結果、選択回路５により第１の入力基
準信号Ｃ１から第２の入力基準信号Ｃ２に切替が行われ
る場合の、過渡的な外乱による位相差の変動を吸収で
き、安定な基準信号Ｃの切替を行うことができる。

【００８６】なお、位相差判定回路８による、位相偏差
検出信号ＰＳＤの検出レベルにおいて、電圧保持信号Ｈ
Ｄを出力する位相差と、電圧保持信号ＨＤの出力を停止
する出力レベルにヒステリシスを持たせることにより、
回路の動作を更に安定させることができる。なお、実施
例４では、位相差判定回路８は、位相偏差検出信号ＰＳ
Ｄの位相差の異常を検出すると、電圧保持信号ＨＤと選
択切替信号ＳＥＬを、同時に出力するような構成を例示
したが、これに時間差を持たせるようにしてもよい。

【００８７】この場合、位相差判定回路８は、位相偏差
検出信号ＰＳＤから位相差の異常を検出すると、まず、
電圧保持信号ＨＤを出力して制御電圧保持回路７を動作
させ、位相差の異常が、一定の時間以上にわたって検出
された場合に、選択切替信号ＳＥＬを出力して、選択回
路５により選択される基準信号Ｃを、第１の入力基準信
号Ｃ１から第２の入力基準信号Ｃ２に切り替える。

【００８８】このような構成では、位相差判定回路８で
位相差の異常が判定されても、直ちには、選択切替信号
ＳＥＬを出力せず、電圧保持信号ＨＤだけを出力する。
そして、制御電圧保持回路７で保持された位相偏差信号
ＰＤＨにより、電圧制御発振器３を安定に制御しなが
ら、選択回路５では、第１の入力基準信号Ｃ１を選択し
続け、位相比較器１で検出される位相差が正常値に戻っ
た時点で、電圧保持信号ＨＤを解除するように構成す
る。

【００８９】その結果、第１の入力基準信号Ｃ１にノイ
ズが混入したり、瞬間的な外乱が入っても、直ちにこれ
が復旧した場合、ただちに第１の入力基準信号Ｃ１によ
るクロック信号ＣＬＫの制御を継続できるので、回路の
冗長度を更に高めることができる。

【００９０】もちろん、位相差判定回路８で、一定時間
以上の位相差の異常が検出された場合は、選択回路５に
対して、選択切替信号ＳＥＬを与え、基準信号Ｃを第１
の入力基準信号Ｃ１から第２の入力基準信号Ｃ２に切り
替える。

【００９１】実施例５．実施例５のＰＬＬ回路装置で
は、図２の構成において、位相差判定回路８は、一度、
位相偏差検出信号ＰＳＤによる位相差の異常を検出し
て、選択切替信号ＳＥＬを出力すると、一定時間は、選
択切替信号ＳＥＬの出力を禁止する。

【００９２】つまり、実施例３、４では、位相差判定回
路８が、位相偏差検出信号ＰＳＤから第１の入力基準信
号Ｃ１の異常を検出すると、これに対応して、選択切替
信号ＳＥＬおよび電圧保持信号ＨＤを出力するような構
成を例示したが、この実施例５では、位相差判定回路８
が一度、位相偏差検出信号ＰＳＤの異常を検出して、選
択切替信号ＳＥＬを出力すると、その後の一定時間は、
選択切替信号ＳＥＬを出力しないような構成とする。

【００９３】以上述べたような構成によれば、第１の入
力基準信号Ｃ１が異常な状態になってから、位相差判定
回路８からの選択切替信号ＳＥＬにより、選択回路５が
動作し、入力を第２の入力基準信号Ｃ２に切り替え、基
準信号Ｃが安定して、これに伴う位相差の安定的な状態
が、位相差判定回路８で検出されるまでの間に、位相差
判定回路８が不安定な基準信号Ｃにより、不安定な動作
をして、選択切替信号ＳＥＬを誤出力するのを防止する
ことができる。

【００９４】その結果、選択回路５が、一旦、第１の入
力基準信号Ｃ１から第２の入力基準信号Ｃ２に基準信号
Ｃを切り替えたにもかかわらず、次から次へと基準信号
を切り替えたり、第１の入力基準信号Ｃ１への切り戻し
を行うといった、誤動作の発生を防止することができ
る。

【００９５】そして、電圧制御発振器３から発生するク
ロック信号ＣＬＫを、更に安定させることができる。

【００９６】なお、実施例５では、位相差判定回路８か
ら選択切替信号ＳＥＬが出力されると、一定の時間は、
位相差判定回路８からの選択切替信号ＳＥＬの出力を禁
止するような構成を例示したが、この機能を選択回路５
側に持たせても同様の効果を得ることができる。つま
り、選択回路５が一度、選択切替信号ＳＥＬを受けつけ
て、基準信号の切替を行うと、一定の時間は、選択切替
信号ＳＥＬを受けつけなくするようにしてもよい。

【００９７】実施例６．図３は、この発明の実施例６の
ＰＬＬ回路装置の回路図である。図において、９は、電
圧制御発振器３に与えられる制御電圧ＣＮＴが、正常値
であるか否かを判定し、選択回路５に対する選択切替信
号ＳＥＬを出力すると共に、制御電圧保持回路７に対し
て電圧保持信号ＨＤを一定の時間出力するための電圧変
化検出器である。

【００９８】なお、この実施例の構成において、電圧変
化検出器９から出力される選択切替信号ＳＥＬと電圧保
持信号ＨＤは、略同じタイミングで出力されるものとす
る。その他の構成については、図２に示した実施例３の
構成と同様である。

【００９９】以上述べたような構成において、次にその
動作を説明する。

【０１００】通常の動作状態において、第１の入力基準
信号Ｃ１が正常に出力されており、系が正常に動作して
いれば、電圧制御発振器３の出力であるクロック信号Ｃ
ＬＫは、第１の入力基準信号Ｃ１に位相同期しているの
で、位相比較器１で検出される基準信号Ｃと、分周信号
ＣＮの位相関係、つまり位相偏差信号ＰＤおよび位相偏
差検出信号ＰＳＤは正常な範囲にあると考えられる。

【０１０１】つまり、位相比較器１で検出される位相偏
差信号ＰＤは正常であり、したがって、電圧制御発振器
３に与えられる制御電圧ＣＮＴも正常である。この場
合、電圧制御発振器３からは、第１の入力基準信号Ｃ１
に位相同期したクロック信号ＣＬＫが出力されることに
なる。

【０１０２】さて、第１の入力基準信号Ｃ１が遮断した
り異常な状態になった場合、位相比較器１で検出され
る、基準信号Ｃと分周信号ＣＮの間の位相差が許容値を
超える値になる。つまり、位相比較器１から出力される
位相偏差信号ＰＤが異常レベルになり、電圧制御発振器
３に与えられる制御電圧ＣＮＴも異常になる。

【０１０３】電圧変化検出器９は、位相比較器１からロ
ーパスフィルタ２を通じて電圧制御発振器３に与えられ
る制御電圧ＣＮＴが異常な電圧レベルになる前に、これ
が異常レベルに近づきつつあることを判定して、選択回
路５に対して、選択切替信号ＳＥＬを出力すると共に、
制御電圧保持回路７に対して電圧保持信号ＨＤを一定の
時間だけ出力する。

【０１０４】その結果、制御電圧保持回路７は、位相比
較器１から出力されていた位相偏差信号ＰＤを、電圧保
持信号ＨＤが出力される直前のレベルに保持し、これを
位相偏差信号ＰＤＨとして出力する。

【０１０５】その結果、電圧制御発振器３は、この位相
偏差信号ＰＤＨに基づいた制御電圧ＣＮＴにより制御さ
れる。

【０１０６】一方、電圧変化検出器９から選択切替信号
ＳＥＬを与えられた選択回路５は、第１の入力基準信号
Ｃ１を第２の入力基準信号Ｃ２に切り替えて、基準信号
Ｃとして出力する。その結果、位相比較器１には、第２
の入力基準信号Ｃ２に基づく基準信号Ｃが与えられるこ
とになる。

【０１０７】その結果、位相比較器１で検出される位相
差は、許容値内に戻る。

【０１０８】なお、電圧変化検出器９は、一定の時間が
経過すると、電圧保持信号ＨＤの出力を解除するので、
制御電圧保持回路７は、再び、位相比較器１からの位相
偏差信号ＰＤをそのまま位相偏差信号ＰＤＨとして出力
することになる。この時点で、基準信号Ｃは、第２の入
力基準信号Ｃ２に切り替わっており、位相比較器１から
は安定して位相差信号が出力されており、したがって、
電圧制御発振器３に与えれられる制御電圧ＣＮＴも正常
な値に戻っている。

【０１０９】その結果、電圧制御発振器３からは、第２
の入力基準信号Ｃ２に位相同期したクロック信号ＣＬＫ
が出力されることになる。なお、第１の入力基準信号Ｃ
１と第２の入力基準信号Ｃ２は位相同期しているので、
ＰＬＬ回路としての引き込み動作を生ずることがなく、
周波数の安定したクロック信号ＣＬＫを得ることができ
る。

【０１１０】以上述べたように、この実施例において
は、第１の入力基準信号Ｃ１に異常をが発生してから、
これを電圧変化検出器９で検出し、選択回路５に対し
て、基準信号Ｃを第２の入力基準信号Ｃ２により得るよ
うに切り替えるまでの過渡期の間、位相比較器１の位相
偏差信号ＰＤを、電圧変化検出器９からの電圧保持信号
ＨＤにより保持して、位相偏差信号ＰＤＨとしてローパ
スフィルタ２から、電圧制御発振器３に与えるように構
成したので、制御電圧ＣＮＴに外乱が混入するのを防止
でき、安定して、基準信号Ｃを、第１の入力基準信号Ｃ
１から第２の入力基準信号Ｃ２に切り替えることができ
る。

【０１１１】実施例７．実施例７のＰＬＬ回路装置で
は、図３の構成において、電圧変化検出器９は、一度、
位相偏差検出信号ＰＳＤによる位相差の異常を検出し
て、選択切替信号ＳＥＬを出力すると、一定時間は、選
択切替信号ＳＥＬの出力を禁止する。

【０１１２】つまり、実施例６では、電圧変化検出器９
が、制御電圧ＣＮＴから第１の入力基準信号Ｃ１の異常
を検出すると、これに対応して、選択切替信号ＳＥＬお
よび電圧保持信号ＨＤを出力するような構成を例示した
が、この実施例７では、電圧変化検出器９が一度、基準
信号Ｃの異常を検出して、選択切替信号ＳＥＬを出力す
ると、その後の一定時間は、選択切替信号ＳＥＬを出力
しないような構成とする。

【０１１３】以上述べたような構成によれば、選択回路
５が、第１の入力基準信号Ｃ１から第２の入力基準信号
Ｃ２に信号を切り替えたにもかかわらず、回路が安定す
るまでの時間によっては、電圧変化検出器９から再び、
選択切替信号ＳＥＬが出力され、次から次に、別の基準
信号に信号を切り替えたり、第１の入力基準信号Ｃ１へ
の切り戻しを発生したりするなどの不都合が発生する可
能性があるが、このような不都合を防止することが可能
である。

【０１１４】なお、実施例７では、電圧変化検出器９か
ら選択切替信号ＳＥＬが出力されると、一定の時間は、
電圧変化検出器９からの選択切替信号ＳＥＬの出力を禁
止するような構成を例示したが、この機能を選択回路５
側に持たせても同様の効果を得ることができる。つま
り、選択回路５が一度、選択切替信号ＳＥＬを受けつけ
て、基準信号の切替を行うと、一定の時間は、選択切替
信号ＳＥＬを受けつけなくするようにしてもよい。

【０１１５】実施例８．図４は、この発明の実施例８の
ＰＬＬ回路装置の回路図である。図において、１０は電
圧制御発振器３で発生するクロック信号ＣＬＫに基づい
て、第１の入力基準信号Ｃ１のパルスが到来するであろ
うタイミングにウィンドウを生成するウィンドウ生成回
路であり、パルス検出回路１１はウィンドウ生成回路１
０で生成したウィンドウに、基準信号Ｃとしてのパルス
が存在するか否かを判定して、パルスがない場合に、制
御電圧保持回路７に、一定時間、電圧保持信号ＨＤを出
力すると共に、選択回路５に対して選択切替信号ＳＥＬ
を出力する。

【０１１６】なお、この実施例の構成において、パルス
検出回路１１から出力される選択切替信号ＳＥＬと、電
圧保持信号ＨＤは、略同じタイミングで出力されるもの
とする。

【０１１７】その他の構成については、図３に示した実
施例６の構成と同様である。

【０１１８】以上述べたような構成において、次にその
動作を説明する。

【０１１９】通常の動作状態において、第１の入力基準
信号Ｃ１が正常に出力されており、系が正常に動作して
いれば、電圧制御発振器３の出力であるクロック信号Ｃ
ＬＫは、第１の入力基準信号Ｃ１に位相同期しているの
で、ウィンドウ生成回路１０により生成するウィンドウ
の中に、第１の入力基準信号Ｃ１に基づく基準信号Ｃの
パルスが存在しており、パルス検出回路１１ではウィン
ドウ内のパルスが検出される。

【０１２０】つまり、電圧制御発振器３から出力される
クロック信号ＣＬＫと、基準信号Ｃは位相同期している
と判断することができる。この場合、パルス検出回路１
１からは、電圧保持信号ＨＤも選択切替信号ＳＥＬも出
力されず、従って、電圧制御発振器３は基準信号Ｃと分
周信号ＣＮの位相比較器１による位相比較結果に基づい
て制御される。そして、電圧制御発振器３からは、第１
の入力基準信号Ｃ１に位相同期したクロック信号ＣＬＫ
が出力されることになる。

【０１２１】さて、第１の入力基準信号Ｃ１が遮断した
り異常な状態になった場合、第１の入力基準信号Ｃ１と
電圧制御発振器３で発生するクロック信号ＣＬＫに間に
位相差を発生する。その結果、クロック信号ＣＬＫに基
づいて、ウィンドウ生成回路１０で発生したウィンドウ
の中に、第１の入力基準信号Ｃ１のパルスが入らない結
果になってしまう。

【０１２２】つまり、電圧制御発振器３で発生するクロ
ック信号ＣＬＫと、第１の入力基準信号Ｃ１との間に位
相ずれがではじめたと判断することができる。

【０１２３】一方、パルス検出回路１１では、ウィンド
ウ内のパルスが検出されなくなってしまうので、選択回
路５に対して、選択切替信号ＳＥＬを出力すると共に、
制御電圧保持回路７に対して電圧保持信号ＨＤを一定の
時間だけ出力する。

【０１２４】その結果、制御電圧保持回路７は、位相比
較器１から出力されていた位相偏差信号ＰＤを、電圧保
持信号ＨＤが出力される直前のレベルに保持し、これを
位相偏差信号ＰＤＨとして出力する。

【０１２５】その結果、電圧制御発振器３は、この位相
偏差信号ＰＤＨに基づいた制御電圧ＣＮＴにより制御さ
れることになる。

【０１２６】一方、パルス検出回路１１から選択切替信
号ＳＥＬを与えられた選択回路５は、第１の入力基準信
号Ｃ１を第２の入力基準信号Ｃ２に切り替えて、基準信
号Ｃとして出力する。その結果、位相比較器１には、第
２の入力基準信号Ｃ２に基づく基準信号Ｃが与えられる
ことになる。

【０１２７】その結果、位相比較器１で検出される位相
差は、許容値内に戻る。

【０１２８】なお、パルス検出回路１１は、一定の時間
が経過すると、電圧保持信号ＨＤの出力を解除するの
で、制御電圧保持回路７は、再び、位相比較器１からの
位相偏差信号ＰＤをそのまま位相偏差信号ＰＤＨとして
出力することになる。

【０１２９】この時点で、基準信号Ｃは、第２の入力基
準信号Ｃ２に切り替わっており、位相比較器１からは安
定して位相偏差信号ＰＤが出力されており、したがっ
て、電圧制御発振器３に与えれられる制御電圧ＣＮＴも
正常な値に戻っている。

【０１３０】その結果、電圧制御発振器３からは、第２
の入力基準信号Ｃ２に位相同期したクロック信号ＣＬＫ
が出力されることになる。なお、第１の入力基準信号Ｃ
１と第２の入力基準信号Ｃ２は位相同期しているので、
ＰＬＬ回路としての引き込み動作を生ずることがなく、
周波数の安定したクロック信号ＣＬＫを得ることができ
る。

【０１３１】以上述べたように、この実施例において
は、第１の入力基準信号Ｃ１に異常をが発生してから、
これをパルス検出回路１１で検出し、選択回路５に対し
て、基準信号Ｃを第２の入力基準信号Ｃ２により得るよ
うに切り替えるまでの過渡期の間、位相比較器１の位相
偏差信号ＰＤを、電圧変化検出器９からの電圧保持信号
ＨＤにより一定時間保持して、位相偏差信号ＰＤＨとし
てローパスフィルタ２から、電圧制御発振器３に与える
ように構成したので、制御電圧ＣＮＴに外乱が混入する
のを防止でき、安定して、基準信号Ｃを、第１の入力基
準信号Ｃ１から第２の入力基準信号Ｃ２に切り替えるこ
とができる。

【０１３２】実施例９．実施例９のＰＬＬ回路装置で
は、図４の構成において、パルス検出回路１１は、ウィ
ンドウ生成回路１０で生成されたウィンドウ内に、クロ
ック信号ＣＬＫのパルスが検出されない場合、パルス検
出回路１１から電圧保持信号ＨＤおよび選択切替信号Ｓ
ＥＬが出力されるが、この信号出力の解除は、ウィンド
ウ生成回路１０で生成されるウィンドウ内に、基準信号
Ｃのパルスが検出されたことを条件とする。

【０１３３】以上述べたような構成において、ウィンド
ウ生成回路１０で電圧制御発振器３によるクロック信号
ＣＬＫに基づいて、基準信号Ｃが来るべき位置にウィン
ドウを設け、パルス検出回路１１でそのウィンドウに、
第１の入力基準信号Ｃ１があるか否かの判定を行う。

【０１３４】そして、パルス検出回路１１でパルスの検
出ができなければ、第１の入力基準信号Ｃ１が異常にな
ったと判定して、制御電圧保持回路７に対して、電圧保
持信号ＨＤを一定時間出力すると共に、選択回路５に対
して、選択切替信号ＳＥＬを出力する。

【０１３５】一方、選択切替信号ＳＥＬにより、選択回
路５が、第１の入力基準信号Ｃ１から第２の入力基準信
号Ｃ２への切替を行い、基準信号Ｃが完全に第２の入力
基準信号Ｃ２に切り替わり、電圧制御発振器３から出力
されるクロック信号ＣＬＫに基づいてウィンドウ生成回
路１０で発生するウィンドウ内に、基準信号Ｃのパルス
が検出されると、パルス検出回路１１は電圧保持信号Ｈ
Ｄの出力を解除する。その結果、電圧制御発振器３から
のクロック信号ＣＬＫは、基準信号Ｃに対して完全に位
相同期した信号になり、ＰＬＬ回路としての引き込み動
作を伴うことなく、基準信号Ｃの切替を行うことができ
る。

【０１３６】なお、実施例９では、パルス検出回路１１
は、位相偏差検出信号ＰＳＤの位相差の異常を検出する
と、電圧保持信号ＨＤと選択切替信号ＳＥＬを、同時に
出力するような構成を例示したが、これに時間差を持た
せるようにしてもよい。

【０１３７】この場合、パルス検出回路１１は、ウィン
ドウ生成回路１０からのウィンドウ内に基準信号Ｃのパ
ルスが存在しないことを検出すると、まず、電圧保持信
号ＨＤを出力して制御電圧保持回路７を動作させ、一定
の時間以上、位相差の異常が検出された場合に、選択切
替信号ＳＥＬを出力して、選択回路５により選択される
基準信号Ｃを、第１の入力基準信号Ｃ１から第２の入力
基準信号Ｃ２に切り替える。

【０１３８】このような構成では、パルス検出回路１１
でパルスなしの異常が判定されても、直ちには、選択切
替信号ＳＥＬを出力せず、電圧保持信号ＨＤだけを出力
する。そして、制御電圧保持回路７で保持された位相偏
差信号ＰＤＨにより、電圧制御発振器３を安定に制御し
ながら、選択回路５では、第１の入力基準信号Ｃ１を選
択し続け、パルス検出回路１１で再び、パルスが検出さ
れるようになってから、電圧保持信号ＨＤを解除するよ
うに構成する。

【０１３９】その結果、第１の入力基準信号Ｃ１にノイ
ズが混入したり、瞬間的な外乱が入っても、直ちにこれ
が復旧した場合、直ちに第１の入力基準信号Ｃ１による
クロック信号ＣＬＫの制御を継続できるので、回路の冗
長度を更に高めることができる。

【０１４０】もちろん、パルス検出回路１１で一定時間
以上、基準信号Ｃのパルスが検出されなかった場合、選
択回路５に対して、選択切替信号ＳＥＬを与え、基準信
号Ｃを第１の入力基準信号Ｃ１から第２の入力基準信号
Ｃ２に切り替える。

【０１４１】実施例１０．実施例１０のＰＬＬ回路装置
では、図４の構成において、パルス検出回路１１が、一
度、パルスなしによる、第１の入力基準信号Ｃ１の異常
を検出して、選択切替信号ＳＥＬを出力すると、一定時
間は、選択切替信号ＳＥＬの出力を禁止する。

【０１４２】つまり、実施例８、９では、パルス検出回
路１１が、ウィンドウ内への基準信号Ｃのパルスなしか
ら、第１の入力基準信号Ｃ１の異常を検出すると、これ
に対応して、選択切替信号ＳＥＬおよび電圧保持信号Ｈ
Ｄを出力するような構成を例示したが、この実施例１０
では、パルス検出回路１１が一度、第１の入力基準信号
Ｃ１の異常を検出して、選択切替信号ＳＥＬを出力する
と、その後の一定時間は、選択切替信号ＳＥＬを出力し
ないような構成とする。

【０１４３】以上述べたような構成によれば、選択回路
５が、第１の入力基準信号Ｃ１から第２の入力基準信号
Ｃ２に信号を切り替えたにもかかわらず、回路が安定す
るまでの時間によっては、パルス検出回路１１から再
び、選択切替信号ＳＥＬが出力され、次から次に、別の
基準信号に信号を切り替えたり、第１の入力基準信号Ｃ
１への切り戻しを発生したりするなどの不都合が発生す
る可能性があるが、このような不都合を防止することが
可能である。

【０１４４】なお、実施例１０では、パルス検出回路１
１から選択切替信号ＳＥＬが出力されると、一定の時間
は、パルス検出回路１１からの選択切替信号ＳＥＬの出
力を禁止するような構成を例示したが、この機能を選択
回路５側に持たせても同様の効果を得ることができる。
つまり、選択回路５が一度、選択切替信号ＳＥＬを受け
つけて、基準信号の切替を行うと、一定の時間は、選択
切替信号ＳＥＬを受けつけなくするようにしてもよい。

【０１４５】実施例１１．図５は、この発明の実施例１
１のＰＬＬ回路装置の回路図である。図において、１２
は基準信号Ｃの１周期内の、電圧制御発振器３からのク
ロック信号ＣＬＫの数を計数するカウンタ回路、１３は
カウンタ回路１２のカウント値から、クロック信号ＣＬ
Ｋと基準信号Ｃの関係が正常な関係か否かの判定を行う
クロック数判定回路である。この場合の、カウント値
は、分周回路４によるクロック信号ＣＬＫの分周数Ｎに
一致していることが、正常か異常かを判定するための基
準となる。

【０１４６】その他の構成については、図４に示した実
施例８の構成と同様である。

【０１４７】以上述べたような構成において、次にその
動作を説明する。

【０１４８】通常の動作状態において、第１の入力基準
信号Ｃ１が正常に出力されており、系が正常に動作して
いれば、電圧制御発振器３の出力であるクロック信号Ｃ
ＬＫは、第１の入力基準信号Ｃ１に位相同期しているの
で、カウンタ回路１２によりカウントされるクロック信
号ＣＬＫの数は、分周回路４の分周数Ｎに等しく、Ｎで
あり、従って、クロック数判定回路１３では、正常と判
定する。

【０１４９】つまり、電圧制御発振器３から出力される
クロック信号ＣＬＫと、基準信号Ｃは位相同期している
と判断することができる。この場合、クロック数判定回
路１３からは、電圧保持信号ＨＤも選択切替信号ＳＥＬ
も出力されず、従って、電圧制御発振器３は基準信号Ｃ
と分周信号ＣＮの位相比較器１による位相比較結果に基
づいて制御される。そして、電圧制御発振器３からは、
第１の入力基準信号Ｃ１に位相同期したクロック信号Ｃ
ＬＫが出力されることになる。

【０１５０】さて、第１の入力基準信号Ｃ１が遮断した
り異常な状態になった場合、第１の入力基準信号Ｃ１
と、電圧制御発振器３で発生するクロック信号ＣＬＫの
周波数の間に差を発生する。その結果、基準信号Ｃの１
周期間にカウンタ回路１２でカウントされるクロック信
号ＣＬＫの数が、分周回路４による分周数Ｎと異なって
くる。

【０１５１】つまり、電圧制御発振器３で発生するクロ
ック信号ＣＬＫと、第１の入力基準信号Ｃ１の間に周波
数差、つまり位相ずれが、ではじめたと判断することが
できる。

【０１５２】一方、クロック数判定回路１３では、クロ
ック数Ｎが検出されなくなってしまうので、選択回路５
に対して、選択切替信号ＳＥＬを出力すると共に、制御
電圧保持回路７に対して電圧保持信号ＨＤを一定の時間
だけ出力する。

【０１５３】その結果、制御電圧保持回路７は、位相比
較器１から出力されていた位相偏差信号ＰＤを、電圧保
持信号ＨＤが出力される直前のレベルに保持し、これを
位相偏差信号ＰＤＨとして出力する。

【０１５４】その結果、電圧制御発振器３は、この位相
偏差信号ＰＤＨに基づいた制御電圧ＣＮＴにより制御さ
れることになる。

【０１５５】一方、クロック数判定回路１３から選択切
替信号ＳＥＬを与えられた選択回路５は、第１の入力基
準信号Ｃ１を第２の入力基準信号Ｃ２に切り替えて、基
準信号Ｃとして出力する。その結果、位相比較器１に
は、第２の入力基準信号Ｃ２に基づく基準信号Ｃが与え
られることになる。

【０１５６】その結果、位相比較器１で検出される位相
差は、許容値内に戻る。

【０１５７】なお、クロック数判定回路１３は、一定の
時間が経過すると、選択切替信号ＳＥＬと電圧保持信号
ＨＤの出力を解除するので、制御電圧保持回路７は、再
び、位相比較器１からの位相偏差信号ＰＤをそのまま位
相偏差信号ＰＤＨとして出力することになる。この時点
で、基準信号Ｃは、第２の入力基準信号Ｃ２に切り替わ
っており、位相比較器１からは安定して位相偏差信号Ｐ
Ｄが出力されており、したがって、電圧制御発振器３に
与えれられる制御電圧ＣＮＴも正常な値に戻っている。

【０１５８】その結果、電圧制御発振器３からは、第２
の入力基準信号Ｃ２に位相同期したクロック信号ＣＬＫ
が出力されることになる。なお、第１の入力基準信号Ｃ
１と第２の入力基準信号Ｃ２は位相同期しているので、
ＰＬＬ回路としての引き込み動作を生ずることがなく、
周波数の安定したクロック信号ＣＬＫを得ることができ
る。

【０１５９】以上述べたように、この実施例において
は、第１の入力基準信号Ｃ１に異常をが発生してから、
これをクロック数判定回路１３で検出し、選択回路５に
対して、基準信号Ｃを第２の入力基準信号Ｃ２により得
るように切り替えるまでの過渡期の間、位相比較器１の
位相偏差信号ＰＤを、電圧変化検出器９からの電圧保持
信号ＨＤにより一定時間保持して、位相偏差信号ＰＤＨ
としてローパスフィルタ２から、電圧制御発振器３に与
えるように構成したので、制御電圧ＣＮＴに外乱が混入
するのを防止でき、安定して、基準信号Ｃを、第１の入
力基準信号Ｃ１から第２の入力基準信号Ｃ２に切り替え
ることができる。

【０１６０】実施例１２．実施例１２のＰＬＬ回路装置
では、図５の構成において、クロック数判定回路１３
が、一度、カウンタ回路１２によるクロック信号ＣＬＫ
のカウント数から、第１の入力基準信号Ｃ１の異常を検
出して、電圧保持信号ＨＤを出力すると、次に、クロッ
ク数判定回路１３が、カウンタ回路１２によるクロック
信号ＣＬＫのカウント数が正常に戻るまで、電圧保持信
号ＨＤの出力を保持する。

【０１６１】つまり、実施例１１では、クロック数判定
回路１３は、カウンタ回路１２におけるクロック信号Ｃ
ＬＫのカウント数が異常であると判断すると、選択切替
信号ＳＥＬを出力すると共に、電圧保持信号ＨＤを一定
時間出力するように構成したが、この実施例１２では、
電圧保持信号ＨＤの出力解除の条件を、カウンタ回路１
２でカウントされるクロック信号ＣＬＫの数が正常に戻
ったことにする。

【０１６２】その結果、カウンタ回路１２で計数される
クロック信号ＣＬＫの数が、分周回路４による分周数Ｎ
と異なる場合、これを異常として、クロック数判定回路
１３でこれを検出する。このようにして、クロック数判
定回路１３が、第１の入力基準信号Ｃ１の異常を判定す
ると、制御電圧保持回路７に対して、電圧保持信号ＨＤ
を出力すると共に、選択回路５に対して、選択切替信号
ＳＥＬを出力する。

【０１６３】一方、選択切替信号ＳＥＬにより、選択回
路５が、第１の入力基準信号Ｃ１から第２の入力基準信
号Ｃ２への切替を行い、基準信号Ｃが完全に第２の入力
基準信号Ｃ２に切り替わり、電圧制御発振器３から出力
されるクロック信号ＣＬＫのカウンタ回路１２によるカ
ウント数が、第２の入力基準信号Ｃ２の１周期内に、分
周回路４の分周数Ｎに等しくなると、これは、クロック
数判定回路１３により検出される。つまり、基準信号Ｃ
は正常になったと判断することができる。

【０１６４】そして、クロック数判定回路１３は、基準
信号Ｃが正常であると判断すると、電圧保持信号ＨＤの
出力を解除する。

【０１６５】その結果、電圧制御発振器３からのクロッ
ク信号ＣＬＫは、基準信号Ｃに対して完全に位相同期し
た信号になり、ＰＬＬ回路としての引き込み動作を伴う
ことなく、基準信号Ｃの切替を行うことができる。

【０１６６】なお、実施例１２では、クロック数判定回
路１３は、カウンタ回路１２のカウント数から、第１の
入力基準信号Ｃ１の異常を検出すると、電圧保持信号Ｈ
Ｄと選択切替信号ＳＥＬを、同時に出力するような構成
を例示したが、これに時間差を持たせるようにしてもよ
い。

【０１６７】この場合、カウンタ回路１２は、クロック
数判定回路１３のカウント数から、第１の入力基準信号
Ｃ１が異常であることを検出すると、まず、電圧保持信
号ＨＤを出力して制御電圧保持回路７を動作させ、一定
の時間以上、クロック数判定回路１３のカウント数の異
常が検出された場合に、選択切替信号ＳＥＬを出力し
て、選択回路５により選択される基準信号Ｃを、第１の
入力基準信号Ｃ１から第２の入力基準信号Ｃ２に切り替
える。

【０１６８】このような構成では、クロック数判定回路
１３で、第１の入力基準信号Ｃ１の異常が判定されて
も、直ちには、選択切替信号ＳＥＬを出力せず、電圧保
持信号ＨＤだけを出力する。そして、制御電圧保持回路
７で保持された位相偏差信号ＰＤＨにより、電圧制御発
振器３を安定に制御しながら、選択回路５では、第１の
入力基準信号Ｃ１を選択し続け、クロック数判定回路１
３で、再び、カウンタ回路１２のカウントパルス数が正
常であることが検出されるようになってから、電圧保持
信号ＨＤを解除するように構成する。

【０１６９】その結果、第１の入力基準信号Ｃ１にノイ
ズが混入したり、瞬間的な外乱が入っても、直ちにこれ
が復旧した場合、ただちに第１の入力基準信号Ｃ１によ
るクロック信号ＣＬＫの制御を継続できるので、回路の
冗長度を更に高めることができる。

【０１７０】もちろん、クロック数判定回路１３で、一
定時間以上、カウンタ回路１２によりカウントされるク
ロック数が異常であった場合、選択回路５に対して、選
択切替信号ＳＥＬを与え、基準信号Ｃを第１の入力基準
信号Ｃ１から第２の入力基準信号Ｃ２に切り替える。

【０１７１】実施例１３．実施例１３のＰＬＬ回路装置
では、図５の構成において、クロック数判定回路１３
が、一度、カウンタ回路１２によるクロック信号ＣＬＫ
のカウント数から、第１の入力基準信号Ｃ１の異常を検
出して、選択切替信号ＳＥＬを出力すると、一定時間
は、選択切替信号ＳＥＬの出力を禁止する。

【０１７２】つまり、実施例１３では、クロック数判定
回路１３が、カウンタ回路１２のカウント数の異常か
ら、第１の入力基準信号Ｃ１の異常を検出すると、これ
に対応して、選択切替信号ＳＥＬおよび電圧保持信号Ｈ
Ｄを出力するような構成を例示したが、この実施例１３
では、クロック数判定回路１３が一度、第１の入力基準
信号Ｃ１の異常を検出して、選択切替信号ＳＥＬを出力
すると、その後の一定時間は、選択切替信号ＳＥＬを出
力しないような構成とする。

【０１７３】このような構成によれば、選択回路５が、
第１の入力基準信号Ｃ１から第２の入力基準信号Ｃ２に
信号を切り替えたにもかかわらず、回路が安定するまで
の時間によっては、クロック数判定回路１３から再び、
選択切替信号ＳＥＬが出力され、次から次に、別の基準
信号に信号を切り替えたり、第１の入力基準信号Ｃ１へ
の切り戻しを発生したりするなどの不都合が発生する可
能性があるが、このような不都合を防止することが可能
である。

【０１７４】なお、実施例１３では、クロック数判定回
路１３から選択切替信号ＳＥＬが出力されると、一定の
時間は、クロック数判定回路１３からの選択切替信号Ｓ
ＥＬの出力を禁止するような構成を例示したが、この機
能を選択回路５側に持たせても同様の効果を得ることが
できる。つまり、選択回路５が一度、選択切替信号ＳＥ
Ｌを受け付けて、基準信号の切替を行うと、一定の時間
は、選択切替信号ＳＥＬを受け付けなくするようにして
もよい。

【０１７５】なお、上記各実施例において、制御電圧保
持回路７は、ローパスフィルタ２の前の段に配置される
構成を例示したが、位相比較器１の出力をローパスフィ
ルタ２により平滑化した信号に対して、制御電圧保持回
路７を作用させるような構成としても良く、同様の効果
を得ることができる。

【０１７６】また、上記各実施例では、現用系において
用いられる第１の入力基準信号Ｃ１に対して、予備系と
して用いられる第２の入力基準信号Ｃ２を、１つとして
例示したが、第２の入力基準信号Ｃ２としては、複数設
けるようにしてもよく、系の信頼度を更に高めることが
できる。

【０１７７】また、上記各実施例では、選択回路５に与
える選択切替信号ＳＥＬと、制御電圧保持回路７に与え
る電圧保持信号ＨＤを、別々の信号として出力するよう
な構成を例示したが、これは、機能によっては、同じ信
号としてもよい。

【０１７８】

【発明の効果】以上述べたように、この発明のＰＬＬ回
路装置は、基準信号と電圧制御発振器により発生するク
ロック信号の分周信号の位相を比較する回路と、電圧制
御発振器の間に、制御電圧保持回路を配置し、基準信号
に異常があった場合に、制御電圧保持回路を動作させ
て、電圧制御発振器に対する制御信号を安定化させてか
ら、基準信号を現用系から予備系に切り替えるように構
成したので、基準信号の切替時の不安定な動作を防止す
ることが可能であり、大幅に信頼性を高めることが可能
である。

【図面の簡単な説明】

【図１】この発明の実施例１、実施例２のＰＬＬ回路
装置の回路図である。

【図２】この発明の実施例３、実施例４、実施例５の
ＰＬＬ回路装置の回路図である。

【図３】この発明の実施例６、実施例７のＰＬＬ回路
装置の回路図である。

【図４】この発明の実施例８、実施例９、実施例１０
のＰＬＬ回路装置の回路図である。

【図５】この発明の実施例１１、実施例１２、実施例
１３のＰＬＬ回路装置の回路図である。

【図６】従来のＰＬＬ回路装置の回路図である。

【符号の説明】１位相比較器、、２ローパスフィルタ、３電圧制
御発振器、４分周回路、５選択回路、６入力断検
出回路、７制御電圧保持回路、８位相差判定回路、
９電圧変化検出器、１０ウィンドウ生成回路、１１
パルス検出回路、１２カウンタ回路、１３クロッ
ク数判定回路。

Claims

【特許請求の範囲】

【請求項１】クロックを発生する発振手段と、前記ク
ロックを分周して分周クロックとする分周手段と、複数
の基準信号から１つを選択して、制御用基準信号を出力
する選択手段と、前記分周手段からの分周クロックを、
前記選択手段からの制御用基準信号と位相比較する位相
比較手段と、前記位相比較手段の出力をそのまま、また
は保持して、前記発振手段に制御信号として与える制御
電圧保持手段と、前記選択手段からの制御用基準信号が
喪失したことを検出して、前記制御電圧保持手段に保持
信号を与えると共に、前記選択手段に対して、基準信号
を切替えるための選択切替信号を出力する入力断検出手
段とを、備えることを特徴とするＰＬＬ回路装置。
【請求項２】前記入力断検出手段が、選択切替信号を
出力した後は、一定の時間、その出力を禁止する機能を
有する、請求項１のＰＬＬ回路装置。
【請求項３】クロックを発生する発振手段と、前記ク
ロックを分周して分周クロックとする分周手段と、複数
の基準信号から１つを選択して、制御用基準信号を出力
する選択手段と、前記分周手段からの分周クロックを、
前記選択手段からの制御用基準信号と位相比較する位相
比較手段と、前記位相比較手段の出力をそのまま、また
は保持して、前記発振手段に制御信号として与える制御
電圧保持手段と、前記位相比較手段によって検出される
位相差が一定の位相差よりも大きい場合に、これを検出
して、前記制御電圧保持手段に保持信号を与えると共
に、前記選択手段に対して、基準信号を切替えるための
選択切替信号を出力する位相差判定手段とを、備えるこ
とを特徴とするＰＬＬ回路装置。
【請求項４】前記位相差判定手段から、前記制御電圧
保持手段に与えられる保持信号が、あらかじめ設定され
た一定の時間出力される、請求項３のＰＬＬ回路装置。
【請求項５】前記位相差判定手段が、選択切替信号を
出力した後は、一定の時間、その出力を禁止する機能を
有する、請求項３または４のＰＬＬ回路装置。
【請求項６】クロックを発生する発振手段と、前記ク
ロックを分周して分周クロックとする分周手段と、複数
の基準信号から１つを選択して、制御用基準信号を出力
する選択手段と、前記分周手段からの分周クロックを、
前記選択手段からの制御用基準信号と位相比較する位相
比較手段と、前記位相比較手段の出力をそのまま、また
は保持して、前記発振手段に制御信号として与える制御
電圧保持手段と、前記発振手段に与えられる制御信号が
異常なレベルになった場合に、これを検出して、前記制
御電圧保持手段に保持信号を与えると共に、前記選択手
段に対して、基準信号を切替えるための選択切替信号を
出力する電圧変化検出手段とを、備えることを特徴とす
るＰＬＬ回路装置。
【請求項７】前記電圧変化検出手段が、選択切替信号
を出力した後は、一定の時間、その出力を禁止する機能
を有する、請求項６のＰＬＬ回路装置。
【請求項８】クロックを発生する発振手段と、前記ク
ロックを分周して分周クロックとする分周手段と、複数
の基準信号から１つを選択して、制御用基準信号を出力
する選択手段と、前記分周手段からの分周クロックを、
前記選択手段からの制御用基準信号と位相比較する位相
比較手段と、前記位相比較手段の出力をそのまま、また
は保持して、前記発振手段に制御信号として与える制御
電圧保持手段と、前記発振手段からのクロックに基づい
てウィンドウを発生し、このウィンドウ内に制御用基準
信号のパルスが無い場合に、これを検出して、前記制御
電圧保持手段に保持信号を与えると共に、前記選択手段
に対して、基準信号を切替えるための選択切替信号を出
力するパルス検出手段とを、備えることを特徴とするＰ
ＬＬ回路装置。
【請求項９】前記パルス検出手段はウインドウ内に選
択された基準信号の有無を検出し、基準信号のパルスが
検出されなかった場合、前記制御電圧保持手段に与えら
れる保持信号が、あらかじめ設定された一定の時間出力
される、請求項８のＰＬＬ回路装置。
【請求項１０】前記パルス検出手段が、選択切替信号
を出力した後は、一定の時間、その出力を禁止する機能
を有する、請求項９のＰＬＬ回路装置。
【請求項１１】クロックを発生する発振手段と、前記
クロックを分周して分周クロックとする分周手段と、複
数の基準信号から１つを選択して、制御用基準信号を出
力する選択手段と、前記分周手段からの分周クロック
を、前記選択手段からの制御用基準信号と位相比較する
位相比較手段と、前記位相比較手段の出力をそのまま、
または保持して、前記発振手段に制御信号として与える
制御電圧保持手段と、前記制御用基準信号により決定さ
れる一定の時間内に、前記発振手段からのクロックを計
数して、この計数値が前記分周手段の分周比からみて正
常か否かを判定し、異常判定の場合に、前記制御電圧保
持手段に保持信号を与えると共に、前記選択手段に対し
て、基準信号を切替えるための選択切替信号を出力する
クロック数判定手段とを、備えることを特徴とするＰＬ
Ｌ回路装置。
【請求項１２】前記クロック数判定手段から、前記制
御電圧保持手段に与えられる保持信号が、あらかじめ設
定された一定の時間出力される、請求項１１のＰＬＬ回
路装置。
【請求項１３】前記選択手段が、前記クロック数判定
手段から、選択切替信号を与えられると、一定の時間
は、再度の選択切替信号の受付を禁止する機能を有す
る、請求項１１または１２のＰＬＬ回路装置。