JPH01109969A - 位相同期クロツクパルス発生装置 - Google Patents
位相同期クロツクパルス発生装置Info
- Publication number
- JPH01109969A JPH01109969A JP62266580A JP26658087A JPH01109969A JP H01109969 A JPH01109969 A JP H01109969A JP 62266580 A JP62266580 A JP 62266580A JP 26658087 A JP26658087 A JP 26658087A JP H01109969 A JPH01109969 A JP H01109969A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- signal
- frequency
- phase
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 239000013642 negative control Substances 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013641 positive control Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビジョン(以下、TV)信号の水平同期
信号と位相を同期してクロックパルスを発生する装置に
関するものである。
信号と位相を同期してクロックパルスを発生する装置に
関するものである。
TV信号の水平同期信号と同期したクロックパルスを発
生する場合、両者の位相差を位相比較器により検出し、
この出力を低域f波器を介して制御信号とし、この制御
信号によりミ圧制御発振器の発振周波数を制御し、これ
の発振出力をクロックパルスとして用いると共に、水平
同期信号とクロックパルスとの位相を一致させる手段が
一般に用いられている。
生する場合、両者の位相差を位相比較器により検出し、
この出力を低域f波器を介して制御信号とし、この制御
信号によりミ圧制御発振器の発振周波数を制御し、これ
の発振出力をクロックパルスとして用いると共に、水平
同期信号とクロックパルスとの位相を一致させる手段が
一般に用いられている。
しかし、前述の手段においては、装置としての安定度と
同期引込み時間とを低域P波器の時定数によル定めてお
、夛、安定度を増大するため時定数を大とすれば引込み
時間も大と丹9、水平同期信号とクロックパルスとの位
相差が大きく、位相比較の数周期以上にわたって同期引
込みが行なわれる場合には、位相化輸出力として交互に
正負の制御信号が同一期間ずつ発生し、これが低域P波
器により平均化されるとはソ零の電圧となり、同期引込
みが即応して行なわれなくなる問題を生じている。
同期引込み時間とを低域P波器の時定数によル定めてお
、夛、安定度を増大するため時定数を大とすれば引込み
時間も大と丹9、水平同期信号とクロックパルスとの位
相差が大きく、位相比較の数周期以上にわたって同期引
込みが行なわれる場合には、位相化輸出力として交互に
正負の制御信号が同一期間ずつ発生し、これが低域P波
器により平均化されるとはソ零の電圧となり、同期引込
みが即応して行なわれなくなる問題を生じている。
前述の問題を解決するため、本発明はつぎの手段によ多
構成するものとなっている。
構成するものとなっている。
すなわち、上述の装置において、クロックパルスを分周
した基準信号と水平同期信号との位相差に応じた制御信
号によりクロツクパルスの発振周波数を制御し基準信号
と水平同期信号との位相を一致させる手段と、基準信号
と水平同期信号との位相差が所定範囲よシ大となったと
き直前の制御信号を保持する保持手段と、基準信号と水
平同期信号との位相差が所定範囲よシ小さな特定範囲内
となったとき保持手段の保持状態を解除するリセット手
段とを備えたものである。
した基準信号と水平同期信号との位相差に応じた制御信
号によりクロツクパルスの発振周波数を制御し基準信号
と水平同期信号との位相を一致させる手段と、基準信号
と水平同期信号との位相差が所定範囲よシ大となったと
き直前の制御信号を保持する保持手段と、基準信号と水
平同期信号との位相差が所定範囲よシ小さな特定範囲内
となったとき保持手段の保持状態を解除するリセット手
段とを備えたものである。
したがって、所定範囲を位相差の大きくなった場合、特
定範囲を位相差が小となった場合に応じて定めるととK
より、位相差が所定範囲を越えたときには直前の制御信
号によ、る制御が継続してなされ、速やかに同期引込み
が行なわれると共に、これにょシ位相差が特定範囲内と
なれば保持状態が解除され、通常の位相同期制御が行な
われる。
定範囲を位相差が小となった場合に応じて定めるととK
より、位相差が所定範囲を越えたときには直前の制御信
号によ、る制御が継続してなされ、速やかに同期引込み
が行なわれると共に、これにょシ位相差が特定範囲内と
なれば保持状態が解除され、通常の位相同期制御が行な
われる。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第1図はブロック図、第2図は第1図における各部の波
形を示すタイミングチャートであシ、第1図においては
、TV信号の水平同期信号(以下、Ha )・(&)を
分周器1により1/2の周波数へ分周し、分周信号ら)
としてから、微分回路2において微分し立上シを抽出し
て微分パルス(c3とした後、位相比較器3へ与えてい
る。
形を示すタイミングチャートであシ、第1図においては
、TV信号の水平同期信号(以下、Ha )・(&)を
分周器1により1/2の周波数へ分周し、分周信号ら)
としてから、微分回路2において微分し立上シを抽出し
て微分パルス(c3とした後、位相比較器3へ与えてい
る。
なお、この場合は、fs=3・fsc として同期を行
なうものと々つておシ、クロックパルスの周波数に対し
整数倍の周期により位相比較を行々うため、分周器1に
おいて1/2の分局を行なっている。
なうものと々つておシ、クロックパルスの周波数に対し
整数倍の周期により位相比較を行々うため、分周器1に
おいて1/2の分局を行なっている。
位相比較器3の出力は制御信号として用いられ、保持回
路4および低域P波器5を介し、電圧制御発振器(以下
、vco)6の発振局、波数を制御するものとなってお
シ、この例では、制御信号が正のときvcosの発振周
波数が上昇し、制御信号が負のときには同様の発振周波
数が低下するものとなっている。
路4および低域P波器5を介し、電圧制御発振器(以下
、vco)6の発振局、波数を制御するものとなってお
シ、この例では、制御信号が正のときvcosの発振周
波数が上昇し、制御信号が負のときには同様の発振周波
数が低下するものとなっている。
また、vcos の出力は、クロックパルスとし、て用
いると共に、パルス発生回路1へ与えられてお9、こ\
におい°C1クロックパルスを1/(6825゜K2)
に分周した基準信号(d)、H8(れ)とクロックパル
スとの位相差が小であシ、通常の同期引込みが行なわれ
る特定範囲を規定する特定範囲信号(el、および、H
,5(a)とクロックパルスとの位相差が所定範囲よシ
大となシ、通常の同期引込みが行なわれなくなったこと
を検出するための所定範囲信号(f)を各々互いに同期
して軸生じ、位相比較器3およびNANDゲート8,9
へ各個に与えている。
いると共に、パルス発生回路1へ与えられてお9、こ\
におい°C1クロックパルスを1/(6825゜K2)
に分周した基準信号(d)、H8(れ)とクロックパル
スとの位相差が小であシ、通常の同期引込みが行なわれ
る特定範囲を規定する特定範囲信号(el、および、H
,5(a)とクロックパルスとの位相差が所定範囲よシ
大となシ、通常の同期引込みが行なわれなくなったこと
を検出するための所定範囲信号(f)を各々互いに同期
して軸生じ、位相比較器3およびNANDゲート8,9
へ各個に与えている。
このため、位相比較器3は、微分パルス(e)と基準信
号Cd)との位相比較を行ない、微分パルス(c)と基
準信号(d)の「H」(高レベル)とが一致した生き正
、微分パルス(c)と基準信号(d)の「L」(低レベ
ル〕とが一致したとき負の制御信号を送出し、これによ
り、基準信号(d)の位相とHa(a)の位相とが一致
する方向へ制御を行なうものとなっている。
号Cd)との位相比較を行ない、微分パルス(c)と基
準信号(d)の「H」(高レベル)とが一致した生き正
、微分パルス(c)と基準信号(d)の「L」(低レベ
ル〕とが一致したとき負の制御信号を送出し、これによ
り、基準信号(d)の位相とHa(a)の位相とが一致
する方向へ制御を行なうものとなっている。
一方、NANDゲート8,9の出力は、フリップフロッ
プ回路(以下、FFC)1Gのリセット端子R針よびセ
ット端子Sへ各個に与えられておシ、FFC10の出力
Qは保持回路4へ与えられ、出力QがrLJのとき同回
路4は入力をそのま\送出し、出〃−Qが「R」となれ
ば、直前の入力を保持したうえ保持内容を送出するもの
となっている。
プ回路(以下、FFC)1Gのリセット端子R針よびセ
ット端子Sへ各個に与えられておシ、FFC10の出力
Qは保持回路4へ与えられ、出力QがrLJのとき同回
路4は入力をそのま\送出し、出〃−Qが「R」となれ
ば、直前の入力を保持したうえ保持内容を送出するもの
となっている。
したがって、H8(a)とクロックパルスとの位相差が
通常の状態であれば、微分パルス(c)と特定範囲信号
(e)とが一致しておl)、NANDゲート8の出力が
生じ、これKよシFFCl0がリセット状態となシ、出
力Qを「L」としているため、保持回路4を位相比較器
3からの制御信号がそのま\通過し、通常の位相−期制
御が行なわれるのに対し、クロックパルスの周波数が′
&ホしく上昇しH8I:a)との位相差が所定範囲よシ
大となれば、第2図において微分パルス(c)が相対的
に右方へ移動し、基単信号(d)のrLJへ一致すると
共に、所定範囲信号(f)と一致し、NANDゲート9
が出力を生じFFC10がセット状態となシ、出力Qが
rHJへ転するため、保持回路4は直前の制御信号を保
持するものとなシ、このときは位相比較器3が負の制御
信号を送出していたことにより、この制御信号が継続的
にvcosへ与えられ、クロックパルスの周波数が低下
する方向へ制御され、これに応じて微分パルス(c)が
更に右方へ移動し、微分パルス(e)と基準信号(d)
のrHJとが一致する状態となっても、負の制御信号に
よj)VCO6の発振周波数が更に低下する方向へ制御
される。
通常の状態であれば、微分パルス(c)と特定範囲信号
(e)とが一致しておl)、NANDゲート8の出力が
生じ、これKよシFFCl0がリセット状態となシ、出
力Qを「L」としているため、保持回路4を位相比較器
3からの制御信号がそのま\通過し、通常の位相−期制
御が行なわれるのに対し、クロックパルスの周波数が′
&ホしく上昇しH8I:a)との位相差が所定範囲よシ
大となれば、第2図において微分パルス(c)が相対的
に右方へ移動し、基単信号(d)のrLJへ一致すると
共に、所定範囲信号(f)と一致し、NANDゲート9
が出力を生じFFC10がセット状態となシ、出力Qが
rHJへ転するため、保持回路4は直前の制御信号を保
持するものとなシ、このときは位相比較器3が負の制御
信号を送出していたことにより、この制御信号が継続的
にvcosへ与えられ、クロックパルスの周波数が低下
する方向へ制御され、これに応じて微分パルス(c)が
更に右方へ移動し、微分パルス(e)と基準信号(d)
のrHJとが一致する状態となっても、負の制御信号に
よj)VCO6の発振周波数が更に低下する方向へ制御
される。
VCO6の発振周波数が低下して通常の同期引込み状態
へ接近し、所定範囲よシ小さく定めた特定範囲内となれ
ば、特定範囲信号(e)へ微分パルス(c)が一致する
ものとなシ、今度はNANDゲート8が出力を生じ、こ
れによりFFC1Gのリセットがなされ、出力QがrL
Jへ転じ、保持回路4の保持状態が解除される丸め、同
回路4を制御信号が通過するものとなり、微分パルス(
e)と基準信号(d)との位相関係に応じた制御信号に
よるvco sの制御が再開される。
へ接近し、所定範囲よシ小さく定めた特定範囲内となれ
ば、特定範囲信号(e)へ微分パルス(c)が一致する
ものとなシ、今度はNANDゲート8が出力を生じ、こ
れによりFFC1Gのリセットがなされ、出力QがrL
Jへ転じ、保持回路4の保持状態が解除される丸め、同
回路4を制御信号が通過するものとなり、微分パルス(
e)と基準信号(d)との位相関係に応じた制御信号に
よるvco sの制御が再開される。
また、クロックパルスの周波数が甚だしく低下した場合
は、第2図において微分パルス(c)が相対的に左方へ
移動し、正の制御信号が保持回路4により保持され、微
分パルス(e)と特定範囲信号(e)とが一致するまで
、正の制御信号によりVCO6の発振周波数が上昇する
。
は、第2図において微分パルス(c)が相対的に左方へ
移動し、正の制御信号が保持回路4により保持され、微
分パルス(e)と特定範囲信号(e)とが一致するまで
、正の制御信号によりVCO6の発振周波数が上昇する
。
したがって、Hs(aJとクロックパルスとの位相差が
所定範囲よシ大となれば、このときの制御信号によるV
CO6の制御が継続して行なわれ、速やかに同期引込み
状態となシ、位相差に即応した同期制御がなされると共
に、低域P波器5の時定数は、主として安定度に応じて
定めればよいものとな夛、全般的に同期制御の応答性が
向上する。
所定範囲よシ大となれば、このときの制御信号によるV
CO6の制御が継続して行なわれ、速やかに同期引込み
状態となシ、位相差に即応した同期制御がなされると共
に、低域P波器5の時定数は、主として安定度に応じて
定めればよいものとな夛、全般的に同期制御の応答性が
向上する。
以上の説明により明らかなとおり本発明によれば、H8
とクロックパルスとの位相差が所定範囲より大となった
とき、直前の制御信号を保持して同期制御を行なうもの
とした\め、大きな位相差を生じても即応した同期引込
みがなされ、安定にH8と同期したクロックパルスを常
時発生することができるものとなp、H8と同期したク
ロックパルスの発生において顕著な効果が得られる。
とクロックパルスとの位相差が所定範囲より大となった
とき、直前の制御信号を保持して同期制御を行なうもの
とした\め、大きな位相差を生じても即応した同期引込
みがなされ、安定にH8と同期したクロックパルスを常
時発生することができるものとなp、H8と同期したク
ロックパルスの発生において顕著な効果が得られる。
図は本発明の実施例を示し、第1図はブロック図、第2
図は第1図における各部の波形を示すタイミングチャー
トである。 1・・・・分周器、2・・・・微分回路、3・・・・位
相比較器、4・・・・保持回路、6・・・・電圧制御発
掘器(VCO) 、7・・・・パルス発生回路、8,9
・・・・NANDゲート、10・・・・フリップフロラ
7’ 回路(FFC) 、(a)・・0・水平同期信号
(H−8)。
図は第1図における各部の波形を示すタイミングチャー
トである。 1・・・・分周器、2・・・・微分回路、3・・・・位
相比較器、4・・・・保持回路、6・・・・電圧制御発
掘器(VCO) 、7・・・・パルス発生回路、8,9
・・・・NANDゲート、10・・・・フリップフロラ
7’ 回路(FFC) 、(a)・・0・水平同期信号
(H−8)。
Claims (1)
- テレビジョン信号の水平同期信号と位相を同期してクロ
ックパルスを発生する装置において、前記クロックパル
スを分周した基準信号と前記水平同期信号との位相差に
応じた制御信号により前記クロックパルスの発振周波数
を制御し前記基準信号と水平同期信号との位相を一致さ
せる手段と、前記位相差が所定範囲より大となつたとき
直前の前記制御信号を保持する保持手段と、前記位相差
が前記所定範囲より小さな特定範囲内となつたとき前記
保持手段の保持状態を解除するリセット手段とを備えた
ことを特徴とする位相同期クロックパルス発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62266580A JPH01109969A (ja) | 1987-10-23 | 1987-10-23 | 位相同期クロツクパルス発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62266580A JPH01109969A (ja) | 1987-10-23 | 1987-10-23 | 位相同期クロツクパルス発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01109969A true JPH01109969A (ja) | 1989-04-26 |
Family
ID=17432783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62266580A Pending JPH01109969A (ja) | 1987-10-23 | 1987-10-23 | 位相同期クロツクパルス発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01109969A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235576A (ja) * | 2006-03-01 | 2007-09-13 | Toshiba Corp | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 |
JP2007235577A (ja) * | 2006-03-01 | 2007-09-13 | Toshiba Corp | 位相同期ループ回路及びこの位相同期ループ回路の制御方法 |
-
1987
- 1987-10-23 JP JP62266580A patent/JPH01109969A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235576A (ja) * | 2006-03-01 | 2007-09-13 | Toshiba Corp | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 |
JP2007235577A (ja) * | 2006-03-01 | 2007-09-13 | Toshiba Corp | 位相同期ループ回路及びこの位相同期ループ回路の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04364609A (ja) | クロック同期のための遅延ロックループ回路 | |
KR20050000335A (ko) | 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로 | |
US4679005A (en) | Phase locked loop with frequency offset | |
JPS5821872B2 (ja) | パルスハツセイカイロ | |
JPH01109969A (ja) | 位相同期クロツクパルス発生装置 | |
JPS5915235B2 (ja) | 位相同期装置 | |
JPS5535545A (en) | Digital phase synchronous circuit | |
JPH0336114Y2 (ja) | ||
JPH01146426A (ja) | Pll回路 | |
JPH10145228A (ja) | ディジタル位相同期方法及びその装置 | |
JP2972294B2 (ja) | 位相同期回路 | |
JPH1155115A (ja) | 外部同期クロック発生装置 | |
RU2016462C1 (ru) | Способ синхронизации статического преобразователя частоты и источника переменного тока | |
JP3424415B2 (ja) | 移相回路 | |
JP2920676B2 (ja) | 同期検出回路 | |
JP2600668B2 (ja) | クロツク再生回路 | |
KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
JP2855643B2 (ja) | Pll回路 | |
JPH01174013A (ja) | 位相同期発振器 | |
KR970005112Y1 (ko) | 위상동기장치 | |
JPS62272764A (ja) | クロツク再生回路 | |
JPS6397016A (ja) | 位相同期発振回路 | |
JPH02260818A (ja) | フェーズロックループ回路調整方法 | |
JPS6231270A (ja) | ビデオカメラの外部同期回路 | |
JPH037189B2 (ja) |