JP3424415B2 - 移相回路 - Google Patents
移相回路Info
- Publication number
- JP3424415B2 JP3424415B2 JP32358295A JP32358295A JP3424415B2 JP 3424415 B2 JP3424415 B2 JP 3424415B2 JP 32358295 A JP32358295 A JP 32358295A JP 32358295 A JP32358295 A JP 32358295A JP 3424415 B2 JP3424415 B2 JP 3424415B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- square wave
- signal
- output
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、基準信号に同期し
た出力信号の位相を任意に調節できるようにした移相回
路に関するものである。
た出力信号の位相を任意に調節できるようにした移相回
路に関するものである。
【０００２】
【従来の技術】この種の従来の移相回路のブロック回路
図を図５に示す。図５に示す移相回路は、外部同期信号
として６０Ｈｚの商用交流電源を用いるＮＴＳＣ方式の
映像信号の同期をとる回路であり、この外部同期信号に
同期した各種同期信号を出力できる回路である。そし
て、出力される各種同期信号の位相を調整できるように
されている。このような移相回路において、６０Ｈｚの
商用交流電源は方形波作成ブロック１０１により方形波
に整形され、この方形波は信号遅延回路１０２により所
定時間遅延される。所定時間遅延された方形波は位相基
準信号として位相比較器１０３の一方に入力されてい
る。
図を図５に示す。図５に示す移相回路は、外部同期信号
として６０Ｈｚの商用交流電源を用いるＮＴＳＣ方式の
映像信号の同期をとる回路であり、この外部同期信号に
同期した各種同期信号を出力できる回路である。そし
て、出力される各種同期信号の位相を調整できるように
されている。このような移相回路において、６０Ｈｚの
商用交流電源は方形波作成ブロック１０１により方形波
に整形され、この方形波は信号遅延回路１０２により所
定時間遅延される。所定時間遅延された方形波は位相基
準信号として位相比較器１０３の一方に入力されてい
る。
【０００３】また、電圧制御発振器（ＶＣＯ）１０５か
ら出力されるクロックは同期信号発生器１０６に入力さ
れ、内蔵されたカウンターブロック１０６−１によりカ
ウントされる。このカウンターブロック１０６−１の計
数値は同期信号作成ブロック１０６−２に供給され、同
期信号作成ブロック１０６−２において計数値が第１の
計数値となった時に反転され、さらに計数が進んだ第２
計数値となった時に再度反転されて形成された同期信号
が作成される。この同期信号は映像同期ＶＤ信号として
分岐されて、位相比較器１０３の他方の入力とされる。
そして、位相比較器１０３から出力された両入力信号の
位相差信号はローパスフィルタ（ＬＰＦ）１０４で濾波
されてＶＣＯ１０５に供給され、ＶＣＯ１０５の発振周
波数および位相を制御している。
ら出力されるクロックは同期信号発生器１０６に入力さ
れ、内蔵されたカウンターブロック１０６−１によりカ
ウントされる。このカウンターブロック１０６−１の計
数値は同期信号作成ブロック１０６−２に供給され、同
期信号作成ブロック１０６−２において計数値が第１の
計数値となった時に反転され、さらに計数が進んだ第２
計数値となった時に再度反転されて形成された同期信号
が作成される。この同期信号は映像同期ＶＤ信号として
分岐されて、位相比較器１０３の他方の入力とされる。
そして、位相比較器１０３から出力された両入力信号の
位相差信号はローパスフィルタ（ＬＰＦ）１０４で濾波
されてＶＣＯ１０５に供給され、ＶＣＯ１０５の発振周
波数および位相を制御している。
【０００４】このように構成された移相回路の動作を図
６に示す動作タイミング図を参照しながら説明する。図
６（ａ）に示す交流電源波形は、比較器あるいはシュミ
ットトリガ回路等からなる方形波作成ブロック１０１に
より整形されて同図（ｂ）に示すような方形波とされ
る。この方形波は、信号遅延回路１０２により遅延され
て同図（ｃ）に示すような時間ｔｄ遅延された方形波と
される。この方形波が位相基準信号として位相比較器１
０３に入力される。
６に示す動作タイミング図を参照しながら説明する。図
６（ａ）に示す交流電源波形は、比較器あるいはシュミ
ットトリガ回路等からなる方形波作成ブロック１０１に
より整形されて同図（ｂ）に示すような方形波とされ
る。この方形波は、信号遅延回路１０２により遅延され
て同図（ｃ）に示すような時間ｔｄ遅延された方形波と
される。この方形波が位相基準信号として位相比較器１
０３に入力される。
【０００５】また、位相比較器１０３には同図（ｄ）に
示す映像同期ＶＤ信号が入力され、位相比較器１０３は
入力された位相基準信号と映像同期ＶＤ信号との位相差
に応じたパルスデューティ比の位相差信号を出力する。
この位相差信号はＬＰＦ１０４で濾波されて誤差電圧と
され、ＶＣＯ１０５に供給される。ＶＣＯ１０５はこの
誤差電圧により発振するクロックの周波数および位相が
制御される。ＶＣＯ１０５から出力されるクロックはカ
ウンターブロック１０６−１でカウントされ、その計数
値が第１の計数値となった時に同期信号作成ブロック１
０６−２は、出力する同期信号をハイレベルからローレ
ベルへ立ち下げる。さらに、カウントが進んで計数値が
第２の計数値となった時に、同期信号作成ブロック１０
６−２は、同期信号をローレベルからハイレベルへ立ち
上げる。
示す映像同期ＶＤ信号が入力され、位相比較器１０３は
入力された位相基準信号と映像同期ＶＤ信号との位相差
に応じたパルスデューティ比の位相差信号を出力する。
この位相差信号はＬＰＦ１０４で濾波されて誤差電圧と
され、ＶＣＯ１０５に供給される。ＶＣＯ１０５はこの
誤差電圧により発振するクロックの周波数および位相が
制御される。ＶＣＯ１０５から出力されるクロックはカ
ウンターブロック１０６−１でカウントされ、その計数
値が第１の計数値となった時に同期信号作成ブロック１
０６−２は、出力する同期信号をハイレベルからローレ
ベルへ立ち下げる。さらに、カウントが進んで計数値が
第２の計数値となった時に、同期信号作成ブロック１０
６−２は、同期信号をローレベルからハイレベルへ立ち
上げる。
【０００６】このようにして図６（ｄ）に示す映像同期
ＶＤ信号が分岐される同期信号が作成される。そして、
上記説明した位相同期ループ（ＰＬＬ）の作用により、
図６（ｃ）に示す遅延出力の位相と、図６（ｄ）に示す
映像同期ＶＤ信号の位相が一致するようになる。この結
果、移相回路から出力される各種同期信号の位相は、交
流電源波形を整形した方形波の位相を、信号遅延回路１
０２の遅延時間ｔｄだけ遅延した位相となる。したがっ
て、信号遅延回路１０２の遅延時間ｔｄを変更すること
により、出力される各種同期信号の位相を調節すること
ができる。
ＶＤ信号が分岐される同期信号が作成される。そして、
上記説明した位相同期ループ（ＰＬＬ）の作用により、
図６（ｃ）に示す遅延出力の位相と、図６（ｄ）に示す
映像同期ＶＤ信号の位相が一致するようになる。この結
果、移相回路から出力される各種同期信号の位相は、交
流電源波形を整形した方形波の位相を、信号遅延回路１
０２の遅延時間ｔｄだけ遅延した位相となる。したがっ
て、信号遅延回路１０２の遅延時間ｔｄを変更すること
により、出力される各種同期信号の位相を調節すること
ができる。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た従来の移相回路においては、アナログの信号遅延回路
を利用しているので、回路構成により位相を調節する範
囲が限定されてしまうという問題点がある。また、位相
比較回路に入力される一方の入力信号に対して、他方の
入力信号の位相を進める／遅らすといった切り換えが困
難であるという問題点がある。さらにまた、アナログ回
路によって位相調節を行っているので精密な調節ができ
ないと共に、温度等の環境条件により位相が変化した
り、経年変化が大きいという問題点がある。
た従来の移相回路においては、アナログの信号遅延回路
を利用しているので、回路構成により位相を調節する範
囲が限定されてしまうという問題点がある。また、位相
比較回路に入力される一方の入力信号に対して、他方の
入力信号の位相を進める／遅らすといった切り換えが困
難であるという問題点がある。さらにまた、アナログ回
路によって位相調節を行っているので精密な調節ができ
ないと共に、温度等の環境条件により位相が変化した
り、経年変化が大きいという問題点がある。
【０００８】この問題点を解決しようとして、信号遅延
回路をディジタル化しようとすると、信号遅延回路をシ
フトレジスタやカウンター等を用いて構成する必要が生
じる。すると、位相比較器に入力される両方の信号の作
成にカウンターやシフトレジスタが必要となり、回路規
模が増大するという問題点が新たに発生する。
回路をディジタル化しようとすると、信号遅延回路をシ
フトレジスタやカウンター等を用いて構成する必要が生
じる。すると、位相比較器に入力される両方の信号の作
成にカウンターやシフトレジスタが必要となり、回路規
模が増大するという問題点が新たに発生する。
【０００９】そこで、本発明は回路規模を大きくするこ
となくディジタル化された位相遅延手段を備える移相回
路を提供することを目的としている。
となくディジタル化された位相遅延手段を備える移相回
路を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の移相回路は、位相基準方形波と位相調節用
方形波が入力され、両方形波の位相差信号を出力する位
相比較器と、該位相比較器から出力される上記位相差信
号を誤差電圧に変換する変換手段と、該変換手段で変換
された上記誤差電圧により制御される電圧制御発振器
と、該電圧制御発振器から出力される発振信号をカウン
トするカウンターと、任意の設定値を設定する設定手段
と、上記カウンターの計数値が上記設定値となった時
に、上記位相調節用方形波を出力する位相調節用方形波
生成手段と、上記カウンターが予め定められている固定
の計数値となった時に出力方形波を出力する出力方形波
生成手段とを備え、上記設定値を変更することにより、
上記位相基準方形波の位相に対する上記出力方形波の位
相を調節するようにしたものである。
に、本発明の移相回路は、位相基準方形波と位相調節用
方形波が入力され、両方形波の位相差信号を出力する位
相比較器と、該位相比較器から出力される上記位相差信
号を誤差電圧に変換する変換手段と、該変換手段で変換
された上記誤差電圧により制御される電圧制御発振器
と、該電圧制御発振器から出力される発振信号をカウン
トするカウンターと、任意の設定値を設定する設定手段
と、上記カウンターの計数値が上記設定値となった時
に、上記位相調節用方形波を出力する位相調節用方形波
生成手段と、上記カウンターが予め定められている固定
の計数値となった時に出力方形波を出力する出力方形波
生成手段とを備え、上記設定値を変更することにより、
上記位相基準方形波の位相に対する上記出力方形波の位
相を調節するようにしたものである。
【００１１】また、上記移相回路において、上記カウン
ターの計数値が、第１の固定計数値から第１の固定計数
値を進めた第２の固定計数値の範囲内の時に、上記出力
方形波生成手段が上記出力方形波を出力するようにした
ものである。
ターの計数値が、第１の固定計数値から第１の固定計数
値を進めた第２の固定計数値の範囲内の時に、上記出力
方形波生成手段が上記出力方形波を出力するようにした
ものである。
【００１２】このような本発明によれば、ディジタル化
された遅延手段を、カウンターの計数値が任意に設定さ
れた設定値になった時に方形波を出力する手段により構
成しているため、ディジタル化された遅延手段を小さな
回路規模で実現することができるようになる。また、本
発明の移相回路は、位相調節範囲を大きくすることがで
きると共に、基準信号に対して出力される信号の位相を
進める／遅らすことを容易に行うことができる。さら
に、位相調節を設定値を可変することにより容易に行う
ことができると共に、その回路を単純とすることができ
る。
された遅延手段を、カウンターの計数値が任意に設定さ
れた設定値になった時に方形波を出力する手段により構
成しているため、ディジタル化された遅延手段を小さな
回路規模で実現することができるようになる。また、本
発明の移相回路は、位相調節範囲を大きくすることがで
きると共に、基準信号に対して出力される信号の位相を
進める／遅らすことを容易に行うことができる。さら
に、位相調節を設定値を可変することにより容易に行う
ことができると共に、その回路を単純とすることができ
る。
【００１３】
【発明の実施の形態】本発明の移相回路の実施の形態の
一例の構成を示す回路ブロック図を図１に示す。図１に
示す移相回路は、外部同期信号として６０Ｈｚの商用交
流電源を用いるＮＴＳＣ方式の映像信号の同期をとる回
路として例を示しており、この外部同期信号に同期した
各種同期信号を出力できる回路である。そして、出力さ
れる各種同期信号の位相を調整できるようにされてい
る。この図に示す移相回路において、外部同期信号であ
る６０Ｈｚの商用交流電源は方形波作成ブロック１によ
り方形波に整形される。この作成された方形波は位相基
準信号として位相比較器２の一方に入力されている。
一例の構成を示す回路ブロック図を図１に示す。図１に
示す移相回路は、外部同期信号として６０Ｈｚの商用交
流電源を用いるＮＴＳＣ方式の映像信号の同期をとる回
路として例を示しており、この外部同期信号に同期した
各種同期信号を出力できる回路である。そして、出力さ
れる各種同期信号の位相を調整できるようにされてい
る。この図に示す移相回路において、外部同期信号であ
る６０Ｈｚの商用交流電源は方形波作成ブロック１によ
り方形波に整形される。この作成された方形波は位相基
準信号として位相比較器２の一方に入力されている。
【００１４】また、電圧制御発振器（ＶＣＯ）４から出
力されるクロックは同期信号発生器５に入力され、内蔵
されたカウンターブロック５−１によりカウントされ
る。このカウンターブロック５−１の計数値ＤV は同期
信号作成ブロック５−２に供給されると共に、位相調節
用ＶＤ信号作成ブロック５−３に供給される。同期信号
作成ブロック５−２は、カウンターブロック５−１の計
数値ＤV が第１の計数値とされたことを検出して反転さ
れ、さらに計数が進んだ第２計数値とされたことを検出
して再度反転される同期信号を作成している。この同期
信号は映像同期ＶＤ信号などの各種同期信号として移相
回路から出力される。
力されるクロックは同期信号発生器５に入力され、内蔵
されたカウンターブロック５−１によりカウントされ
る。このカウンターブロック５−１の計数値ＤV は同期
信号作成ブロック５−２に供給されると共に、位相調節
用ＶＤ信号作成ブロック５−３に供給される。同期信号
作成ブロック５−２は、カウンターブロック５−１の計
数値ＤV が第１の計数値とされたことを検出して反転さ
れ、さらに計数が進んだ第２計数値とされたことを検出
して再度反転される同期信号を作成している。この同期
信号は映像同期ＶＤ信号などの各種同期信号として移相
回路から出力される。
【００１５】さらに、位相調節用ＶＤ信号作成ブロック
５−３にはディジタルデータとされた任意の設定値Ｘが
設定されており、カウンターブロック５−１の計数値Ｄ
V が設定値Ｘと一致した時に１クロック幅の位相調節用
ＶＤ信号を出力している。この移相調節用ＶＤ信号は位
相比較器２の他方の入力とされる。そして、移相比較器
２から出力される位相調節用ＶＤ信号と位相基準信号と
の位相差信号は、ローパスフィルタ（ＬＰＦ）３で濾波
されてＶＣＯ４に供給され、ＶＣＯ４の発振周波数およ
び位相を制御している。
５−３にはディジタルデータとされた任意の設定値Ｘが
設定されており、カウンターブロック５−１の計数値Ｄ
V が設定値Ｘと一致した時に１クロック幅の位相調節用
ＶＤ信号を出力している。この移相調節用ＶＤ信号は位
相比較器２の他方の入力とされる。そして、移相比較器
２から出力される位相調節用ＶＤ信号と位相基準信号と
の位相差信号は、ローパスフィルタ（ＬＰＦ）３で濾波
されてＶＣＯ４に供給され、ＶＣＯ４の発振周波数およ
び位相を制御している。
【００１６】このように構成された移相回路の動作を図
２に示す動作タイミング図を参照しながら説明する。図
２（ａ）に示す交流電源波形は、比較器あるいはシュミ
ットトリガ回路等からなる方形波作成ブロック１により
整形されて同図（ｂ）に示すような方形波とされる。こ
の方形波は、位相基準信号として位相比較器２の一方に
入力される。
２に示す動作タイミング図を参照しながら説明する。図
２（ａ）に示す交流電源波形は、比較器あるいはシュミ
ットトリガ回路等からなる方形波作成ブロック１により
整形されて同図（ｂ）に示すような方形波とされる。こ
の方形波は、位相基準信号として位相比較器２の一方に
入力される。
【００１７】また、位相比較器２には同図（ｅ）に示す
位相調節用ＶＤ信号が入力され、位相比較器２は入力さ
れた位相基準信号と位相調節用ＶＤ信号との位相差に応
じたパルスデューティ比の位相差信号を出力する。この
位相差信号はＬＰＦ３で濾波されて誤差電圧とされ、Ｖ
ＣＯ４に供給される。ＶＣＯ４はこの誤差電圧により発
振周波数および位相が制御されて、出力されるクロック
の周波数および位相が制御される。ＶＣＯ４から出力さ
れるクロックはカウンターブロック５−１でカウントさ
れ、その計数値ＤV （図２（ｃ）に示すＶカウンター
値）が第１の計数値Ｍとなった時に同期信号作成ブロッ
ク５−２は、同図（ｄ）に示すように映像同期ＶＤ信号
をハイレベルからローレベルへ立ち下げる。さらに、カ
ウントが進んで計数値ＤV が第２の計数値Ｎとなった時
に、同期信号作成ブロック５−２は、同図（ｄ）に示す
ように映像同期ＶＤ信号をローレベルからハイレベルへ
立ち上げる。
位相調節用ＶＤ信号が入力され、位相比較器２は入力さ
れた位相基準信号と位相調節用ＶＤ信号との位相差に応
じたパルスデューティ比の位相差信号を出力する。この
位相差信号はＬＰＦ３で濾波されて誤差電圧とされ、Ｖ
ＣＯ４に供給される。ＶＣＯ４はこの誤差電圧により発
振周波数および位相が制御されて、出力されるクロック
の周波数および位相が制御される。ＶＣＯ４から出力さ
れるクロックはカウンターブロック５−１でカウントさ
れ、その計数値ＤV （図２（ｃ）に示すＶカウンター
値）が第１の計数値Ｍとなった時に同期信号作成ブロッ
ク５−２は、同図（ｄ）に示すように映像同期ＶＤ信号
をハイレベルからローレベルへ立ち下げる。さらに、カ
ウントが進んで計数値ＤV が第２の計数値Ｎとなった時
に、同期信号作成ブロック５−２は、同図（ｄ）に示す
ように映像同期ＶＤ信号をローレベルからハイレベルへ
立ち上げる。
【００１８】さらに、位相調節用ＶＤ信号作成ブロック
５−３は、設定されている任意設定値Ｘとカウンターブ
ロック５−１の計数値ＤV （図２（ｃ）に示すＶカウン
ター値）との一致を検出して、一致した時に図２（ｅ）
に示すような１クロック幅の位相調節用ＶＤ信号を出力
する。この位相調節用ＶＤ信号は前記したように位相比
較器２の他方に入力される。このようにして図２（ｄ）
に示す映像同期ＶＤ信号が作成される。この映像同期Ｖ
Ｄ信号は、位相比較器２、ＬＰＦ３、ＶＣＯ４、および
同期信号発生器５からなる位相同期ループ（ＰＬＬ）の
作用により、図２（ｂ）に示す位相基準信号である方形
波の位相と、図２（ｅ）に示す位相調節用ＶＤ信号の位
相が一致するように制御される。
５−３は、設定されている任意設定値Ｘとカウンターブ
ロック５−１の計数値ＤV （図２（ｃ）に示すＶカウン
ター値）との一致を検出して、一致した時に図２（ｅ）
に示すような１クロック幅の位相調節用ＶＤ信号を出力
する。この位相調節用ＶＤ信号は前記したように位相比
較器２の他方に入力される。このようにして図２（ｄ）
に示す映像同期ＶＤ信号が作成される。この映像同期Ｖ
Ｄ信号は、位相比較器２、ＬＰＦ３、ＶＣＯ４、および
同期信号発生器５からなる位相同期ループ（ＰＬＬ）の
作用により、図２（ｂ）に示す位相基準信号である方形
波の位相と、図２（ｅ）に示す位相調節用ＶＤ信号の位
相が一致するように制御される。
【００１９】また、位相調節用ＶＤ信号は図２に示す場
合は位相差θだけ映像同期ＶＤ信号より進んでいるた
め、移相回路から出力される各種同期信号の位相は、交
流電源波形を整形した方形波の位相を、位相差θだけ遅
延した位相となる。この場合、位相差θは設定されてい
る固定の計数値Ｍと任意設定値Ｘとの差に相当している
ので、任意設定値Ｘを可変することに応じて、位相差θ
が調節される。これにより、出力される各種同期信号の
位相を任意に調節することができる。なお、計数値Ｍと
計数値Ｎは同期信号の性質に応じて予め定められた固定
の値であり、計数値Ｍと計数値Ｎとの差（Ｎ−Ｍ）は映
像同期信号として必要なパルス幅に相当した値とされて
いる。
合は位相差θだけ映像同期ＶＤ信号より進んでいるた
め、移相回路から出力される各種同期信号の位相は、交
流電源波形を整形した方形波の位相を、位相差θだけ遅
延した位相となる。この場合、位相差θは設定されてい
る固定の計数値Ｍと任意設定値Ｘとの差に相当している
ので、任意設定値Ｘを可変することに応じて、位相差θ
が調節される。これにより、出力される各種同期信号の
位相を任意に調節することができる。なお、計数値Ｍと
計数値Ｎは同期信号の性質に応じて予め定められた固定
の値であり、計数値Ｍと計数値Ｎとの差（Ｎ−Ｍ）は映
像同期信号として必要なパルス幅に相当した値とされて
いる。
【００２０】そして、任意設定値Ｘを図２（ｃ）に示す
ように計数値Ｍに達する少し前の値とすると、移相回路
から出力される映像同期ＶＤ信号の位相を外部同期信号
の位相（図２（ｂ）に示す方形波の位相）より遅らせる
ことができる。また、図２（ｃ）に示すように計数値Ｍ
に達した少し後の値Ｘ’を任意設定値Ｘとして設定する
と、同図（ｃ）に破線で示すように移相回路から出力さ
れる映像同期ＶＤ信号の位相を外部同期信号の位相（図
２（ｂ）に示す方形波の位相）より進ませることができ
る。
ように計数値Ｍに達する少し前の値とすると、移相回路
から出力される映像同期ＶＤ信号の位相を外部同期信号
の位相（図２（ｂ）に示す方形波の位相）より遅らせる
ことができる。また、図２（ｃ）に示すように計数値Ｍ
に達した少し後の値Ｘ’を任意設定値Ｘとして設定する
と、同図（ｃ）に破線で示すように移相回路から出力さ
れる映像同期ＶＤ信号の位相を外部同期信号の位相（図
２（ｂ）に示す方形波の位相）より進ませることができ
る。
【００２１】このように、任意設定値Ｘの設定値を変更
するだけで、移相回路から出力される各種同期信号の位
相を進めたり遅らせたりすることができる。また、任意
設定値Ｘとしては位相基準信号の１周期内でカウンター
ブロック５−１が計数できる任意の値を選択することが
できるため、位相調節することのできる位相範囲は０°
〜３６０°までの任意の位相とすることができる。
するだけで、移相回路から出力される各種同期信号の位
相を進めたり遅らせたりすることができる。また、任意
設定値Ｘとしては位相基準信号の１周期内でカウンター
ブロック５−１が計数できる任意の値を選択することが
できるため、位相調節することのできる位相範囲は０°
〜３６０°までの任意の位相とすることができる。
【００２２】次に、位相調節用ＶＤ信号作成ブロック５
−３の構成の一例を図３に示す。この図に示す位相調節
用ＶＤ信号作成ブロック５−３は、カウンターブロック
５−１の出力する計数値のビット数ｎと同じｎ個設けら
れた排他的論理和回路（ＥＸ−ＯＲ）１０−１〜１０−
ｎと、このｎ個のＥＸ−ＯＲ１０−１〜１０−ｎの各出
力の論理和を取るＯＲ回路１１と、ＯＲ回路１１に接続
されたＤ型フリップフロップ１２から構成されている。
ｎ個のＥＸ−ＯＲ１０−１〜１０−ｎの一方の入力に
は、ｎビットの任意設定値Ｘのデータがそれぞれ入力さ
れ、他方の入力には、カウンターブロック５−１の計数
値であるｎビットのＶカウンター値ＤV が入力される。
−３の構成の一例を図３に示す。この図に示す位相調節
用ＶＤ信号作成ブロック５−３は、カウンターブロック
５−１の出力する計数値のビット数ｎと同じｎ個設けら
れた排他的論理和回路（ＥＸ−ＯＲ）１０−１〜１０−
ｎと、このｎ個のＥＸ−ＯＲ１０−１〜１０−ｎの各出
力の論理和を取るＯＲ回路１１と、ＯＲ回路１１に接続
されたＤ型フリップフロップ１２から構成されている。
ｎ個のＥＸ−ＯＲ１０−１〜１０−ｎの一方の入力に
は、ｎビットの任意設定値Ｘのデータがそれぞれ入力さ
れ、他方の入力には、カウンターブロック５−１の計数
値であるｎビットのＶカウンター値ＤV が入力される。
【００２３】ＥＸ−ＯＲ１０−１〜１０−ｎの各々は、
入力された２つの入力値が一致している時にＬレベルと
なり、不一致の時はＨレベルを出力するため、ＥＸ−Ｏ
Ｒ１０−１〜１０−ｎの出力の論理和を取るＯＲ回路１
１からは、任意設定値ＸとＶカウンター値ＤV が一致し
た時のみＬレベルが出力される。したがって、ＯＲ回路
１１の出力は図２（ｅ）に示すように、Ｖカウンター値
ＤV が任意設定値Ｘとなった時に１クロック幅だけＬレ
ベルとなる。この信号は、Ｄ型フリップフロップ１２に
供給されてハザードが除去され、位相調節用ＶＤ信号と
される。
入力された２つの入力値が一致している時にＬレベルと
なり、不一致の時はＨレベルを出力するため、ＥＸ−Ｏ
Ｒ１０−１〜１０−ｎの出力の論理和を取るＯＲ回路１
１からは、任意設定値ＸとＶカウンター値ＤV が一致し
た時のみＬレベルが出力される。したがって、ＯＲ回路
１１の出力は図２（ｅ）に示すように、Ｖカウンター値
ＤV が任意設定値Ｘとなった時に１クロック幅だけＬレ
ベルとなる。この信号は、Ｄ型フリップフロップ１２に
供給されてハザードが除去され、位相調節用ＶＤ信号と
される。
【００２４】次に、同期信号作成ブロック５−２の構成
の一例を図４に示す。この図に示す同期信号作成ブロッ
ク５−２は、Ｖカウンター値ＤV がＮとなったことを検
出するＮデコーダ２１と、Ｖカウンター値ＤV がＭとな
ったことを検出するＭデコーダ２２と、Ｎデコーダ２１
の出力でセットされ、Ｍデコーダ２２の出力でリセット
されるフリップフロップ２３から構成されている。Ｍデ
コーダ２２はＶカウンター値ＤV をデコードして、Ｖカ
ウンター値ＤV がＭとなった時にＨレベルを出力し、フ
リップフロップ２３をリセットして映像同期ＶＤ信号を
Ｌレベルとする。そして、Ｖカウンター値ＤV が進ん
で、Ｎデコーダ２１がＶカウンター値ＤV がＮとなった
ことをデコードすると、Ｎデコーダ２１がＨレベルを出
力し、フリップフロップ２３をセットして映像同期ＶＤ
信号をＨレベルとする。これにより、図２（ｄ）に示す
映像同期ＶＤ信号を得ることができる。
の一例を図４に示す。この図に示す同期信号作成ブロッ
ク５−２は、Ｖカウンター値ＤV がＮとなったことを検
出するＮデコーダ２１と、Ｖカウンター値ＤV がＭとな
ったことを検出するＭデコーダ２２と、Ｎデコーダ２１
の出力でセットされ、Ｍデコーダ２２の出力でリセット
されるフリップフロップ２３から構成されている。Ｍデ
コーダ２２はＶカウンター値ＤV をデコードして、Ｖカ
ウンター値ＤV がＭとなった時にＨレベルを出力し、フ
リップフロップ２３をリセットして映像同期ＶＤ信号を
Ｌレベルとする。そして、Ｖカウンター値ＤV が進ん
で、Ｎデコーダ２１がＶカウンター値ＤV がＮとなった
ことをデコードすると、Ｎデコーダ２１がＨレベルを出
力し、フリップフロップ２３をセットして映像同期ＶＤ
信号をＨレベルとする。これにより、図２（ｄ）に示す
映像同期ＶＤ信号を得ることができる。
【００２５】以上説明した位相調節することのできる各
種同期信号を出力する本発明の移相回路は、外部同期方
式のビデオカメラのラインロックや、ＶＳ（Video Syn
c）ロック、あるいはＶＢＳ（Video Burst Sync）ロッ
クなどに適用することができる。
種同期信号を出力する本発明の移相回路は、外部同期方
式のビデオカメラのラインロックや、ＶＳ（Video Syn
c）ロック、あるいはＶＢＳ（Video Burst Sync）ロッ
クなどに適用することができる。
【００２６】
【発明の効果】本発明は以上のように構成されているの
で、ディジタル化された遅延手段を、カウンターの計数
値が任意に設定された設定値になった時に方形波を出力
する手段により構成することができるため、ディジタル
化された遅延手段を小さな回路規模で実現することがで
きるようになる。また、本発明の移相回路は、位相調節
範囲を０°〜３６０°までの任意の位相とすることがで
きると共に、位相基準信号に対して出力される信号の位
相を進める／遅らすことを容易に行うことができる。さ
らに、位相調節を設定値を可変することにより容易に行
うことができると共に、その回路を単純とすることがで
きる。
で、ディジタル化された遅延手段を、カウンターの計数
値が任意に設定された設定値になった時に方形波を出力
する手段により構成することができるため、ディジタル
化された遅延手段を小さな回路規模で実現することがで
きるようになる。また、本発明の移相回路は、位相調節
範囲を０°〜３６０°までの任意の位相とすることがで
きると共に、位相基準信号に対して出力される信号の位
相を進める／遅らすことを容易に行うことができる。さ
らに、位相調節を設定値を可変することにより容易に行
うことができると共に、その回路を単純とすることがで
きる。
【図１】本発明の移相回路の実施の形態の構成の一例を
示す回路ブロック図である。
示す回路ブロック図である。
【図２】本発明の移相回路の動作タイミングを示す波形
図である。
図である。
【図３】本発明の移相回路における位相調節用ＶＤ信号
作成ブロックの詳細構成の一例を示す回路ブロック図で
ある。
作成ブロックの詳細構成の一例を示す回路ブロック図で
ある。
【図４】本発明の移相回路における同期信号作成ブロッ
クの詳細構成の一例を示す回路ブロック図である。
クの詳細構成の一例を示す回路ブロック図である。
【図５】従来の移相回路の構成の一例を示す回路ブロッ
ク図である。
ク図である。
【図６】従来の移相回路の動作タイミングを示す波形図
である。
である。
１ 方形波作成ブロック
２ 位相比較器
３ ＬＰＦ
４ ＶＣＯ
５ 同期信号発生器
５−１ カウンターブロック
５−２ 同期信号作成ブロック
５−３ 位相調節用ＶＤ信号作成ブロック
１０−１〜１０−ｎ ＥＸ−ＯＲ
１１ ＯＲ回路
１２，２３ フリップフロップ
２１，２２ デコーダ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03L 7/06 - 7/14
Claims (2)
- 【請求項１】 位相基準方形波と位相調節用方形波が
入力され、両方形波の位相差信号を出力する位相比較器
と、 該位相比較器から出力される上記位相差信号を誤差電圧
に変換する変換手段と、 該変換手段で変換された上記誤差電圧により制御される
電圧制御発振器と、 該電圧制御発振器から出力される発振信号をカウントす
るカウンターと、 任意の設定値を設定する設定手段と、 上記カウンターの計数値が上記設定値となった時に、上
記位相調節用方形波を出力する位相調節用方形波生成手
段と、 上記カウンターが予め定められている計数値となった時
に出力方形波を出力する出力方形波生成手段とを備え、 上記設定値を変更することにより、上記位相基準方形波
の位相に対する上記出力方形波の位相を調節することを
特徴とする移相回路。 - 【請求項２】 上記カウンターの計数値が、第１の固
定計数値から第１の固定計数値を進めた第２の固定計数
値の範囲内の時に、上記出力方形波生成手段が上記出力
方形波を出力することを特徴とする請求項１記載の移相
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32358295A JP3424415B2 (ja) | 1995-11-20 | 1995-11-20 | 移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32358295A JP3424415B2 (ja) | 1995-11-20 | 1995-11-20 | 移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148920A JPH09148920A (ja) | 1997-06-06 |
| JP3424415B2 true JP3424415B2 (ja) | 2003-07-07 |
Family
ID=18156324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32358295A Expired - Fee Related JP3424415B2 (ja) | 1995-11-20 | 1995-11-20 | 移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3424415B2 (ja) |
-
1995
- 1995-11-20 JP JP32358295A patent/JP3424415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148920A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5821872B2 (ja) | パルスハツセイカイロ | |
| US7188131B2 (en) | Random number generator | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| US4689577A (en) | Circuit for synchronizing an oscillator to a pulse train | |
| CA2229765C (en) | Synchronize processing circuit | |
| JP3424415B2 (ja) | 移相回路 | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JPH0763147B2 (ja) | Ｐｌｌ回路 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP3239945B2 (ja) | クロック切替調整方法及び回路 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JP3005495B2 (ja) | Ｐｌｌ回路 | |
| JPH05167439A (ja) | 位相同期ループ回路 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JP3315430B2 (ja) | パルス発生装置 | |
| KR20010008836A (ko) | 이동통신시스템의 위상비교기를 이용한 클럭 동기장치 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 | |
| JPH03228473A (ja) | 同期信号発生回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JPH0983350A (ja) | クロック発生装置 | |
| KR100677073B1 (ko) | 디지털 타이밍 복원장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |