JPH1070460A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 位相同期回路において入力クロック定常時の
ジッタ、ワンダを低減する。 【解決手段】 入力クロック定常時には、位相比較回路
２の出力ｃを選択回路６で選択し、ループフィルタを通
過した後電圧制御発振器８を制御する。同時に前記位相
比較回路２の出力ｃを量子化回路３で量子化し、ディジ
タル値ｄを位相情報保持回路４で保持する。入力クロッ
ク断時には、断直前と基準信号ｋに従った一定時間前の
ディジタル値を位相情報保持回路４から交互に出力し、
このディジタル値を再生回路５にて位相比較結果の波形
と同様に変換した出力ｆを選択回路６で選択し電圧制御
発振器８を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相比較結果を量
子化しディジタル処理をする位相同期回路に関し、特に
定常時のジッタ、ワンダを低減する回路に関する。

【０００２】

【従来の技術】従来、この種の位相同期回路は、ＰＬＬ
（位相同期ループ）を用いて構成され、特に入力クロッ
クの断等の変動に対し、安定した出力クロックを供給す
るために用いられる。

【０００３】たとえば特開平５−３７３６９号公報で
は、入力クロック断の間、入力クロック断を検出する前
の位相状態を保つ信号を作成する手段と、入力クロック
断の復旧を検出して入力クロックの分周器を初期設定す
る手段を用いて位相比較回路の基準信号入力を生成する
ことで、入力クロックの断から復旧時に電圧制御発振器
の出力クロック周波数が変動するのを低減する位相同期
回路が記載されている。

【０００４】また、位相比較結果を量子化して、量子化
した位相比較結果に対してディジタル的に処理を進める
ことで、入力クロック断を検出した場合に位相同期状態
を維持し、入力クロック断から復旧時に電圧制御発振器
の出力クロック周波数の変動を低減する回路構成が簡単
な位相同期回路も存在する。

【０００５】図４は位相比較結果を量子化することで入
力クロック断時の電圧制御発振器の出力クロック周波数
変動を低減する従来の位相同期回路の実施例を表すブロ
ック図である。

【０００６】第１の分周器１は後述する第２の分周器９
の出力分周クロックｊと同周波数となるように入力クロ
ックａを分周して、出力クロックｂを出力する。

【０００７】位相比較回路２は入力クロックａを分周し
たクロックｂと後述する電圧制御発振器８の出力クロッ
クｉを分周したクロックｊとの位相比較を行い位相比較
結果を出力する。

【０００８】量子化回路３は位相比較結果ｃを後述する
基準信号発生回路１０からの量子化クロックｐにてサン
プリングし、後述する基準信号発生回路１０からの基準
信号ｋの示すタイミングに従ってラッチしたディジタル
値ｄを出力する。

【０００９】位相情報保持回路４は量子化回路３から出
力されたディジタル値ｄを後述する基準信号発生回路１
０からの基準信号ｋの示すタイミングに従って保持する
と同時に、入力クロック定常時には最新のディジタル値
を出力する。また入力クロック断時には保持しておいた
断直前と、後述する基準信号発生回路１０からの基準信
号ｋによって示される一定時間前のディジタル値を交互
に出力する。更に、入力クロック復旧時には、復旧した
入力クロックａを第１の分周器１で分周した出力クロッ
クｂと電圧制御発振器８の出力クロックｉを第２の分周
器９で分周したクロックｊとを位相比較回路２で比較し
た位相比較結果ｃが入力クロックａの断時と入力クロッ
クａの復旧時で一致するように第２の分周器９へ分周タ
イミング調整用の信号ｒを出力する。

【００１０】Ｄ／Ａ変換回路１２は入力されるディジタ
ル値ｅを後述する電圧制御発振器８の制御電圧を示すア
ナログ信号ｏに変換する。ループフィルタ７はアナログ
信号ｏに含まれる不要な高調波成分の除去を行う。

【００１１】電圧制御発振器８はループフィルタ７から
のアナログ値ｈによって示される入力電圧に対応した周
波数のクロックｉを出力する。

【００１２】基準信号発生回路１０はサンプリング間隔
を示す量子化クロックｐとサンプリング結果のラッチ間
隔を示す基準信号ｋを出力する。クロック断検出回路１
１は入力クロックａを観測して、クロック断を検出し、
アラーム信号ｎを出力する。

【００１３】次に動作を説明する。まず入力クロックが
正常の場合、入力クロックａを第１の分周器１で分周し
たクロックｂと電圧制御発振器８の出力クロックｉを第
２の分周器９で分周したクロックｊとを位相比較回路２
で位相比較し、出力の位相比較結果ｃを量子化クロック
ｐでサンプリング後、基準信号ｋでラッチすることによ
り量子化したディジタル値ｄを得る。

【００１４】位相情報保持回路４は、基準信号ｋに従い
一定時間毎に前記ディジタル値を保持すると同時に最新
のディジタル値ｅを出力する。Ｄ／Ａ変換回路１２で
は、前記ディジタル値ｅをアナログ値ｏに変換し、ルー
プフィルタ７で高調波成分を除去後、電圧制御発振器８
の制御信号ｈとして入力することで出力クロックｉを得
る。

【００１５】以上より、入力クロックａの周波数が高く
なると電圧制御発振器８の出力クロック周波数を高く、
入力クロックａの周波数が低くなると電圧制御発振器８
の出力クロック周波数を低く制御することにより、クロ
ック周波数の変動に追従して安定な周波数のクロックを
得ることができる。

【００１６】次にクロック断検出回路１１で入力クロッ
ク断を検出した場合、断した入力クロックを用いた位相
比較信号ｃは入力クロックの情報を持たないので位相同
期回路が同期はずれになり、出力クロックの位相が大き
く変動してしまう。この変動を防ぐため、位相情報保持
回路４に保持してあった入力クロック断直前と基準信号
ｋに従い保持した一定時間前の位相情報を表すディジタ
ル値を交互に出力して入力クロック断前の状態を維持す
る。また、入力クロック断からの復旧時には、復旧した
入力クロックａを第１の分周器１で分周したクロックｂ
と電圧制御発振器８の出力クロックｉを第２の分周器９
で分周したクロックｊとの位相比較結果ｃを量子化した
ディジタル値ｄと、入力クロック断直前に保持しておい
た位相比較結果を量子化したディジタル値とを比較し
て、２つのディジタル値が等しくなるように位相情報保
持回路４からの信号ｒに従い第２の分周器９で分周する
タイミングを調整し、２つのディジタル値が等しくなっ
た時点で、復旧した入力クロックによる位相比較結果を
使用するように位相情報保持回路４で出力を切り換え
る。

【００１７】この処理により入力クロック断時及び復旧
時においても電圧制御発振器への制御電圧が急激に変化
するのを防ぐことができるので、出力クロックの急激な
位相変動を抑えることができる。

【００１８】

【発明が解決しようとする課題】以上説明した図４の位
相同期回路は、量子化回路３が必要であるため、位相比
較結果を量子化しているために量子化回路出力は常に量
子化誤差を含んでいる。

【００１９】従って、この量子化誤差のために入力クロ
ック定常時において電圧制御発振器の出力クロックにジ
ッタ、ワンダが発生する問題を有していた。

【００２０】本発明の目的は、上述した位相比較結果を
量子化する位相同期回路において、入力クロック定常時
に電圧制御発振器の出力クロックのジッタ、ワンダを低
減する構成を提供することにある。

【００２１】

【課題を解決するための手段】本発明の位相同期回路
は、入力クロック定常時には位相比較結果により電圧制
御発振器を直接制御する。より具体的には、位相比較回
路の出力と量子化処理を含む出力とを選択回路に入力
し、入力クロック定常時は位相比較回路出力を選択し
て、電圧制御発振器の制御を行う手段を有する。

【００２２】また、位相比較結果を量子化した結果のデ
ィジタル値から位相比較結果を再生して出力する。具体
的には、位相比較回路の出力信号を量子化回路において
量子化クロックによりサンプリングして、基準信号でラ
ッチして得られるディジタル値を再生回路において、量
子化クロックと基準信号ｋに従い量子化前の位相比較結
果に再生する手段を有する。

【００２３】入力クロック定常時は位相比較結果が量子
化されずに出力されるため、量子化誤差による位相変動
が抑えられ、ジッタ、ワンダを減少させることができ
る。

【００２４】さらに、位相比較結果を量子化した結果の
ディジタル値を再生して出力するため、位相比較結果と
同様な信号が得られる。従って、入力クロック断時に選
択回路で位相比較結果を切り換えれば、位相同期回路の
同期が維持できる。また、入力クロック定常時にはジッ
タ、ワンダなどの位相変動が抑制でき、かつ入力クロッ
ク断時には急激な位相変動を抑圧できる。

【００２５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２６】図１は本発明の実施の形態を示すブロック
図である。

【００２７】第１の分周器１は入力クロックａを分周し
分周クロックｂを出力する。前記第１の分周器１の分周
比は、出力分周クロックｂと後述する第２の分周器の出
力ｊとが同周波数になるように設定されている。

【００２８】位相比較回路２は前記第１の分周器１の出
力分周クロックｂと後述する電圧制御発振器８の出力ク
ロックｉを第２の分周器９で分周したクロックｊとの位
相比較を行い、位相比較結果ｃを出力する。

【００２９】量子化回路３は前記位相比較結果ｃを後述
する基準信号発生回路１０の出力量子化クロックｐに従
いサンプリングし、基準信号ｋの示すタイミングに従っ
てラッチしたディジタル値ｄを出力する。

【００３０】位相情報保持回路４は入力されるディジタ
ル値ｄを基準信号ｋに従って保持すると同時に入力クロ
ック定常時には最新のディジタル値を出力し、入力クロ
ック断時には保持してあった入力クロック断直前のディ
ジタル値と基準信号ｋに従い保持した一定時間前のディ
ジタル値とを交互に出力する。

【００３１】再生回路５は基準信号ｋに従ってディジタ
ル値ｅから位相比較回路２の出力ｃと同様の位相比較結
果ｆを再生する。

【００３２】選択回路６は後述するクロック断検出回路
１１からのアラームｎに応じ、後述する基準信号発生回
路１０からの基準信号ｋに同期して、入力クロック定常
時には位相比較回路２の出力ｃ、入力クロック断時には
再生回路５の出力ｆを選択し出力する。

【００３３】ループフィルタ７は選択回路６の出力ｇの
不要な高調波成分を除去する。電圧制御発振器８はルー
プフィルタ７の出力ｈが示す電圧により周波数を制御し
たクロックｉを出力する。

【００３４】第２の分周器９は電圧制御発振器８の出力
クロックｉを分周し、周波数を第１の分周器の出力ｂと
同じにする。

【００３５】基準信号発生回路１０は前記位相比較回路
２の出力位相比較結果ｃをサンプリングする量子化クロ
ックｐとサンプリング結果をラッチする間隔を示す基準
信号ｋとを出力する。

【００３６】また、入力クロック断からの復旧時に入力
クロックａの分周クロックｂの位相を入力クロック断直
前の分周クロックｂの位相と合わせるためのパルス信号
ｍを出力する。また、後述するクロック断検出回路１１
からのアラーム信号ｎを受けて、前記選択回路６を入力
クロックａの正常時と断時に応じて切り換える際の切り
換えタイミングを示す切り換え信号ｑを出力する。

【００３７】クロック断検出回路１１は入力クロック断
を検出しアラームｎを出力する。

【００３８】次に、図１の回路の動作について、図２の
タイムチャートを参照して詳細に説明する。

【００３９】第１の分周器１において図２（Ａ）に示す
入力クロックａは図２（Ｂ）に示すように、第２の分周
器９の出力クロックと同じ周波数の信号ｂへと分周され
る。

【００４０】また、電圧制御発振器８の出力ｉは第２の
分周器９において図２（Ｈ）に示すように、第１の分周
器１の出力クロックと同じ周波数の信号ｊへと分周され
る。

【００４１】位相比較回路２においては信号ｂの立ち上
がりでセット、信号ｊの立ち上がりでリセットするフリ
ップフロップにより位相比較を行い、その位相比較結果
を図２（Ｃ）に示す信号ｃとして出力する。信号ｃは選
択回路６と量子化回路３へ入力される。

【００４２】量子化回路３では基準信号発生回路１０か
らの量子化クロックｐにより位相比較結果である信号ｃ
の「Ｈｉ」の部分をカウントして、図２（Ｉ）に示す基
準信号ｋに従って一定時間分の位相比較結果をホールド
し、図２（Ｄ）に示すディジタル値へ変換する。

【００４３】位相情報保持回路４においては、量子化さ
れたディジタル値ｄを取り込み、基準信号ｋに従って一
定時間毎に２つのメモリに交互に蓄えると同時に基準信
号ｋに従って一定時間毎に入力クロックａの状態により
指定されたディジタル値を図２（Ｅ）に示すように出力
する。

【００４４】再生回路５においては、基準信号発生回路
１０からの基準信号ｋが示すタイミング毎に、基準信号
発生回路１０からのサンプリング間隔を示す量子化クロ
ックｐにより、入力するディジタル値を位相比較回路２
の位相比較結果と同様の信号に変換して図２（Ｆ）に示
す信号ｆを出力し、選択回路６に入力する。

【００４５】まず、入力クロック定常時の動作を説明す
る。入力クロック定常時においては、選択回路６で信号
ｃが選択され、図２（Ｇ）に示す信号ｇが出力される。
よって、位相比較結果が直接ループフィルタ７に入力さ
れることになる。

【００４６】ループフィルタ７は、信号ｇに含まれる高
調波成分を除去し、かつ波形を積分して、ある電圧を示
す信号ｈとして電圧制御発振器８に入力する。

【００４７】電圧制御発振器８は信号ｈが示す電圧が高
くなると出力クロックｉの周波数を高くし、電圧が低く
なると出力クロックｉの周波数を低くするように制御さ
れる。この結果、入力クロックａの周波数変動に電圧制
御発振器８の出力クロックｉの周波数が追従することに
なり、ジッタやワンダを抑制することができる。

【００４８】次に入力クロック断時の動作について説明
する。入力クロック断になった場合、クロック断検出回
路１１で検出を行い、アラームとして信号ｎが図２
（Ｋ）に示すように「Ｈｉ」を送出する。

【００４９】このアラームを位相情報保持回路４と選択
回路６と基準信号発生回路１０が受信すると、基準信号
ｋに同期して位相情報保持回路４は図２（Ｅ）に示すよ
うに最新のディジタル値の代わりに保持してあった入力
クロック断直前と基準信号ｋが示す一定時間前のディジ
タル値とを交互に出力する。

【００５０】基準信号発生回路１０は図２（Ｌ）に示す
ように基準信号ｋに同期して切り換え信号ｑを出力す
る。また、選択回路６は前記切り換え信号ｑに従って位
相比較回路の出力信号ｃの代わりに再生回路５の出力ｆ
を選択して図２（Ｇ）に示す信号ｇを出力する。また、
入力クロック断から復旧した場合、クロック断検出回路
１１で検出を行い、信号ｎとして「Ｌｏ」が送出され
る。

【００５１】この信号ｎを位相情報保持回路４と選択回
路６と基準信号発生回路１０が受信すると、基準信号ｋ
に同期して基準信号発生回路１０は図２（Ｊ）に示すよ
うにリセットパルスｍを送出する。

【００５２】第１の分周器１は基準信号ｋに同期したリ
セットパルスｍによってリセットされ、入力クロックａ
を分周したクロックｂを出力する。このため分周クロッ
クｂは基準信号に同期している。

【００５３】位相情報保持回路４は図２（Ｅ）に示すよ
うに、基準信号ｋに同期して最新の位相比較情報を得る
までの１基準時間だけ保持していたクロックを送出し、
その後最新の位相比較情報を送出する。

【００５４】選択回路６は切り換え信号ｑに従って位相
比較回路２からの最新の位相比較結果ｃを出力するよう
に選択を切り換え、信号ｇを送出する。このため、クロ
ック断の前後において、位相同期回路の同期はずれが起
こらず、ジッタやワンダなどの位相変動も小さく抑える
ことができる。

【００５５】さらに、従来と比べて本実施例が入力クロ
ック定常時のジッタ、ワンダを抑制できることについて
図３を参照して説明する。

【００５６】図３（Ａ），（Ｃ），（Ｅ）は位相比較回
路２における位相比較結果出力ｃである。また、図３
（Ｂ），（Ｄ），（Ｆ）は位相比較回路２の出力を量子
化回路３で図３（Ｇ）に示す量子化クロックｐでサンプ
リングし、基準クロックｋに従ってラッチしたディジタ
ル値ｄを、位相情報保持回路４で処理した後、量子化ク
ロックｐを用いて基準クロックｋに従い再生回路５で再
生した位相比較結果ｆである。

【００５７】しかし、信号ｆは位相比較結果ｃを量子化
クロックｐによって量子化しているため、量子化クロッ
クｐの１周期以下の微少な位相変動を表現することがで
きない。従って、位相同期回路の出力クロックには、微
少な位相変動がジッタやワンダとなって現れることとな
る。

【００５８】つまり、図３（Ａ），（Ｂ）の状態から量
子化クロックｐの１周期以下の微少な位相変動が生じた
場合、信号ｃは位相比較回路２からの直接の位相比較結
果なので、図３（Ｃ）に示すように微少な位相変動を検
出している。この位相比較結果により電圧制御発振器８
を微量に制御するために、電圧制御発振器８は出力クロ
ックｉを位相のずれを減少させる方向に周波数調整す
る。

【００５９】よって、出力クロックｉのジッタ、ワンダ
は減少する。一方、信号ｆは位相比較結果を量子化クロ
ックｐで量子化しているために、図３（Ｄ）に示すよう
に微少な位相変動を検出できない。このため、この位相
比較結果では電圧制御発振器８の制御電圧が変化せず、
位相のずれを回復できない。信号ｆの場合、図３（Ｆ）
に示すように位相変動が量子化クロックｐの１周期分に
達した時点で信号ｆが位相のずれを検出するので、電圧
制御発振器８を制御して位相のずれを減少させる方向に
周波数調整することができる。

【００６０】以上のように、位相比較結果を量子化した
信号ｆにより電圧制御発振器８を制御する場合には、量
子化クロックの周期に依存した量のジッタ、ワンダが発
生する。

【００６１】本実施の形態においては、入力クロック断
している場合には、選択回路６において信号ｆが選択さ
れるが、入力クロック定常時には選択回路６において信
号ｃが選択されるため、従来例に比べて入力クロック定
常時のジッタ、ワンダを減少させることができる。

【００６２】

【発明の効果】本発明の位相同期回路は、入力クロック
定常時には量子化誤差を含まない位相比較回路の出力位
相比較結果を選択し、入力クロック断時には位相比較回
路の出力を量子化し、再生する処理を含む位相比較結果
を選択するように切り換える手段を有するため、入力ク
ロック定常時のジッタ、ワンダが低減できる効果を有す
る。

【００６３】また、本発明の位相同期回路は、位相比較
回路の出力位相比較結果を量子化し、基準信号に従って
一定時間毎に保持しておき、入力クロックが断した場
合、保持しておいた位相比較結果から入力クロック断直
前と基準信号に従った一定時間前の位相比較結果を交互
に出力する手段を有するため、入力クロック断から復旧
時に位相同期を維持できる効果も有する。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す位相同期回路のブロ
ック図である。

【図２】図１の動作を説明するタイムチャートである。

【図３】図１の量子化誤差抑制効果を説明するタイムチ
ャートである。

【図４】従来の位相比較結果を量子化する位相同期回路
のブロック図である。

【符号の説明】

１ 第１の分周器 ２ 位相比較回路 ３ 量子化回路 ４ 位相情報保持回路 ５ 再生回路 ６ 選択回路 ７ ループフィルタ ８ 電圧制御発振器 ９ 第２の分周器 １０ 基準信号発生回路 １１ クロック断検出回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ＰＬＬ（位相同期ループ）を用い入力ク
   ロックの変動に対し安定な出力クロックを得る位相同期
   回路において、 入力クロックの定常時には位相比較回路の出力信号で電
   圧制御発振器を制御し、入力クロック断時には位相比較
   回路の出力を量子化してディジタル値として保持してい
   た信号を元の位相比較回路の出力信号に再生した出力信
   号に切り換えて電圧制御発振器を制御することを特徴と
   する位相同期回路。
2. 【請求項２】 ＰＬＬを用い入力クロックの変動に対し
   安定な出力クロックを得る位相同期回路において、 入力クロックを分周して第１の分周クロックを得る第１
   の分周器と、 前記第１の分周クロックと第２の分周クロックとの位相
   比較を行う位相比較器と、 前記位相比較器の出力をサンプリングして基準信号に従
   ってラッチしたディジタル値を出力する量子化回路と、 前記ディジタル値を前記基準信号に従って保持し、前記
   入力クロックが定常時には最新のディジタル値を出力
   し、前記入力クロック断時には保持した一定時間前のデ
   ィジタル値とを交互に出力する位相情報保持回路と、 前記位相情報保持回路より出力するディジタル値から前
   記基準信号に従って前記位相比較器と同一の出力形式に
   変換する再生回路と、 前記入力クロックが定常時には前記位相比較器の出力、
   前記入力クロックが断時には前記再生回路の出力をアラ
   ーム信号を受けて選択する選択回路と、 前記選択回路の出力の不要な高調波成分を除去するルー
   プフィルタと、 前記ループフィルタの出力にて出力クロックの周波数が
   制御される電圧制御発振器と、 前記出力クロックを分周し前記第２の分周クロックを出
   力する第２の分周器からなることを特徴とする位相同期
   回路。
3. 【請求項３】 前記第１の分周器と前記第２の分周器
   は、それぞれの分周クロックの周波数が同一となるよう
   分周比を選択することを特徴とする請求項２記載の位相
   同期回路。
4. 【請求項４】 前記基準信号は、前記位相比較器の出力
   をサンプリングする量子化クロックとサンプリング結果
   をラッチする間隔を示し、基準信号発生回路より出力さ
   れることを特徴とする請求項２記載の位相同期回路。
5. 【請求項５】 前記基準信号発生回路は、前記入力クロ
   ックの断からの復旧時に前記第１の分周クロックの位相
   を前記入力クロック断直前の位相と合わせるためのパル
   ス信号を出力することを特徴とする請求項４記載の位相
   同期回路。
6. 【請求項６】 前記基準信号発生回路は、前記入力クロ
   ックの断時の前記アラーム信号を受けて、前記選択回路
   に対して切り換えタイミングを示す切り換え信号を送出
   することを特徴とする請求項４記載の信号同期回路。
7. 【請求項７】 前記アラーム信号は、前記入力クロック
   信号を受けて、前記入力クロック信号が断の場合にクロ
   ック断検出回路より送出されることを特徴とする請求項
   １，６記載の信号同期回路。