CN101414820B - 一种数字频率合成及同步电路 - Google Patents

Abstract

本发明公开了一种数字频率合成及同步电路，包括本地晶振，与本地晶振连接的多模分频装置和与多模分频装置连接的监相器，其中：本地晶振，用于产生晶振信号并输出到多模分频装置；监相器，用于接收参考时钟信号或对其分频后的信号，以及多模分频装置的输出信号或对其分频后信号，比较两个输入信号的相位得到当前的相位状态，向多模分频装置输出相应控制信号；多模分频装置接收本地晶振信号，根据从监相器输出的控制信号选择使用相应的分频数，对本地晶振信号分频后输出的时钟信号，该时钟信号直接输出或经固定分频器输出到监相器。本发明可以根据实际情况选用器件，能够在节省成本的同时，又达到了应用的目的。

Description

一种数字频率合成及同步电路 

技术领域

本发明涉及数字通信、仪器仪表等数字电路应用中的数字信号同步及频率合成的方法，具体的说是涉及一种数字频率合成及同步电路。 

背景技术

在电路设计中，目前常用的频率合成技术是： 

1)锁相环技术：由压控振荡器、分频器、参考时钟、监相器、环路滤波器等电路组成，如图1所示。 

锁相环技术的特点：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。主要由监相器组成的电路，将电压控制振荡器的频率与输入载波信号或参考频率发生器的信号相比较。在通过了环路滤波器后，检相器的输出被反馈给电压控制振荡器来保持其与输入频率或参考频率完全同相。 

2)数字直接合成技术：即DDS，由高频时钟、高速累加器、波形表、输出驱动等电路组成，如图2所示，DDS具有相对带宽很宽、频率捷变速率快、频率分辨率高、输出相位连续、可输出宽带的正交信号、可编程、全数字化和便于集成等优越性能。 

上述技术都有专门集成电路，原理及参考电路在公开的电路参考书上都有介绍，可以根据实际需求选用。但在一些应用中选择这些器件并不是最佳选择，有时频率的指标要求并不是那么高，或成本因素、电路板面积等，选择上述电路并不合适。 

发明内容

本发明的目的是，针对现有技术应用在频率的指标要求并不高，成本低廉，电路板面积有限的电路中不适合的缺点，提供一种数字频率合成及同步电路。

为实现上述目的，本发明的技术方案一种数字频率合成及同步电路，包括本地晶振，与所述本地晶振连接的多模分频装置和与所述多模分频装置连接的监相器，其中： 

本地晶振，用于产生晶振信号并输出到所述多模分频装置； 

监相器，用于接收参考时钟信号或对其分频后的信号，以及所述多模分频装置的输出信号或对其分频后信号，比较两个输入信号的相位得到当前的相位状态，向所述多模分频装置输出相应控制信号； 

多模分频装置接收所述本地晶振信号，根据从所述监相器输出的控制信号选择使用相应的分频数，对本地晶振信号分频后输出的时钟信号，该时钟信号直接输出或经固定分频器输出到所述监相器； 

其中，本地晶振输出的本地晶振信号的一个周期等于或小于允许的相位抖动的最大值。 

所述多模分频装置对所述本地晶振信号分频后输出的时钟信号，该时钟信号直接作为或再经一固定分频器分频后作为系统的工作时钟信号。 

多模分频装置为双模分频装置，所述双模分频装置需要输出的计时时钟信号频率fo介于fl/N和fl/(N+1)之间，N为正整数，fl为所述本地晶振的标称频率，N和N+1是所述双模分频装置的两个分频数； 

监相器监测两路输入信号的相位，给出相位超前或相位落后状态，并输出相应的控制信号； 

双模分频装置收到对应于相位超前的控制信号后，以N+1为选择使用的分频数，在收到对应于相位滞后的控制信号后，以N为选择使用的分频数。 

监相器用两根线来输出两个控制信号，在相位超前或相位落后时将相应的控制信号置为有效；所述双模分频装置设置两个控制端，在其中一个控制端输入的控制信号有效时选择使用相应的分频数； 

或者，监相器用一根线来输出一个控制信号，该控制信号的值分别对应于不同的状态；所述双模分频装置设置一个控制端，根据该控制端的输入信号值来选择使用相应的分频数。 

多模分频装置为三模分频装置，所述三模分频装置需要输出的计时时钟信号频率fo等于fl/N，其中N为正整数，fl为所述本地晶振的标称频率，N-1、N和N+1是所述三模分频装置的三个分频数； 

监相器监测两路输入信号的相位，给出相位超前、相位相等、相位落后状态，并输出相应的控制信号； 

三模分频装置收到对应于相位超前的控制信号后，以N+1为选择使用的分频数，在收到对应于相位相等的控制信号后，以N为选择使用的分频数，在收到对应于相位滞后的控制信号后，以N-1为选择使用的分频数。 

监相器用三根线来输出三个控制信号，即在相位超前、相位相等或相位落后时令相应的控制信号有效；所述三模分频装置设置单独的三个控制端，在其中一个控制端输入的控制信号有效时选择使用相应的分频数； 

或者，监相器用两根线来输出2bit的控制信号，该控制信号的值分别对应于不同的状态；所述三模分频装置设置两个控制端，根据两个控制端的输入信号值来选择使用相应的分频数。 

监相器判断两个输入信号的相位差别在本地晶振时钟一个周期的范围之内时，认为两者的相位相等。 

多模分频装置由一多模分频器组成，或者由一多模分频器和与其相连的固定分频器组成。 

本发明的有益效果：本发明在实际电路应用中采用适当的逻辑电路和普通晶振(非压控晶振)实现一种简易频率合成和同步。与现有的频率合成的方法相比： 

(1)和锁相环技术相比，省去压控振荡器、环路滤波电路，电路简单可靠，可以用于对输出信号抖动要求不高、需要方波输出的应用场合。 

(2)与数字直接合成技术相比，数字直接合成输出的信号和参考频率同步比较麻烦，本发明的原理和锁相环技术很相似，很方便和参考信号同步。 

这样对于频率指标要求并不高，需要考虑成本、电路板面积等因素的情况，可以根据实际情况选用器件，能够在节省成本的同时，又达到了目的。 

附图说明

图1现有技术中的锁相环技术示意图； 

图2现有技术中的数字直接合成频率技术示意图； 

图3本发明数字频率同步及合成方法示意图； 

图4用双模分频装置产生同步时钟信号的方法示意图； 

图5用三模分频装置产生同步时钟信号的方法示意图。 

具体实施方式

下面结合附图对本发明的技术方案做进一步说明。 

请参照图3，本实施例的数字频率合成及同步电路主要包括本地晶振、多模分频装置(可以由一个多模分频器组成，或由一个多模分频器和与其相连的一固定分频器组成)和监相器，其中： 

本地晶振，用于产生晶振信号并输出多模分频装置。 

监相器，用于接收参考时钟信号fr或经固定分频器对其分频后的信号，以及多模分频装置的输出信号或经固定分频器对其分频后的信号，比较两个输入信号的相位得到当前的相位状态如超前、相等或滞后，向多模分频装置输出相应控制信号。 

多模分频装置接收本地晶振信号，根据从监相器输出的控制信号选择使用相应的分频数，输出分频后的时钟信号，该信号一路直接输出或经一固定分频器输出到监相器，另一路输出直接或再经一固定分频器后作为工作时钟信号fo如数据接收时钟信号。 

输出的时钟信号为数字方波，信号的相位有一定的抖动，相位抖动的最大值为本地晶振信号的一个周期。即需根据相位抖动的要求选择适当频率的本地晶振，频率越高，输出信号的相位抖动越小。 

多模分频装置根据实际情况可选用双模、三模或其他模数的分频器，一般情况下选择双模和三模。 

如果本地晶振的标称频率不是多模分频装置需要输出的时钟信号频率的整数倍，假设本地晶振的标称频率为fl，需要输出的时钟信号的频率fo介于fl/N和fl/(N+1)之间，N为正整数，这时应该选用双模分频装置，分频器的两个模数为N、N+1。 

此时，监相器监测两路输入信号的相位，给出相位超前和相位落后两种状态，并用两根线来输出两个控制信号，即在相位超前或相位落后时将相应的控制信号置为有效；或者，也可以用一根线来输出一个控制信号，该控制信号的值分别对应于不同的状态。 

相应地，双模分频装置可设置两个控制端，在其中一个控制端输入的控制信号有效时选择使用相应的分频数；或者，也可以设置一个控制端，根据该控制端的输入信号值来选择使用相应的分频数。 

如果本地晶振的标称频率等于多模分频装置需要输出的时钟信号频率的整数倍，假设本地晶振的标称频率为fl，需要输出的时钟信号的频率fo等于fl/N，N为正整数，这时应该选用3模分频装置，分频器的三个模数为N-1、N、N+1。图3中示出的就是一种三模的分频器，其中的固定分频器1、固定分频器2和固定分频器3可以根据实际需要选用或不用。 

此时，监相器监测两路输入信号的相位，给出三种状态：相位超前、相位相等(指两个信号的相位差别在本地晶振时钟周期范围之内)和相位落后，可以用三根线来输出三个控制信号，即在相位超前、相位相等或相位落后时令相应的控制信号有效；或者，也可以用两根线来输出2bit的控制信号，该控制信号的值分别对应于不同的状态。 

相应地，三模分频装置可设置单独的三个控制端，在其中一个控制端输入的控制信号有效时选择使用相应的分频数；或者，也可以设置两个控制端，根据两个控制端的输入信号值来选择使用相应的分频数。 

下面结合两个具体实例对本发明作详细说明。 

实例1，双模分频装置的应用。 

系统中一块单板上需要一个8MHz的时钟信号，要和输入参考时钟8MHz同步用于接受8MHz速率的数据信号，单板上电后该时钟就不能中断，不管外部的参考时钟信号是否丢失。如果采用以前的方法就是还需要一块锁 相环电路，现在单板上有一个66MHz的时钟信号，我们分析一下单板对8MHz时钟信号的抖动要求：8MHz速率的数据宽度是125ns，66MHz的时钟周期是15ns，15ns相位抖动8MHz接收数据的时钟不会影响数据接收，所以采用了本发明的电路，利用板上很少的一点逻辑就实现了和8MHz同步的8MHz数据接收时钟，如果外部参考8MHz时钟丢失的情况下，该电路照样平滑输出时钟信号维持电路正常到外部参考时钟恢复。 

该数字频率合成及同步电路的结构如图4所示，包括本地晶振、双模分频装置和监相器，所述本地晶振给双模分频装置传送66MHz的时钟信号，图中的双模分频装置是一个“除8/除9”可控制的分频器，有两个控制端，接收来自监相器的两种相位状态来控制双模分频器的两种分频数，监相器监测两路输入信号：参考时钟8MHz和时钟信号66MHz的相位，判断两个时钟信号相位的超前和滞后，输出两种状态对应的控制信号，在电路实现时可用两个控制信号的高低电平来表示当前的相位状态，如相位超前时置“1/9”端的控制信号有效，在相位滞后时置“1/8”端的控制信号有效。当然也可以用一个控制信号的“0”或“1”值来分别表示两种状态。这样，双模分频器根据监相器输出的控制信号选择使用相应的分频数，输出与参考时钟信号同步的信号并反馈给监相器。 

实例2，三模分频装置的应用。 

系统中一块单板上需要一个1KHz的时钟信号，用于系统计时，系统要求计时分辨率是1ms，正常情况下要使用系统提供的高稳定度的8KHz时钟信号作为参考，如果系统提供的高稳定度的8KHz时钟信号丢失，单板计时功能不能中断。如果采用以前的方法就是还需要一块锁相环电路(VCXO)，现在单板上有一个2.048MHz的晶振信号，我们分析一下单板对8KHz时钟信号的抖动要求：系统要求计时分辨率是1ms，2.048MHz的时钟周期约0.5us，能够满足系统要求，所以我们采用了本发明的电路，利用板上很少的一点逻辑就实现了和系统提供的8KHz参考时钟信号同步的8KHz的计时时钟信号，如果外部参考8KHz时钟丢失的情况下，该电路照样平滑输出较稳定的8KHz时钟信号，维持计时电路正常工作到系统提供的高稳定度的8KHz时钟信号恢复。 

原理如图5所示，图中电路包括晶振、三模分频装置、监相器和除8分频器，其中的三模分频装置为“除255/除256/除257”三模分频装置，是由一个“除7/除8/除9”可控制的三模分频器和与其相连的一个除32分频器构成的。所述本地晶振给“除7/除8/除9”三模分频器传送2.048MHz的时钟信号，该“除7/除8/除9”三模分频器有三个控制端，接收来自监相器的与三种相位状态对应的控制信号来选择使用相应的分频数，图中的监相器首先要判断两个时钟信号的相差是否在一个设定的范围(这里的设置是一个2.048MHz的时钟周期的范围)，如果在设定的范围，就认为这两个时钟相位相等，输出相应控制信号使三模分频器选择使用1/8端。如果两个时钟的相差在设定的范围之外，就判断两个时钟信号的相位的超前或滞后，输出对应于两种状态的控制信号来控制三模分频器选择使用1/9端(超前时)或1/7端(滞后时)。 

如果系统提供的高稳定度的8KHz时钟信号丢失，监相器要能根据该输入端的电平的恒高或恒低状态判断出该时钟已丢失，输出一个和相位相等状态相同的控制信号到“除7/除8/除9”三模分频器的1/8端，“除7/除8/除9”三模分频器根据该控制信号选择使用8分频，输出再经除32分频器和除8分频器后得到系统需要的时钟信号。 

综上所述，在以前使用锁相环的电路的一些应用中，分析系统的要求，采用本发明的电路实现一种简易频率同步合成方法，能够满足系统的需求。 

Claims (8)

1.一种数字频率合成及同步电路，其特征在于，包括本地晶振，与所述本地晶振连接的多模分频装置和与所述多模分频装置连接的监相器，其中：

所述本地晶振，用于产生晶振信号并输出到所述多模分频装置；

所述监相器，用于接收参考时钟信号或对其分频后的信号，以及所述多模分频装置的输出信号或对其分频后信号，比较两个输入信号的相位得到当前的相位状态，向所述多模分频装置输出相应控制信号；

所述多模分频装置接收所述本地晶振信号，根据从所述监相器输出的控制信号选择使用相应的分频数，对所述本地晶振信号分频后输出的时钟信号，该时钟信号直接输出或经固定分频器输出到所述监相器；

其中，所述本地晶振输出的本地晶振信号的一个周期等于或小于允许的相位抖动的最大值。

2.如权利要求1的数字频率合成及同步电路，其特征在于：

所述多模分频装置对所述本地晶振信号分频后输出的时钟信号，该时钟信号直接作为或再经一固定分频器分频后作为系统的工作时钟信号。

3.如权利要求1的数字频率合成及同步电路，其特征在于：

所述多模分频装置为双模分频装置，所述双模分频装置需要输出的计时时钟信号频率fo介于fl/N和fl/(N+1)之间，N为正整数，fl为所述本地晶振的标称频率，N和N+1是所述双模分频装置的两个分频数；

所述监相器监测两路输入信号的相位，给出相位超前或相位落后状态，并输出相应的控制信号；

所述双模分频装置收到对应于相位超前的控制信号后，以N+1为选择使用的分频数，在收到对应于相位滞后的控制信号后，以N为选择使用的分频数。

4.如权利要求3的数字频率合成及同步电路，其特征在于：

所述监相器用两根线来输出两个控制信号，在相位超前或相位落后时将相应的控制信号置为有效；所述双模分频装置设置两个控制端，在其中一个控制端输入的控制信号有效时选择使用相应的分频数；或者

所述监相器用一根线来输出一个控制信号，该控制信号的值分别对应于不同的状态；所述双模分频装置设置一个控制端，根据该控制端的输入信号值来选择使用相应的分频数。

5.如权利要求1的数字频率合成及同步电路，其特征在于：

所述多模分频装置为三模分频装置，所述三模分频装置需要输出的计时时钟信号频率fo等于fl/N，其中N为正整数，fl为所述本地晶振的标称频率，N-1、N和N+1是所述三模分频装置的三个分频数；

所述监相器监测两路输入信号的相位，给出相位超前、相位相等、相位落后状态，并输出相应的控制信号；

所述三模分频装置收到对应于相位超前的控制信号后，以N+1为选择使用的分频数，在收到对应于相位相等的控制信号后，以N为选择使用的分频数，在收到对应于相位滞后的控制信号后，以N-1为选择使用的分频数。

6.如权利要求5的数字频率合成及同步电路，其特征在于：

所述监相器用三根线来输出三个控制信号，即在相位超前、相位相等或相位落后时令相应的控制信号有效；所述三模分频装置设置单独的三个控制端，在其中一个控制端输入的控制信号有效时选择使用相应的分频数；或者

所述监相器用两根线来输出2bit的控制信号，该控制信号的值分别对应于不同的状态；所述三模分频装置设置两个控制端，根据两个控制端的输入信号值来选择使用相应的分频数。

7.如权利要求5的数字频率合成及同步电路，其特征在于：

所述监相器判断两个输入信号的相位差别在本地晶振时钟一个周期的范围之内时，认为两者的相位相等。

8.如权利要求1至7中任一权利要求所述的数字频率合成及同步电路，其特征在于：

所述多模分频装置由一多模分频器组成，或者由一多模分频器和与其相连的固定分频器组成。

Images