CN104348471A - 时钟数据恢复方法和电路 - Google Patents
时钟数据恢复方法和电路 Download PDFInfo
- Publication number
- CN104348471A CN104348471A CN201410210284.7A CN201410210284A CN104348471A CN 104348471 A CN104348471 A CN 104348471A CN 201410210284 A CN201410210284 A CN 201410210284A CN 104348471 A CN104348471 A CN 104348471A
- Authority
- CN
- China
- Prior art keywords
- frequency
- clock signal
- signal
- internal clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Abstract
提供了时钟数据恢复方法和电路,时钟数据恢复电路包括:相位频率检测器,配置为检测参考时钟信号的频率和相位;频率检测器,配置为基于检测到的频率检测数据信号的频率;以及相位检测器,配置为基于检测到的数据信号的频率,检测数据信号的相位。因此,包括时钟数据恢复电路的定时控制器能够在系统加电/断电时高速地建立数据通信,以降低功耗。此外,定时控制器无需包括附加的外部时钟产生设备,能够使用定时控制器中产生的非精确时钟信号实现频率同步。
Description
技术领域
本公开涉及时钟数据恢复,具体涉及时钟数据恢复方法和电路。
背景技术
高速串行接口通常包括经由一个通道高速传送数据。通常,在高速串行接口中,仅使用数据通道,不分配传送时钟信号的通道。使用这种方法,可以减少传输通道的数量。这种情况下,时钟数据恢复电路可以执行相位同步以便在由接收器执行频率同步之后开始数据传输。时钟数据恢复电路可以用于产生与数据相位同步的采样时钟信号。
为了减少使用高速串行接口的定时控制器(timing controller)芯片(即,TCON芯片)的功耗,可以在不传送例如静止图像等视频数据的时间段期间停止向通信电路提供电力。当使用这种方法时,可能要求定时控制器在加电之后立即开始数据传输。
发明内容
所公开的实施例涉及时钟数据恢复,具体涉及时钟数据恢复方法、时钟数据恢复电路、包括时钟数据恢复电路的定时控制器和驱动定时控制器的方法,其中时钟数据恢复方法和电路能够接收数据信号而无需链路训练图案(link training pattern)。
示例实施例提供了一种时钟数据恢复电路,能够接收视频数据而无需链路训练图案并能够使用内部非精确(non-precision)时钟信号。
示例实施例还提供了一种包括时钟数据恢复电路的定时控制器。
示例实施例还提供了一种驱动定时控制器的方法。
本发明构思的技术目标不限于以上公开;基于以下描述,其它目标对本领域技术人员而言可以是明显的。
根据本发明构思的一个方面,时钟数据恢复电路包括:相位频率检测器,配置为检测参考时钟信号的频率和相位;频率检测器,配置为基于检测到的频率,检测数据信号的频率;以及相位检测器,配置为基于检测到的数据信号的频率,检测数据信号的相位。
一个实施例中,相位频率检测器可以将参考时钟信号与内部时钟信号进行比较,并基于比较结果,控制内部时钟信号的频率和相位与参考时钟信号的频率和相位基本相同。
一个实施例中,时钟数据恢复电路还可以包括复用器,配置为输出相位频率检测器的输出、频率检测器的输出和相位检测器的输出之一。
一个实施例中,当比较结果揭示参考时钟信号和内部时钟信号的频率之间的差别在预定范围内时,频率检测器可以控制内部时钟信号的频率与数据信号的频率基本相同。
一个实施例中,时钟数据恢复电路还可以包括锁定检测器,配置为基于比较结果,确定参考时钟信号和内部时钟信号的频率之间的差别是否在预定范围内;当参考时钟信号和内部时钟信号的频率之间的差别在预定范围内时,锁定检测器可以控制复用器输出频率检测器的输出。
一个实施例中,时钟数据恢复电路还可以包括计时器,配置为控制复用器在预定时间段之后输出相位检测器的输出。
一个实施例,时钟数据恢复电路还可以包括振荡器,配置为向相位频率检测器、频率检测器和相位检测器发送内部时钟信号;在相位频率检测器、频率检测器和相位检测器的控制下,所述振荡器可以调整内部时钟信号的频率或相位。
一个实施例中,时钟数据恢复电路还包括环形滤波器,连接在复用器和振荡器之间,配置为基于参考时钟信号或数据信号的频率,调整振荡器的响应速率。
一个实施例中,时钟数据恢复电路还可以包括分频器(divider),连接在振荡器和相位频率检测器之间,配置为对振荡器的输出进行分频。
一个实施例中,参考时钟信号可以有10%的误差范围。
一个实施例中,相位频率检测器能够检测所有可用频率域中的频率。
一个实施例中,频率检测器能够检测误差范围为10%或更少的频率域中的频率。
根据本发明构思的另一方面,一种定时控制器包括:接收接口电路,包括时钟数据恢复电路;逻辑电路,配置为对从所述接收接口电路接收的视频数据信号进行图像处理;以及发送接口电路,配置为向显示驱动集成电路(DDI)发送经图像处理的信号。时钟数据恢复电路包括:相位频率检测器,配置为检测参考时钟信号的频率和相位;频率检测器,配置为基于检测到的频率,检测数据信号的频率;以及相位检测器,配置为基于检测到的数据信号的频率,检测数据信号的相位。
一个实施例中,相位频率检测器可以将参考时钟信号与内部时钟信号进行比较,并基于比较结果,控制内部时钟信号的频率和相位与参考时钟信号的频率和相位基本相同;当比较结果揭示参考时钟信号和内部时钟信号的频率之间的差别在预定范围内时,频率检测器可以控制内部时钟信号的频率与数据的频率基本相同。
一个实施例中,接收接口电路可以基于检测到的数据信号的频率和相位,接收数据信号。
一个实施例中,时钟数据恢复电路不需要链路训练图案来接收数据信号。
一个实施例中,定时控制器还可以包括振荡电路,配置为产生参考时钟信号。
根据本发明构思的另一方面,一种驱动定时控制器的方法包括:检测参考时钟信号的频率和相位;基于检测到的频率,检测数据信号的频率;以及基于检测到的数据信号的频率,检测数据信号的相位。
一个实施例中,检测参考时钟信号的频率和相位可以包括:将参考时钟信号与内部时钟信号进行比较,并控制内部时钟信号的频率和相位在参考时钟信号的频率和相位的预定范围内。
一个实施例中,检测参考时钟信号的频率和相位还可以包括:基于比较结果,确定参考时钟信号的频率和相位是否在预定范围内。
一个实施例中,检测参考时钟信号的频率和相位还可以包括:检测所用可用频率域内的参考时钟信号的频率。
一个实施例中,检测数据信号的频率可以包括:将数据信号的频率与内部时钟信号的频率进行比较,当参考时钟信号和内部时钟信号的频率之间的差别在预定范围内时,基于比较结果控制内部时钟信号的频率与数据信号的频率基本相同。
一个实施例中,检测数据信号的频率可以包括:在误差范围为内部时钟信号的10%或更少的频率域中检测数据信号的频率。
一个实施例中,检测数据信号的相位可以包括:将数据信号的相位与内部时钟信号的相位进行比较,并基于比较结果,控制内部时钟信号的相位与数据信号的相位基本相同。
一个实施例中,所述方法还可以包括:基于检测到的数据信号的频率和相位,接收数据信号。
附图说明
根据附图所示的具体描述,将清楚所公开实施例的上述和其它特征和优点,贯穿不同视图,相同的附图标记用于表示相同的部件。附图不一定是按比例的,而是在描述所公开实施例的原理时进行了强调。附图中:
图1是根据一个示例实施例的定时控制器的框图;
图2是根据一个示例实施例,图1的接收接口电路的详细框图;
图3示出了链路训练图案;
图4是传统的第一时钟数据恢复电路的框图;
图5是传统的第二时钟数据恢复电路的框图;
图6是图5的传统第二时钟数据恢复电路的时序图;
图7是不需要链路训练图案的第三时钟数据恢复电路的框图;
图8是示出了图7的第三时钟数据恢复电路的时序图;
图9是不需要链路训练图案的第四时钟数据恢复电路的框图;
图10A是示出了图9的第四时钟数据恢复电路的操作的时序图;
图10B是示出了图9的第四时钟数据恢复电路的另一操作的时序图;
图11A到11C是图2所示时钟数据恢复电路的框图;
图12是示出了根据一个示例实施例,驱动图11A到11C的时钟数据恢复电路的方法的时序图;
图13是示出了根据一个示例实施例,驱动图11A到11C所示时钟数据恢复电路的方法的流程图;
图14是根据一个示例实施例的包括图1的定时控制器的计算机系统的框图;
图15是根据一个示例实施例的包括图1的定时控制器的计算机系统的框图;以及
图16是根据一个示例实施例的包括图1的定时控制器的计算机系统的框图。
具体实施方式
提供了关于这里所述实施例的具体结构和功能描述以便解释这些实施例。因此,本发明构思可以实现为其它多种实施例,不应理解为限制于这里所述实施例。
本发明构思可以表现为不同形式,将在附图中示出具体实施例,并在本公开中对此进行详细描述。然而,本发明构思不限于具体实施例,应理解为涵盖所有的修改、等同物和其替换物。
应理解,尽管这里使用术语“第一”、“第二”、“第三”等来描述多种元件、组件、区域、层和/或部分,然而这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于区分一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分。因此,在脱离本发明构思的教义的前提下,以下讨论的第一元件、组件、区域、层或部分可以是第二元件、组件、区域、层或部分。类似地,在一个权利要求中标记为“第一”的项目可以在不同权利要求中标记为“第二”。
应理解,当指示元件或层“连接到”或“耦接到”另一元件或层时,可以将它直接置于、连接到或耦接到另一元件或层,或可以存在介于其中的元件或层。相反,将指示元件“直接连接到”或“直接耦接到”另一元件或层时,没有介于其中的元件或层。类似地,应理解描述组成元件之间的关系的其它表达,例如,“在...之间”和“直接在...之间”,或“与...邻近”或“直接与...邻近”。
这里所用术语仅用于描述特定实施例的目的,而不是为了限制本发明构思。如这里所用,除非上下文明确指出,否则单数形式的“一”、“一种”和“该”包括复数形式。还应理解,在本说明书中使用的术语“包括”和/或“包括了”表明存在所述特征、整体、步骤、操作、元件、组件和/或其群组,而不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非指出,否则这里使用的所有术语(包括技术和科学术语)具有如本公开所属技术领域工作人员之一普遍理解的相同含义。还应注意,应将术语(例如,常用字典中定义的术语)理解为具有与相关技术背景中它们的含义一致的含义,除非文中明确定义,否则不应将其理解为理想的或过于形式的概念。
当涉及朝向、布局、位置、形状、尺寸、数量或其它测度时本文所用术语(例如,“相同”、“平面”或“共面”)不必表示完全相同的朝向、布局、位置、形状、尺寸、数量或其它测度,而是为了强调在可接受变化(例如,可能由于制造工艺而发生的,同时仍允许系统或电路根据它所需的目的进行操作)内的几乎相同的朝向、布局、位置、形状、尺寸、数量或其它测度。这里所用术语“基本上”(例如“基本上相同”)可以用于传达上述含义。
当实施例实现为不同形式时,可以以不同于流程图所述的顺序来执行特定块内规定的功能或操作。例如,根据相关功能或操作,实际上可以基本同时执行或可以以相反顺序执行连续两个块内指定的功能或操作。
下文中,将参考附图描述示例实施例。
图1是根据一个示例实施例的定时控制器100的框图。
参考图1,根据示例实施例的定时控制器100包括接收接口电路10、逻辑电路20、逻辑振荡器30和发送接口电路40。
根据一个示例实施例,接收接口电路10包括时钟数据恢复电路CDR。接收接口电路10可以从帧速率控制器(FRC)110接收视频数据信号。逻辑电路20接收来自接收接口电路10的视频数据信号,并接收来自逻辑振荡器30的时钟信号。
逻辑电路20对接收的视频数据信号执行图像处理。逻辑电路20向发送接口电路40输出经图像处理的数据信号。发送接口电路40向显示驱动集成电路(DDI)120输出从逻辑电路20接收的经图像处理的数据信号。
图2是根据一个示例实施例,图1的接收接口电路10的详细框图。
参考图1和2,接收接口电路10可以包括信道均衡器11、时钟数据恢复电路12和解串行器(deserializer)13。
例如,信道均衡器11可以以如每秒2.7千兆比特(Gbps)的具体数据速率从FRC110接收视频数据信号。通常,在整个频率域中,传输线没有统一特性,可以具有自己独有的频率特性(例如,有限带宽特性)。因此,信道均衡器11可以通过补偿高频域内的衰减来使整体合成频率特性扁平化(即,均一化)。例如,信道均衡器11可以通过补偿视频数据信号的高频域来均衡可用频率域内的视频数据信号的特性。
一个实施例中,时钟数据恢复电路12将视频数据信号(例如,2.7Gbps的视频数据信号)转变为半速率(half-rate)数据信号。例如,一个实施例中,时钟数据恢复电路12可以通过单个通道接收2.7Gbps信号,并可以分别通过两个通道向解串行器13发送1.35Gbps的视频数据信号。
解串行器13可以并行化从时钟数据恢复电路12接收的高速串行视频数据信号。因此,一个示例实施例中,解串行器13通过多条相应的并行线(例如,20比特并行线)向逻辑电路20发送例如每秒135兆比特(Mbps)的多个视频数据信号。如此,从解串行器13输出的每个信号可以具有向该解串行器输入的每个信号的数据速率的1/(N)倍的数据速率,向该时钟数据恢复电路12输入的信号的数据速率的1/(N*M)倍的数据速率,其中N*M是从解串行器13输出的通道或比特的数量,M是向解串行器13输入的通道的数量。
图3示出了示例的链路训练图案(LTP)。
参考图3,可以在发送数据信号之前发送LTP以确保数据信号的同步。LTP可以在其前端包括时钟信号CS并在其后端包括视频数据信号VD。在前端的时钟信号CS用于同步在后端的视频数据信号VD的频率和相位。
通常,在LTP中可以提供时钟信号CS若干ms。因此,需要相当长的时间(例如,若干ms或更多)来通过接收LTP将视频数据信号VD的频率和相位与时钟信号CS的频率和相位同步。
图4是传统的第一时钟数据恢复电路CDR1的框图。
参考图3和4,第一时钟数据恢复电路CDR1需要LTP来同步数据信号。第一时钟数据恢复电路CDR1可以包括相位检测器PD、环形滤波器LF和振荡器OSC。
相位检测器PD可以接收LTP。具体地,相位检测器PD可以接收LTP中包含的时钟信号CS。在相位检测器PD接收时钟信号CS的同时,相位检测器PD可以检测时钟信号CS的相位。
此外,相位检测器PD可以从振荡器OSC接收内部时钟信号。相位检测器PD可以将时钟信号CS与内部时钟信号进行比较,基于比较结果,使用环形滤波器LF控制振荡器OSC来均衡内部时钟信号的相位与时钟信号CS的相位。
环形滤波器LF接收输入信号(例如,视频数据信号VD),基于输入信号的频率控制振荡器OSC的响应速率。
振荡器OSC可以在相位检测器PD的控制下调整内部时钟信号的相位。振荡器OSC可以向相位检测器PD发送调整后的内部时钟信号。
由于相位检测器PD无法执行频率检测,因此第一时钟数据恢复电路CDR1无法执行频率检测。为了解决该问题,图5的第二时钟数据恢复电路CDR2可以额外使用相位频率检测器(PFD)。
图5是传统第二时钟数据恢复电路CDR2的框图。
参考图3和5,第二时钟数据恢复电路CDR2可以包括相位检测器PD、相位频率检测器PFD、第一分频器DV1、第二分频器DV2、复用器MUX、锁定检测器LD、环形滤波器LF和振荡器OSC。
通常,相位频率检测器PFD无法应用于数据信号图案,仅可应用于时钟信号图案。因此,相位频率检测器PFD需要LTP。
复用器MUX在锁定检测器LD的控制下,通过环形滤波器LF向振荡器OSC输出相位检测器PD的输出或相位频率检测器PFD的输出。下文使用图6的时序图来描述驱动第二时钟数据恢复电路CDR2的示例方法。
图6是图5的传统第二时钟数据恢复电路CDR2的时序图。
参考图1、5和6,示出了LTP、接收器的频率和同步完成信号SCS。
在时间点t1,FRC110向第二时钟数据恢复电路CDR2发送LTP。LTP可以包括在时间点t1和时间点t3之间的时钟信号CS,并包括在时间点t3之后的视频数据信号VD。复用器MUX可以默认选择相位频率检测器PFD。
从时间点t1到时间点t2,相位频率检测器PFD通过第一分频器DV1接收在LTP前端中包括的时钟信号CS。第一分频器DV1可以对LTP中包括的时钟信号CS进行分频。例如,如果假定LTP中包括的时钟信号CS具有800MHz的频率,且第一分频器DV1以8对800MHz的时钟信号CS进行分频,则相位频率检测器PFD可以接收具有100MHz的频率的时钟信号。
当接收到该时钟信号CS时,相位频率检测器PFD可以同时检测时钟信号CS的频率和相位。此外,相位频率检测器PFD可以从振荡器OSC接收内部时钟信号。相位频率检测器PFD可以通过将时钟信号CS与内部时钟信号进行比较来检测时钟信号CS的频率和相位。环形滤波器LF可以接收输入信号,例如,视频数据信号,并基于输入信号的频率来控制振荡器OSC的响应速率。振荡器OSC可以通过环形滤波器LF接收LTP。基于LTP,振荡器OSC可以调整内部时钟信号的频率和相位。具体地,振荡器OSC可以基于发送方的频率TF(即,FRC110的频率)来调整内部时钟信号的频率。例如,可以将内部时钟信号的频率(接收接口电路10的频率,即,接收方的频率RF)调整为与发送方的频率(TF)基本相同。
振荡器OSC可以通过第二分频器DV2向相位频率检测器PFD发送调整后的内部时钟信号。第二分频器DV2可以对从振荡器OSC接收的调整后的内部时钟信号进行分频。例如,当第二分频器DV2将调整后的内部时钟信号以8分频时,向相位频率检测器PFD发送比调整后的内部时钟信号慢8倍的分频后的内部时钟信号。
相位频率检测器PFD可以控制振荡器OSC将分频后的内部时钟信的频率与时钟信号CS的频率进行比较,将内部时钟信号的频率调整为与时钟信号CS的频率基本相同。此外,相位频率检测器PFD可以控制振荡器OSC将分频后的内部时钟信号的相位与时钟信号CS的相位进行比较,将内部时钟信号的相位调整为与时钟信号CS的相位基本相同。
此外,锁定检测器LD可以确定是否获得了时钟信号CS的频率。一个实施例中,如果获得了时钟信号CS的频率,则锁定检测器LD控制复用器MUX选择相位检测器PD的输出。
相位检测器PD可以接收LTP。此外,相位检测器PD可以从振荡器OSC接收内部时钟信号。一个实施例中,相位检测器PD使用环形滤波器LF控制振荡器OSC来将时钟信号CS的相位与内部时钟信号的相位进行比较,基于比较结果将内部时钟信号的相位调整为与时钟信号CS的相位基本相同。
振荡器OSC可以在相位检测器PD的控制下,调整内部时钟信号的相位。振荡器OSC可以向相位检测器PD发送调整后的内部时钟信号。
在时间点t2,内部时钟信号的频率(接收方的频率RF)可以与发送方的频率TF相同。此外,内部时钟信号的相位可以与时钟信号CS的相位相同。锁定检测器LD可以确定是否基于LTP达到了频率和相位同步。锁定检测器LD可以向FRC110发送同步完成信号SCS。时间点t1和时间点t2之间的差可以认为是第二时钟数据恢复电路CDR2的延迟时间。本文将该时间称作同步完成时间或锁定时间。通常,使用LTP的时钟数据恢复电路的延迟时间可以大约为若干ms。
在时间点t3,FRC110向第二时钟数据恢复电路CDR2发送视频数据信号VD。第二时钟数据恢复电路CDR2基于检测到的频率和相位接收视频数据信号VD。
上述第二时钟数据恢复电路CDR2需要LTP,因此不足以作为使用高速串行数据传输方法仅接收数据信号的时钟数据恢复电路。
图7是不需要LTP的第三时钟数据恢复电路CDR3的框图。
参考图7,第三时钟数据恢复电路CDR3包括相位检测器PD、相位频率检测器PFD、分频器DV、复用器MUX、环形滤波器LF和振荡器OSC。
复用器MUX可以在锁定检测器LD的控制下,通过环形滤波器LF向振荡器OSC输出相位检测器PD的输出或相位频率检测器PFD的输出。第三时钟数据恢复电路CDR3不需要LTP,可以使用参考时钟信号CKref来同步视频数据信号VD的频率和相位。下文将参考图8的时序图来描述驱动第三时钟数据恢复电路CDR3的方法。
图8是示出了图7的第三时钟数据恢复电路CDR3的时序图。
参考图7和8,在时间点t1,FRC110向第三时钟数据恢复电路CDR3发送视频数据信号VD。复用器MUX可以默认选择相位频率检测器PFD。
从时间点t1到时间点t2,相位频率检测器PFD接收参考时钟信号CKref。此外,相位频率检测器PFD从振荡器OSC接收内部时钟信号。相位频率检测器PFD通过环形滤波器LF控制振荡器OSC来将参考时钟信号CKref与内部时钟信号进行比较,将内部时钟信号的频率和相位分别调整为与参考时钟信号CKref的频率和相位基本相同。环形滤波器LF基于参考时钟CKref的频率来控制振荡器OSC的响应速率。
例如,振荡器OSC可以在相位检测器PD的控制下,基于发送方的频率TF(即,FRC110的频率)来调整内部时钟信号的频率(即,接收方的频率RF)。换言之,内部时钟信号的频率(接收方的频率RF)可以与发送方的频率TF基本相同。振荡器OSC可以通过分频器DV向相位频率检测器PFD发送调整后的内部时钟信号。
相位频率检测器PFD控制振荡器OSC将分频后的内部时钟信的频率与参考时钟信号CKref的频率进行比较,将内部时钟信号的频率调整为与参考时钟信号CKref的频率基本相同。此外,相位频率检测器PFD可以通过环形滤波器LF控制振荡器OSC来将分频后的内部时钟信号的相位与参考时钟信号CKref的相位进行比较,将内部时钟信号的相位调整为与参考时钟信号CKref的相位基本相同。
此外,锁定检测器LD确定是否已获得参考时钟信号CKref的频率。一个实施例中,当确定已获得参考时钟信号CKref的频率时,锁定检测器LD激活环形选择信号LS,以控制复用器MUX选择相位检测器PD的输出。
相位检测器PD可以接收视频数据信号VD。此外,相位检测器PD从振荡器OSC接收内部时钟信号。相位检测器PD通过环形滤波器LF控制振荡器OSC来将视频数据信号VD的相位与内部时钟信号的相位进行比较,基于比较结果将内部时钟信号的相位调整为与视频数据信号VD的相位基本相同。
振荡器OSC在相位检测器PD的控制下,调整内部时钟信号的相位。振荡器OSC向相位检测器PD发送调整后的内部时钟信号。
在时间点t2,内部时钟信号的频率(接收方的频率RF)与发送方的频率TF相同,内部时钟信号的相位与视频数据信号VD的相位相同。锁定检测器LD可以确定是否达到了参考时钟信号CKref的频率和相位同步。
一个实施例中,在时间点t2之后,第三时钟数据恢复电路CDR3基于检测到的频率和相位接收视频数据信号VD。例如,可以使用调整后的内部时钟信号来接收视频数据信号VD,其中所述内部时钟信号是基于检测到的频率和相位来调整的。
上述示例中,可能在由图1的接收接口电路10执行的同步结束之前,初始视频数据信号VD到达目的地。因此,可能没有完全发送视频数据信号VD的前端部分。
此外,第三时钟数据恢复电路CDR3可能需要精细的参考时钟信号CKref。因此,为了提供精细的参考时钟信号CKref,可以在板上安装配置为提供精细的参考时钟信号CKref的设备。
图9是不需要LTP的第四时钟数据恢复电路CDR4的框图。
参考图9,第四时钟数据恢复电路CDR4包括相位检测器PD、频率检测器FD、复用器MUX、环形滤波器LF和振荡器OSC。
复用器MUX可以在锁定检测器LD的控制下,通过环形滤波器LF向振荡器OSC输出相位检测器PD的输出或频率检测器FD的输出。
第四时钟数据恢复电路CDR4不需要LTP或参考时钟信号CKref。下文将参考图10A和10B的时序图来描述驱动第四时钟数据恢复电路CDR4的示例方法。
图10A是示出了图9的第四时钟数据恢复电路CDR4的操作的时序图。
参考图9和10A,在时间点t1,FRC110向第四时钟数据恢复电路CDR4发送视频数据信号VD。一个实施例中,复用器MUX默认选择频率检测器FD。
从时间点t1到时间点t2,频率检测器FD接收视频数据信号VD。此外,频率检测器FD从振荡器OSC接收内部时钟信号。频率检测器FD通过环形滤波器LF控制振荡器OSC来将视频数据信号VD与内部时钟信号进行比较,将内部时钟信号的频率调整为与视频数据信号VD的频率基本相同。环形滤波器LF基于视频数据信号VD的频率来控制振荡器OSC的响应速率。
振荡器OSC在频率检测器FD的控制下,基于发送方的频率TF(即,FRC110的频率)来调整内部时钟信号的频率(接收方的频率RF)。因此,内部时钟信号的频率(接收方的频率RF)可以与发送方的频率TF基本相同。
振荡器OSC可以向频率检测器FD发送调整后的内部时钟信号。此外,频率检测器FD可以控制振荡器OSC将内部时钟信号的频率与视频数据信号VD的频率进行比较,将内部时钟信号的频率调整为与视频数据信号VD的频率基本相同。
此外,锁定检测器LD可以确定是否已获得视频数据信号VD的频率。当确定已获得视频数据信号VD的频率时,锁定检测器LD控制复用器MUX选择相位检测器PD的输出。
相位检测器PD接收视频数据信号VD。此外,相位检测器PD从振荡器OSC接收内部时钟信号。相位检测器PD通过环形滤波器LF控制振荡器OSC来将视频数据信号VD与内部时钟信号进行比较,基于比较结果将内部时钟信号的相位调整为与视频数据信号VD的相位基本相同。
振荡器OSC在相位检测器PD的控制下,调整内部时钟信号的相位。振荡器OSC向相位检测器PD发送调整后的内部时钟信号。
在时间点t2,内部时钟信号的频率(接收方的频率RF)可以与发送方的频率TF相同,内部时钟信号的相位可以与视频数据信号的相位相同。
在时间点t2之后,第四时钟数据恢复电路CDR4基于检测到的频率和相位接收数据信号。可能在由图1的接收接口电路10执行的同步结束之前,初始视频数据信号VD到达目的地。因此,可能没有完全发送视频数据信号VD的前端部分。
图10B是示出了图9的第四时钟数据恢复电路CDR4的另一操作的时序图。
参考图9和10B,如同相位检测器PD一样,频率检测器FD可以具有频率误差范围ER以进行同步。通常,频率检测器FD可以检测误差范围大约-25%到+25%内的频率。因此,当接收方的频率RF超过频率的误差范围ER时,频率检测器FD可能无法正常检测频率。
图11A到11C是图2所示时钟数据恢复电路12的框图。
参考图2和11A到11C,时钟数据恢复电路12可以使用复用器12d形成第一到第三环路LP1到LP3。
第一环路LP1包括相位频率检测器12a、环形滤波器12e、振荡器12f和分频器12g。第一环路LP1还包括复用器12d。下文将参考图11A、12和13来描述第一环路LP1。
第二环路LP2包括频率检测器12b、环形滤波器12e、振荡器12f和复用器12d。下文将参考图11B、12和13来描述第二环路LP2。
第三环路LP3包括相位检测器12c、环形滤波器12e、振荡器12f和复用器12d。下文将参考图11C、12和13来描述第三环路LP3。
复用器12d可以默认选择环路之一。例如,一个实施例中,复用器12d默认选择第一环路LP1。此外,复用器12d可以在锁定检测器的控制下选择环路之一。例如,一个实施例中,复用器12d在锁定检测器12h的控制下选择第二环路LP2。此外,复用器12d可以在计时器的控制下选择环路之一。例如,一个实施例中,复用器12d在计时器12i的控制下选择第三环路LP3。
图12是示出了根据一个示例实施例,驱动图11A到11C的时钟数据恢复电路12的示例方法的时序图。
下文讨论图11-13,可以使用对不同时钟信号的引用。术语“时钟信号”、“第一时钟信号”、“第二时钟信号”等可以用于表示下文所述的或附图中所示的任何时钟信号(例如,附图中的多种环路和电路的任何点的位置处)。类似地,通用术语“内部时钟信号”、“第一内部时钟信号”、“第二内部时钟信号”可以用于表示下文所述的任何内部时钟信号,例如,与时钟数据恢复电路12有关的。下文也可以使用涉及多种时钟信号的其它更多描述术语。
参考图1、11A和12,时钟数据恢复电路12可以使用复用器12d形成第一环路LP1。一个实施例中,时钟数据恢复电路12在特定范围内(例如,如-25%到+25%的误差范围)的可用频率域中,检测参考时钟信号CKref的频率和相位。
在时间点t1,FRC110可以向时钟数据恢复电路12以特定数据速率(例如,2.7Gbps)发送视频数据信号VD。此外,时钟数据恢复电路12可以接收具有特定频率(例如,54MHz)的参考时钟信号CKref。例如,可以在定时控制器100内产生参考时钟信号CKref,参考时钟信号CKref可以具有例如-10%到10%的误差范围。一个实施例中,复用器12d默认选择相位频率检测器12a。
从时间点t1到时间点t2,时钟数据恢复电路12操作在相位/频率检测(PFD)模式。例如,振荡器12f可以产生2.7GHz的内部时钟频率。本文将从振荡器12f输出的内部时钟信号称作“内部输出时钟信号”。此外,当被反馈至时钟数据恢复电路12f的不同组件时,本文可以将内部输出时钟信号称作内部反馈时钟信号。分频器12g可以通过将2.7GHz的内部输出时钟信号以25分频,来向相位频率检测器12a发送108MHz的内部时钟信号。本文可以将这些108MHz的内部时钟信号称作“内部分频时钟信号”。相位频率检测器12a可以将108MHz的内部时钟信号转换为速度为输入频率一半的时钟信号,将该时钟信号与54MHz的参考时钟信号CKref进行比较。本文可以将这种转换后的内部时钟信号称作“进一步分频的内部时钟信号”。此外,如上所述,可以将所有这些内部时钟信号概括地称作内部时钟信号、第一内部时钟信号、第二内部时钟信号等。
一个示例中,相位频率检测器12a可以将参考时钟信号CKref与内部时钟信号(例如,进一步分频的内部时钟信号)进行比较,通过环形滤波器12e控制振荡器12f调整内部输出时钟信号的频率和相位,使得进一步分频的内部时钟信号的频率和相位分别与参考时钟信号CKref的频率和相位基本相同。例如,环形滤波器12e可以基于参考时钟信号CKref的频率和相位,控制振荡器12f的响应速率。一个实施例中,通过控制振荡器12f的响应速率,相位频率检测器12a可以在预定误差范围内(例如,-10%到+10%的误差范围),达到对从振荡器12f以例如1.35GHz输出的时钟信号的频率的同步(例如,在该误差范围内同步频率和相位二者)。
振荡器12f可以在相位频率检测器12a的控制下,基于发送方的频率TF(即,FRC110的频率)来调整内部输出时钟信号的频率(接收方的频率RF)。例如,一个实施例中,可以将内部输出时钟信号的频率(接收方的频率RF)调整为与逻辑振荡器30的频率OF基本相同。振荡器12f可以向分频器12g发送调整后的内部时钟信号(例如,内部反馈时钟信号),其中分频器可以对该时钟信号分频,向相位频率检测器12a发送基于该内部输出时钟信号分频的时钟信号。
此外,相位频率检测器12a可以控制振荡器12f将转换后的分频内部时钟信号的频率与参考时钟信号CKref的频率进行比较,并将转换后的分频内部时钟信号的频率调整为与参考时钟信号CKref的频率基本相同。按照这种方式,以重复方式调整内部时钟信号(例如,内部输出时钟信号),其中该调整是由相位频率检测器12a进行的比较引起的。
此外,锁定检测器12h可以确定是否获得了参考时钟信号CKref的频率。如果确定获得了参考时钟信号CKref的频率,则锁定检测器12f可以控制复用器12d选择不同输出,例如,频率检测器12b的输出。例如,一个实施例中,在将与参考时钟信号CKref比较的时钟信号(例如,转换后的分频内部时钟信号)的频率和相位与参考时钟信号CKref进行同步之后,锁定检测器12h可以控制复用器12d选择频率检测器12b的输出。
参考图11B和12,时钟数据恢复电路12可以使用复用器12d形成第二环路LP2。
从时间点t2到时间点t3,时钟数据恢复电路12可以操作在频率检测(FD)模式。具体地,频率检测器12b可以接收视频数据信号VD。此外,频率检测器12b可以从振荡器12f接收内部时钟信号(例如,内部反馈时钟信号)。频率检测器12b通过环形滤波器12e控制振荡器12f来将视频数据信号VD与内部反馈时钟信号进行比较,将内部输出时钟信号的频率调整为与视频数据信号VD的频率基本相同。环形滤波器12e可以基于视频数据信号VD的频率来控制振荡器12f的响应速率。按照这种方式,调整内部时钟信号(例如,内部输出时钟信号)直到它的频率与视频数据信号VD的频率基本相同。这种调整是由频率检测器12b进行的比较来引起的。
振荡器12f在频率检测器12b的控制下,基于发送方的频率TF(FRC110的频率)来调整内部输出时钟信号的频率(接收方的频率RF)。因此,内部输出时钟信号的频率(接收方的频率RF)可以与发送方的频率TF相同。
振荡器12f向频率检测器12b发送调整后的内部时钟信号(例如,内部反馈时钟信号)。此外,频率检测器12b控制振荡器12f将调整后的内部时钟信号的频率与视频数据信号VD的频率进行比较,并进一步将内部输出时钟信号的频率调整为与视频数据信号VD的频率基本相同。
此外,锁定检测器12h确定是否获得了视频数据信号VD的频率。当确定获得了视频数据信号VD的频率时,锁定检测器12h控制复用器MUX选择相位检测器PD的输出。
参考图11C和12,时钟数据恢复电路12可以使用复用器12d形成第三环路LP3。
在时间点t3,内部输出时钟信号的频率(接收方的频率RF)可以与发送方的频率TF相同。
从时间点t3到时间点t4,时钟数据恢复电路12可以操作在相位检测(PD)模式。
具体地,相位检测器12c基于先前检测到的视频数据信号VD的所检测频率(例如,由频率检测器12b在前一环路中检测到的),接收视频数据信号VD。例如,相位检测器12c可以使用调整后的内部输出时钟信号接收视频数据信号VD,该调整后的内部输出时钟信号具有基于检测到的视频数据信号的先前接收部分的频率而进行调整的频率。相位检测器12c从振荡器12f接收内部输出时钟信号。相位检测器12c可以通过环形滤波器12e控制振荡器12f将视频数据信号VD与内部反馈时钟信号的相位进行比较,基于比较结果将内部输出时钟信号的相位调整为与视频数据信号VD的相位基本相同。
振荡器12f在相位检测器12c的控制下,调整内部输出时钟信号的相位。振荡器12f向相位检测器12c传送调整后的内部时钟信号作为反馈信号。
在时间点t4,内部输出时钟信号的相位可以与视频数据信号VD的相位相同。在时间点t4之后,时钟数据恢复电路12基于检测到的视频数据信号VD的频率和相位接收视频数据信号VD。例如,在时间t4之后,可以对视频数据信号VD进行采样,并因此基于从先前接收的部分视频数据信号VD得到的信号来接收视频数据信号VD。例如,可以将部分视频数据信号VD用于确定对视频数据信号VD进行最佳采样的视频数据信号VD的频率,可以将部分视频数据信号VD用于确定对视频数据信号VD进行最佳采样的视频数据信号VD的相位,并基于所确定的频率和相位,在特定时间点(例如,t4及之后),基于所确定的视频数据信号VD的先前接收到的一个或多个部分的相位和频率,接收视频数据信号VD。
通常,由于频率检测器的可同步的频率误差较大,所以当仅使用频率检测器时或当首先使用频率检测器时,无法达到针对数据信号的频率同步。为有助于解决该问题,可以使用相位频率检测器。然而,当仅使用相位频率检测器时,可能需要对工艺、电力供给电压和温度的变化不敏感的精细参考时钟信号。
根据特定实施例的驱动时钟数据恢复电路12的方法包括三个操作。具体地,所述驱动时钟数据恢复电路12的方法可以包括:使用相位频率检测器检测参考时钟信号的频率和相位,并将频率与第一内部时钟频率(例如,转换后的分频内部时钟信号)进行比较(第一操作);基于第一操作中检测到的频率,使用频率检测器检测视频数据信号的频率,并将频率与第二内部时钟频率(例如,基于内部输出时钟信号的内部反馈时钟信号)进行比较(第二操作);以及基于第二操作中检测到的频率,使用相位检测器检测视频数据信号的相位(第三操作)。
根据一些实施例的时钟数据恢复电路12不使用LTP。此外,时钟数据恢复电路12可以使用能够在所有频率域或特定可用频率域中检测频率的相位频率检测器。此外,相位频率检测器可以使用不是精细信号的内部时钟信号。如此,一些实施例中,相位频率检测器不使用附加的精密时钟设备。因此,可以降低包括时钟数据恢复电路12的定时控制器的价格。
图13是示出了驱动图11A到11C所示时钟数据恢复电路12的方法的流程图。
参考图11A到13,在步骤S11,根据一个实施例的时钟数据恢复电路12操作在PFD模式。例如,一个实施例中,在该模式下相位频率检测器12a检测特定误差范围(例如,10%或更小的误差范围)内的参考时钟信号的频率和相位。相位频率检测器12a将参考时钟信号CKref与内部时钟信号(即,进一步分频的内部时钟信号)进行比较,通过环形滤波器12e控制振荡器12f调整内部输出时钟信号的频率和相位,使得进一步分频的内部时钟信号的频率和相位分别与参考时钟信号CKref的频率和相位基本相同。环形滤波器12e可以基于参考时钟信号CKref的频率和相位控制振荡器12f的响应速率。通过控制振荡器12f的响应速率,相位频率检测器12a可以实现对从振荡器12f输出的时钟信号的频率的同步。
在步骤S12,根据一个实施例的时钟数据恢复电路12操作在FD模式。例如,频率检测器12b可以检测视频数据信号VD的频率,将频率与内部时钟信号的频率进行比较。频率检测器12b可以从振荡器12f接收内部时钟信号。频率检测器12b通过环形滤波器12e控制振荡器12f来将视频数据信号VD与内部反馈时钟信号进行比较,将内部输出时钟信号的频率调整为与视频数据信号VD的频率基本相同。环形滤波器12e可以基于视频数据信号VD的频率来控制振荡器12f的响应速率。振荡器12f在频率检测器12b的控制下,基于发送方的频率TF来调整内部输出时钟信号的频率。因此,内部输出时钟信号的频率可以与发送方的频率TF相同。
在步骤S13,根据一个实施例的时钟数据恢复电路12操作在PD模式。例如,相位检测器12c可以基于在步骤S12检测到的视频数据信号VD的频率,检测视频数据信号VD的相位。
相位检测器12c基于先前检测到的视频数据信号VD的所检测频率,接收视频数据信号VD。相位检测器12c从振荡器12f接收内部输出时钟信号。相位检测器12c可以通过环形滤波器12e控制振荡器12f将视频数据信号VD与内部反馈时钟信号的相位进行比较,基于比较结果将内部输出时钟信号的相位调整为与视频数据信号VD的相位基本相同。振荡器12f在相位检测器12c的控制下,调整内部输出时钟信号的相位。振荡器12f向相位检测器12c发送调整后的内部时钟信号作为反馈信号。内部输出时钟信号的相位可以与视频数据信号VD的相位相同。
图14是根据一个示例实施例的包括图1的定时控制器100的计算机系统210的框图。
参考图14,计算机系统210包括:存储设备211;存储控制器212,配置为控制存储设备211;无线收发器213;天线214;应用处理器215;输入设备216和显示设备217。
无线收发器213可以通过天线214发送或接收无线信号。例如,无线收发器213可以将通过天线214接收的无线信号转换为由应用处理器215处理的信号。
因此,应用处理器215可以处理从无线收发器213接收的信号,向显示设备217发送处理后的信号。此外,无线收发器213可以将从应用处理器215输出的信号转换为无线信号,通过天线214向外部设备(未示出)输出转换后的无线信号。
输入设备216是用于输入控制应用处理器215的操作的控制信号或输入由应用处理器215处理的数据的设备,可以实现为为例如触摸板或计算机鼠标等指点设备、键区或键盘。
一个实施例中,配置为控制存储设备211的操作的存储控制器212可以实现为应用处理器215的一部分或独立于应用处理器215安装的芯片。
一个实施例中,显示设备217可以实现为包括图1的定时控制器100。
图15是根据另一示例实施例的包括图1的定时控制器100的计算机系统220的框图。
参考图15,计算机系统220可以实现为个人计算机(PC)、网络服务器、平板PC、上网本、电子阅读器、个人数字助手(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
计算机系统220包括:存储设备221;存储控制器222,配置为控制存储设备221的数据处理操作;应用处理器223;输入设备224和显示设备225。
应用处理器223可以基于通过输入设备224接收的数据,在显示设备225上显示存储设备221所存储的数据。例如,输入设备224可以实现为例如触摸板和计算机鼠标等指点设备、键区或键盘。
应用处理器223可以控制计算机系统220的整体操作和存储控制器222的操作。
一个实施例中,配置为控制存储设备211的操作的存储控制器222可以实现为应用处理器223的一部分或独立于应用处理器223安装的芯片。
一个实施例中,显示设备225可以实现为包括图1的定时控制器100。
图16是根据另一示例实施例的包括图1的定时控制器100的计算机系统230的框图。
参考图16,计算机系统230可以实现为图像处理设备,例如,数字摄像机或包括数字摄像机的移动电话、智能电话或平板;PC。
计算机系统230包括:存储控制器232,配置为控制存储设备231的数据处理操作,例如,读/写操作;以及存储设备231。计算机系统230还可以包括应用处理器233、图像传感器234和显示设备235。
计算机设备230的图像传感器234将光学图像转换为数字信号,向应用处理器233或存储控制器232发送数字信号。可以在应用处理器233的控制下,将数字信号显示在显示设备235上,或通过存储控制器232将数字信号存储在存储设备231内。
此外,可以在应用处理器233或存储控制器232的控制下,将存储设备231所存储的数据显示在显示设备235上。
一个实施例中,配置为控制存储设备231的操作的存储控制器232可以实现为应用处理器233的一部分或独立于应用处理器233安装的芯片。
一个实施例中,显示设备235可以实现为包括图1的定时控制器100。
所公开的实施例可应用于显示设备和包括显示设备的计算机系统,所公开的实施例还可应用于其它系统。
定时控制器不需要包括附加的外部时钟产生设备,能够使用在定时控制器内产生的、作为非精确信号的时钟信号来实现频率同步,由此降低了包括定时控制器的显示设备的价格。
以上内容是对实施例的描述,不应理解为对本发明的限制。尽管描述了一些实施例,然而本领域技术人员应容易理解,可以在不实质上脱离新颖的教义和优点的前提下,有可能在实施例中进行多种修改。因此,权利要求所限定的本发明构思的范围旨在包括所有这种修改。权利要求中,装置加功能条款旨在包含在执行所述功能时本文所述的结构,不仅包括结构等同物而且包括等同结构。
Claims (20)
1.一种时钟数据恢复方法,包括:
接收具有第一频率和相位的参考时钟信号;
比较所述参考时钟信号与第一内部时钟信号,所述第一内部时钟信号根据第二内部时钟信号得到;
将所述第一内部时钟信号与参考时钟信号进行同步,使得第一内部时钟信号具有与参考时钟信号相同的频率和相位;
在同步之后,比较数据信号与第二内部时钟信号,以确定数据信号的频率是否与第二内部时钟信号的频率相同;
调整第二内部时钟信号,直到第二内部时钟信号的频率与所述数据信号的频率相同为止;以及
在第二内部时钟信号的频率与所述数据信号的频率相同之后,使用调整后的第二内部时钟信号接收数据。
2.根据权利要求1所述的时钟数据恢复方法,其中:
所述第一内部时钟信号是从分频器电路获得的信号,其中分频器电路的输入是第二内部时钟信号;以及
所述第二内部时钟信号是从振荡器输出的信号。
3.根据权利要求1所述的时钟数据恢复方法,还包括在第二内部时钟信号的频率与数据信号的频率相同之后并在使用调整后的第二内部时钟信号接收数据之前:
比较数据信号与调整后的第二内部时钟信号,以确定数据信号的相位是否与调整后的第二内部时钟信号的相位相同;以及
进一步调整第二内部时钟信号,直到第二内部时钟信号的相位与所述数据信号的相位相同为止。
4.根据权利要求1所述的时钟数据恢复方法,其中:
由第一检测器电路执行所述参考时钟信号与第一内部时钟信号的比较以及所述第一内部时钟信号与参考时钟信号的同步;以及
由不同于第一检测器电路的第二检测器电路执行所述数据信号与第二内部时钟信号的比较以及所述第二内部时钟信号的调整。
5.根据权利要求4所述的时钟数据恢复方法,还包括:
在所述同步之后,从使用所述第一检测器电路切换为使用所述第二检测器电路。
6.一种时钟数据恢复电路,包括:
第一检测器电路,配置为:
接收具有第一频率和相位的参考时钟信号;
将所述参考时钟信号与第一内部时钟信号进行同步,使得所述第一内部时钟信号具有所述第一频率和相位;
第二检测器电路,配置为:
比较数据信号与经同步的第二内部时钟信号,以确定数据信号的频率是否与经同步的第二内部时钟信号的频率相同;以及
调整第二内部时钟信号,直到第二内部时钟信号的频率与所述数据信号的频率相同为止;
振荡器电路,配置为基于来自第一检测器电路和第二检测器电路的输出,输出第二内部时钟信号;以及
选择器电路,配置为在第一检测器电路和第二检测器电路中进行选择。
7.根据权利要求6所述的时钟数据恢复电路,还包括:
分频器电路,配置为接收第二内部时钟信号并输出经分频的时钟信号,其中所述同步是基于所述经分频的时钟信号的。
8.根据权利要求6所述的时钟数据恢复电路,其中:
选择器电路还配置为初始选择第一检测器电路,接着在同步之后选择第二检测器电路。
9.根据权利要求8所述的时钟数据恢复电路,还包括:
复用器,配置为接收来自选择器电路的输出、来自第一检测器电路的输出和来自第二检测器电路的输出,并基于来自选择器电路的输出,选择输出来自第一检测器电路和第二检测器电路的输出之一。
10.根据权利要求6所述的时钟数据恢复电路,还包括:
第三检测器电路,配置为:
比较数据信号与第二内部时钟信号,以确定数据信号的相位是否与第二内部时钟信号的相位相同;以及
进一步调整第二内部时钟信号,直到参考时钟信号的相位与所述数据信号的相位相同为止。
11.一种时钟数据恢复电路,包括:
相位频率检测器,配置为检测参考时钟信号的频率和相位,并基于检测到的频率和相位,控制内部时钟信号的频率和相位;
频率检测器,配置为检测数据信号的频率,并基于检测到的数据信号的频率,调整内部时钟信号的频率;以及
相位检测器,配置为基于检测到的数据信号的频率,检测数据信号的相位,并调整内部时钟信号的相位。
12.根据权利要求11所述的时钟数据恢复电路,其中所述相位频率检测器将参考时钟信号与根据内部时钟信号得到的时钟信号进行比较,并基于比较结果,控制内部时钟信号的频率和相位与所述参考时钟信号的频率和相位相同。
13.根据权利要求12所述的时钟数据恢复电路,还包括:复用器,配置为输出相位频率检测器的输出、频率检测器的输出和相位检测器的输出之一。
14.根据权利要求13所述的时钟数据恢复电路,还包括:锁定检测器,配置为控制复用器输出频率检测器的输出。
15.根据权利要求13所述的时钟数据恢复电路,还包括:计时器,配置为控制复用器在预定时间段之后输出相位检测器的输出。
16.根据权利要求12所述的时钟数据恢复电路,还包括:振荡器,配置为向频率检测器和相位检测器发送内部时钟信号,
其中所述振荡器在相位频率检测器、频率检测器或相位检测器的控制下,调整内部时钟信号的频率和/或相位。
17.根据权利要求16所述的时钟数据恢复电路,还包括:环形滤波器,连接在复用器和振荡器之间,配置为基于参考时钟信号或数据信号的频率,调整振荡器的响应速率。
18.根据权利要求16所述的时钟数据恢复电路,还包括:分频器,连接在振荡器和相位频率检测器之间,配置为对振荡器的输出进行分频,以根据内部时钟信号得到时钟信号。
19.根据权利要求11所述的时钟数据恢复电路,其中所述参考时钟信号具有10%的误差范围。
20.根据权利要求11所述的时钟数据恢复电路,其中所述频率检测器能够检测误差范围为10%或更小的频率域中的频率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0087598 | 2013-07-24 | ||
KR1020130087598A KR102151184B1 (ko) | 2013-07-24 | 2013-07-24 | 클록 데이터 복원 회로 및 이를 포함하는 타이밍 컨트롤러 그리고 이의 구동 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104348471A true CN104348471A (zh) | 2015-02-11 |
CN104348471B CN104348471B (zh) | 2019-12-03 |
Family
ID=52391530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410210284.7A Active CN104348471B (zh) | 2013-07-24 | 2014-05-19 | 时钟数据恢复方法和电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9436213B2 (zh) |
KR (1) | KR102151184B1 (zh) |
CN (1) | CN104348471B (zh) |
TW (1) | TWI636669B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108880539A (zh) * | 2017-05-11 | 2018-11-23 | 杭州海康威视数字技术股份有限公司 | 时钟信号调整方法及装置、视频监控系统 |
CN111083940A (zh) * | 2018-08-21 | 2020-04-28 | 深圳市汇顶科技股份有限公司 | 检测电路、方法、芯片及设备 |
CN111669155A (zh) * | 2015-10-14 | 2020-09-15 | 慧荣科技股份有限公司 | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 |
CN112653451A (zh) * | 2019-10-11 | 2021-04-13 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置 |
CN112669791A (zh) * | 2019-10-15 | 2021-04-16 | 硅工厂股份有限公司 | 流时钟生成器及包括该流时钟生成器的嵌入式DisplayPort系统 |
CN112838860A (zh) * | 2019-11-23 | 2021-05-25 | 西安诺瓦星云科技股份有限公司 | 数据输出方法、装置和系统 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102136692B1 (ko) * | 2014-05-07 | 2020-07-22 | 삼성전자주식회사 | 디스플레이 장치 |
US9479181B1 (en) * | 2014-07-24 | 2016-10-25 | Altera Corporation | Reference clock architecture for integrated circuit device |
US10615954B2 (en) * | 2015-03-24 | 2020-04-07 | Maxlinear, Inc. | Low-power asynchronous data links |
CN111221316A (zh) * | 2018-11-23 | 2020-06-02 | 霍尼韦尔环境自控产品(天津)有限公司 | 驱动控制定时同步系统及驱动控制定时同步方法 |
US10778233B1 (en) * | 2019-08-14 | 2020-09-15 | Nxp B.V. | Phase locked loop with phase and frequency lock detection |
US20210111862A1 (en) * | 2020-12-23 | 2021-04-15 | Vikram Dadwal | Heterogeneous clock management solution |
US11575498B2 (en) | 2021-06-22 | 2023-02-07 | Himax Technologies Limited | Clock and data recovery circuits |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275547B1 (en) * | 1997-09-18 | 2001-08-14 | Nec Corporation | Clock recovery circuit |
US6327667B1 (en) * | 1995-05-12 | 2001-12-04 | Compaq Computer Corporation | Apparatus and method for operating clock sensitive devices in multiple timing domains |
CN102801517A (zh) * | 2012-08-31 | 2012-11-28 | 华为技术有限公司 | Cdr电路及终端 |
CN103168424A (zh) * | 2010-09-13 | 2013-06-19 | 阿尔特拉公司 | 用于基于数据速率的变化来改变周期信号的技术 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6560305B1 (en) | 1997-10-15 | 2003-05-06 | Analog Devices, Inc. | Frequency detector |
JP2000059213A (ja) | 1998-08-12 | 2000-02-25 | Nec Corp | クロック再生装置 |
US6794946B2 (en) | 2000-05-22 | 2004-09-21 | Ramin Farjad-Rad | Frequency acquisition for data recovery loops |
US6566967B1 (en) * | 2002-02-26 | 2003-05-20 | Applied Micro Circuits Corporation | Configurable triple phase-locked loop circuit and method |
US7089444B1 (en) | 2003-09-24 | 2006-08-08 | Altera Corporation | Clock and data recovery circuits |
JP2005210540A (ja) | 2004-01-26 | 2005-08-04 | Hitachi Ltd | 半導体集積回路装置 |
US6987406B1 (en) * | 2004-05-17 | 2006-01-17 | National Semiconductor Corporation | Wide frequency range phase-locked loop circuit with phase difference |
US7580497B2 (en) | 2005-06-29 | 2009-08-25 | Altera Corporation | Clock data recovery loop with separate proportional path |
TWI316656B (en) * | 2005-08-19 | 2009-11-01 | Via Tech Inc | Clock-signal adjusting method and device |
TWI360964B (en) * | 2006-11-08 | 2012-03-21 | Finisar Corp | Serialization/deserialization for use in optoelect |
JP5642524B2 (ja) * | 2010-12-13 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
KR101252190B1 (ko) | 2011-05-31 | 2013-04-05 | (주)에이디테크놀로지 | 클럭 데이터 복원회로 |
US9020084B2 (en) * | 2013-01-31 | 2015-04-28 | Qualcomm Incorporated | High frequency synchronizer |
-
2013
- 2013-07-24 KR KR1020130087598A patent/KR102151184B1/ko active IP Right Grant
-
2014
- 2014-03-19 US US14/219,488 patent/US9436213B2/en active Active
- 2014-05-19 CN CN201410210284.7A patent/CN104348471B/zh active Active
- 2014-06-05 TW TW103119470A patent/TWI636669B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6327667B1 (en) * | 1995-05-12 | 2001-12-04 | Compaq Computer Corporation | Apparatus and method for operating clock sensitive devices in multiple timing domains |
US6275547B1 (en) * | 1997-09-18 | 2001-08-14 | Nec Corporation | Clock recovery circuit |
CN103168424A (zh) * | 2010-09-13 | 2013-06-19 | 阿尔特拉公司 | 用于基于数据速率的变化来改变周期信号的技术 |
CN102801517A (zh) * | 2012-08-31 | 2012-11-28 | 华为技术有限公司 | Cdr电路及终端 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111669155A (zh) * | 2015-10-14 | 2020-09-15 | 慧荣科技股份有限公司 | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 |
CN111669155B (zh) * | 2015-10-14 | 2023-03-14 | 慧荣科技股份有限公司 | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 |
CN108880539A (zh) * | 2017-05-11 | 2018-11-23 | 杭州海康威视数字技术股份有限公司 | 时钟信号调整方法及装置、视频监控系统 |
CN108880539B (zh) * | 2017-05-11 | 2022-01-11 | 杭州海康威视数字技术股份有限公司 | 时钟信号调整方法及装置、视频监控系统 |
CN111083940A (zh) * | 2018-08-21 | 2020-04-28 | 深圳市汇顶科技股份有限公司 | 检测电路、方法、芯片及设备 |
CN112653451A (zh) * | 2019-10-11 | 2021-04-13 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置 |
CN112653451B (zh) * | 2019-10-11 | 2024-02-09 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置 |
CN112669791A (zh) * | 2019-10-15 | 2021-04-16 | 硅工厂股份有限公司 | 流时钟生成器及包括该流时钟生成器的嵌入式DisplayPort系统 |
CN112838860A (zh) * | 2019-11-23 | 2021-05-25 | 西安诺瓦星云科技股份有限公司 | 数据输出方法、装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
KR20150012137A (ko) | 2015-02-03 |
TWI636669B (zh) | 2018-09-21 |
US20150033060A1 (en) | 2015-01-29 |
US9436213B2 (en) | 2016-09-06 |
CN104348471B (zh) | 2019-12-03 |
KR102151184B1 (ko) | 2020-09-02 |
TW201505379A (zh) | 2015-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104348471A (zh) | 时钟数据恢复方法和电路 | |
EP3053315B1 (en) | Method to enhance mipi d-phy link rate with minimal phy changes and no protocol changes | |
EP2882131B1 (en) | Multimode CDR architecture | |
US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
US9036755B2 (en) | Circuits and methods for time-average frequency based clock data recovery | |
US8170168B2 (en) | Clock data recovery circuit | |
US20170041086A1 (en) | Data transmission apparatus for changing clock signal at runtime and data interface system including the same | |
US10097187B2 (en) | Digital synthesizer, radar device and method therefor | |
US20190011945A1 (en) | Method and apparatus to utilize a digital-time-conversion (dtc) based clocking in computing systems | |
CN101803195B (zh) | 具有可调频率的信号发生器 | |
US7532665B2 (en) | Wireless communication apparatus and method, and computer program | |
US8526559B2 (en) | Communication systems and clock generation circuits thereof with reference source switching | |
JP2009141506A (ja) | 受信装置、受信方法 | |
KR20160032729A (ko) | 신호 송수신 방법 및 장치 | |
CN101414820B (zh) | 一种数字频率合成及同步电路 | |
US20100239059A1 (en) | Transmission method and transmission apparatus | |
US20150263849A1 (en) | Phase adjustment circuit and method, and data transmission apparatus and system | |
US10644870B2 (en) | Clock recovery system | |
KR102520096B1 (ko) | 인코딩된 멀티-레인 n-팩토리얼 및 다른 멀티-와이어 통신 시스템들 | |
US10698439B1 (en) | Efficient clock forwarding scheme | |
US9054714B2 (en) | Clock recovery circuit and clock and data recovery circuit | |
JP2007312321A (ja) | シリアル・パラレル変換用の半導体集積回路 | |
CN115967408A (zh) | 信号接收方法、装置、电子设备和存储介质 | |
Qin | 13.2: Equalizer and Clock/Data Recovery Circuits in SDICs for Intra‐Panel Interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |