CN112838860A - 数据输出方法、装置和系统 - Google Patents
数据输出方法、装置和系统 Download PDFInfo
- Publication number
- CN112838860A CN112838860A CN201911160575.9A CN201911160575A CN112838860A CN 112838860 A CN112838860 A CN 112838860A CN 201911160575 A CN201911160575 A CN 201911160575A CN 112838860 A CN112838860 A CN 112838860A
- Authority
- CN
- China
- Prior art keywords
- data
- clock signal
- output
- data output
- target phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 42
- 230000005540 biological transmission Effects 0.000 description 22
- 230000001360 synchronised effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 210000001503 joint Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请涉及一种数据输出方法、数据输出装置以及数据输出系统；所述数据输出方法包括：获取目标相位参数；根据所述目标相位参数得到内部时钟信号和随路时钟信号；根据所述内部时钟信号获取待输出数据；以及输出所述待输出数据和所述随路时钟信号。本申请解决了发送视频信号时接收端的时序约束难以满足的问题，避免造成接收端数据采样错误，图像出现闪点。
Description
技术领域
本申请涉及数据传输技术领域，尤其涉及到一种数据输出方法、数据输出装置以及数据输出系统。
背景技术
目前一般采用源同步接口在两个FPGA板卡之间进行视频信号的传输，但由于源同步接口频率较高，并且当接收端的源同步接口需要对接多种类型的发送端如FPGA或者ASIC子卡时，接收端的时序约束将难以满足，导致在部分情况下，接收端数据采样错误，图像出现闪点。
发明内容
因此，本申请实施例提出一种数据输出方法、数据输出装置和数据输出系统，其可以解决视频信号传输过程中接收端的时序约束难以满足导致数据采样错误的问题。
具体地，本申请实施例提出一种数据输出方法，所述数据输出方法包括：获取目标相位参数；根据所述目标相位参数得到内部时钟信号和随路时钟信号；根据所述内部时钟信号获取待输出数据；以及输出所述待输出数据和所述随路时钟信号。
在现有技术中，传输视频信号时，由于视频信号接口频率较高，并且当接收端接口需要对接多种类型的发送端如FPGA或者ASIC子卡时，接收端的时序约束将难以满足，导致在部分情况下，接收端数据采样错误，图像出现闪点。本申请实施例通过获取目标相位参数并根据目标相位参数得到内部时钟信号和随路时钟信号，根据内部时钟信号获取待输出数据并将其与随路时钟信号输出，可以实现接收端根据随路时钟信号进行数据采样，而随路时钟信号根据目标相位参数得到，能够避免由于视频信号接口频率高或接收端接口需要对接多种类型的发送端时接收端的时序约束难以满足的问题，避免造成接收端数据采样错误，图像出现闪点。
在本申请的一个实施例中，所述获取目标相位参数，包括：接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数。
可选地，在本申请的一个实施例中，所述获取目标相位参数，包括：通过第一接口接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数。
具体地，在本申请中，数据发送设备上设置有用于接收相位调节命令的接口，该接口能够实现数据发送设备和数据接收设备之间的交互。
在本申请的一个实施例中，所述根据所述目标相位参数得到内部时钟信号和随路时钟信号，包括：根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及将当前时钟信号的相位更改为零得到所述内部时钟信号。
在本申请的一个实施例中，所述输出所述待输出数据和所述随路时钟信号，包括：缓存所述待输出数据；读取缓存将所述待输出数据和所述随路时钟信号输出。
另外，本申请实施例提出一种数据输出装置，包括：相位参数获取模块，用于获取目标相位参数；时钟信号获得模块，用于根据所述目标相位参数得到随路时钟信号和内部时钟信号；数据获取模块，用于根据所述内部时钟信号获取待输出数据；数据输出模块，用于输出所述待输出数据和所述随路时钟。
在本申请的一个实施例中，所述时钟信号获得模块具体用于：根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及将当前时钟信号的相位更改为零得到所述内部时钟信号。
再者，本申请实施例提出一种数据输出装置，包括：微控制器和连接所述微控制器的可编程逻辑器件；其中，所述可编程逻辑器件用于实现如上述中任意一项所述的数据输出方法。
在本申请的一个实施例中，所述可编程逻辑器件包括：命令解析模块，用于接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数；PLL配置模块，用于将所述目标相位参数进行格式转换得到目标格式参数；PLL调相模块，用于解析所述目标格式参数得到所述目标相位参数，以及根据所述目标相位参数得到内部时钟信号和随路时钟信号；数据获取模块，用于根据所述内部时钟信号获取待输出数据；以及数据输出模块，用于输出所述待输出数据；信号输出模块，用于输出所述随路时钟信号。
在本申请的一个实施例中，所述数据输出模块包括：存储单元，用于存储所述待输出数据；输出单元，用于读取存储的所述待输出数据并输出。
再者，本申请提出一种数据输出系统，包括：数据输出装置和连接所述数据输出装置的数据接收装置；所述数据接收装置用于检测由所述数据输出装置输出的数据是否出错，并在检测所述数据出错后，下发相位调节指令至所述数据输出装置；所述数据输出装置用于根据所述相位调节指令执行如上述中任意一项所述的数据输出方法。
再者，本申请实施例提出一种数据输出系统，包括存储器和连接所述存储器的处理器；所述存储器存储计算机程序，所述处理器运行所述计算机程序时执行如上述中任意一项所述的数据输出方法。
再者，本申请实施例提出一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令，所述计算机可执行指令用于执行如上述中的任意一项所述的数据输出方法。
由上可知，本申请上述技术特征可以具有如下一个或多个有益效果：数据发送端接收由数据接收设备发送相位调节命令，解析该命令得到目标相位参数，能够对当前时钟信号进行调节得到内部时钟信号和随路时钟信号，数据接收端能够根据随路时钟信号进行数据采样，因此可以实现数据采样窗口滑动的功能，使得数据接收端能够找到数据采样的最佳时刻，保证数据采样正确，数据和时钟信号的相位关系可动态调节，数据发送端可兼容不同的数据接收端，数据接收端也可兼容不同的数据发送端，都能够满足时序约束，实现数据稳定传输。
通过以下参考附图的详细说明，本申请的其他方面的特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本申请的范围的限定。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请第一实施例的数据输出方法的流程图；
图2为本申请第二实施例的数据输出装置的结构示意图；
图3为本申请第三实施例的数据输出装置的结构示意图；
图4为本申请第四实施例的数据输出系统的结构示意图；
图5为本申请第五实施例的数据输出系统的结构示意图；
图6为本申请第六实施例的计算机存储介质的结构示意图。
附图标记说明
S11-S17：数据输出方法的步骤；
20：数据输出装置；201：相位参数获取模块；203：时钟信号获得模块；205：数据获取模块；207：数据输出模块；
30：数据输出装置；31：微控制器；32：可编逻辑器件；321：命令解析模块；322：PLL配置模块；323：PLL调相模块；324：数据获取模块；325：数据输出模块；326：信号输出模块；3251：存储单元；3252：输出单元；
40：数据输出系统；401：数据输出装置；402：数据接收装置；
50：数据输出系统；501：存储器；502：处理器；
60：计算机存储介质。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以互相组合。下面将参考附图并结合实施例来说明本申请。
为了使本领域普通技术人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例，都应当属于本申请的保护范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等适用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外。术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备国有的其它步骤或单元。
还需要说明的是，本申请中多个实施例的划分仅是为了描述的方便，不应构成特别的限定，各种实施例中的特征在不矛盾的情况下可以相结合，相互引用。
【第一实施例】
参见图1和图2，本申请第一实施例提出的一种数据输出方法，该方法可以由可编程逻辑器件执行。该方法例如包括步骤S11至步骤S17。
步骤S11：获取目标相位参数；
步骤S13：根据所述目标相位参数得到内部时钟信号和随路时钟信号；
步骤S15：根据所述内部时钟信号获取待输出数据；以及
步骤S17：输出所述待输出数据和所述随路时钟信号。
在步骤S11中，获取目标相位参数进一步可以包括：数据发送设备接收相位调节命令，并对该相位调节命令进行解析以获得目标相位参数。如图2所示，虚线框内表示为数据发送设备，可选地，该数据发送设备可以用于将视频源信号转化为源同步接口信号输出，数据发送设备可以为串行数字接口(serial digital interface，SDI)子卡，该SDI子卡用于将SDI信号转为源同步接口信号。数据接收设备可以为视频处理设备。数据发送设备和数据接收设备之间通过源同步接口进行连接以传递数据。所述数据接收设备还可以通过串口与数据发送设备进行连接，例如当所述数据接收设备接收到的视频信号存在错误时通过所述串口发送所述相位调节命令至数据发送设备。所述的数据发送设备和数据接收设备例如为FPGA板卡(即，两个FPGA板卡之间数据传输)或专用集成电路。提到的目标相位参数例如可以表示为目标相位值，所述目标相位值的取值范围例如在0-360度之间。提到的相位调节命令例如为目标相位参数根据串口协议打包得到的。提到的串口例如为UART接口。
进一步地，可以通过多种方式获取目标相位参数。作为可选地一例，当所述数据接收设备接收到的视频信号存在错误时，会在0-360度相位值之间依次取值作为所述目标相位参数，并在每次取值得到所述目标相位参数后执行本实施例所述的数据输出方法。因此根据每次调节时钟相位后得到的数据采样结果，能够获得视频信号采样正确的时钟相位值区间。
例如，视频处理设备接收到视频信号存在错误时，会在在0-360度相位值之间选取一个值(例如，10)作为目标相位参数，SDI子卡接收到该目标相位参数之后根据该目标相位参数发送数据，视频处理设备基于该数据进行采样，假设依然采样错误，视频处理设备会重新确定一个值(例如，11)，作为目标相位参数，并重复上述过程，直至采样正确。
在步骤S13中，根据所述目标相位参数得到内部时钟信号和随路时钟信号进一步包括：根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及将当前时钟信号的相位更改为零得到所述内部时钟信号。
如图2所示，对当前时钟信号进行相位调节例如可以通过PLL(锁相环)进行调节，并将调节得到的所述内部时钟信号CLK0和随路时钟信号CLK1输出。其中，内部时钟信号CLK0例如调节为零相位输出，随路时钟信号CLK1根据目标相位参数进行调节，例如调节为目标相位值进行输出。需要说明的是，锁相环调节时钟相位时经由AXI lite接口接收数据，因此在将目标相位参数发送到锁相环之前，还需要将目标相位参数按照AXI lite协议打包发出。当然本发明并不以锁相环调相为限，其他可以调节时钟相位的电路均适用于本实施例。
在步骤S15中，提到的待输出数据例如为视频信号，例如包括视频数据，行视频信号、帧视频信号、或者场视频信号等。根据所述内部时钟信号获取待输出数据例如为：根据零相位时钟信号获取串行数据流。此处需要说明的是，内部时钟信号主要用于内部获取数据使用，并不会随数据输出。
在步骤S17中，输出所述待输出数据和所述随路时钟信号进一步包括：缓存所述待输出数据；读取缓存将所述待输出数据和所述随路时钟信号输出。待输出数据例如缓存在IOB模块(输出缓冲器)的存储单元即寄存器中，寄存器到焊接点的时间延迟为定值。将待输出的数据流进行缓存后输出，如此一来数据传输到达源同步接口的延迟被约束为定值。将随路时钟信号输出，随路时钟信号能够根据目标相位参数进行相位调节，同时数据接收端根据随路时钟信号进行数据采样，因此可以实现数据采样窗口滑动的功能，使得数据接收端能够找到数据采样的最佳时刻，减少源同步接口数据传输发生错误的概率，提高数据传输稳定性，保证数据采样正确。
在现有技术中，FPGA板卡间传输视频信号时通过调节时钟相位来确保数据采样窗口的正确性，但是现有的FPGA方案虽然支持相位调节，但是并不支持动态相位调节，即当FPGA程序确定之后，数据和时钟的关系即确定，当发送端需要对接不同的接收端时，需要对FPGA匹配多个版本的程序，导致维护困难，难以确认最佳数据采样窗口。此外，现有的另一个方案通过将发送端的FPGA以固定相位输出，然后将接收端按照此规则进行约束，来确保采样窗口的正确性，但是当接收端需要兼容多个子卡时，取不同子卡对应的采样窗口的重叠区域进行约束，导致重叠区域变小，且子卡数量越多，重叠区域越小，导致接收端时序难以满足，出现采样错误。
本实施例相对于前述现有技术，其通过目标相位参数对当前时钟信号进行调节得到内部时钟信号和随路时钟信号，根据内部时钟信号获得待输出数据并将待输出数据和随路时钟信号一同输出，避免了现有技术中当FPGA程序确定之后，数据和时钟的关系即确定，发送端需要对接不同的接收端时，由于不同接收端FPGA的时钟相位不同，需要对发送端FPGA匹配不同版本的程序以完成数据传输，因此能够避免现有技术可能导致的维护困难，以及难以确认最佳数据采样窗口的问题，也避免了将发送端的FPGA以固定相位输出，然后将接收端按照此规则进行约束，接收端需要兼容多个子卡时，取不同子卡对应的采样窗口的重叠区域进行约束，导致重叠区域变小，且子卡数量越多，重叠区域越小，导致接收端时序难以满足，出现采样错误，实现了提高源同步接口兼容性和提高源同步接口调试效率的效果。
综上所述，本实施例提供的一种数据输出方法，通过数据发送端接收由数据接收设备发送相位调节命令，解析该命令得到目标相位参数，能够对当前时钟信号进行调节得到内部时钟信号和随路时钟信号，根据内部时钟信号获得待输出数据并将待输出的数据流进行缓存后输出，如此一来数据传输到达源同步接口的延迟被约束为定值；再者，将随路时钟信号与待输出数据一同输出，数据接收端能够根据随路时钟信号对接收的待输出数据进行数据采样，因此可以实现数据采样窗口滑动的功能，使得数据接收端能够找到数据采样的最佳时刻，保证数据采样正确，数据和时钟信号的相位关系可动态调节，数据发送端可兼容不同的数据接收端，数据接收端也可兼容不同的数据发送端，都能够满足时序约束，实现数据稳定传输。
【第二实施例】
如图2所示，本申请第二实施例提供了一种数据输出装置。数据输出装置20包括：相位参数获取模块201、时钟信号获得模块203、数据获取模块205以及数据输出模块207。
其中，相位参数获取模块201用于获取目标相位参数。时钟信号获得模块203用于根据所述目标相位参数得到随路时钟信号和内部时钟信号。数据获取模块205用于根据所述内部时钟信号获取待输出数据。数据输出模块207用于输出所述待输出数据和所述随路时钟。
进一步地，时钟信号获得模块203具体用于：根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及将当前时钟信号的相位更改为零得到所述内部时钟信号。
本实施例上述数据输出装置20所实现的数据输出方法如前述第一实施例所述，故在此不再进行详细讲述。可选地，第二实施例中的各个模块、单元和上述其他操作或功能分别为了实现本申请第一实施例中的方法，为了简洁，不在此赘述。
综上所述，本申请第二实施例提供的一种数据输出装置，通过数据发送端接收由数据接收设备发送相位调节命令，解析该命令得到目标相位参数，能够对当前时钟信号进行调节得到内部时钟信号和随路时钟信号，根据内部时钟信号获得待输出数据并将待输出的数据流进行缓存后输出，如此一来数据传输到达源同步接口的延迟被约束为定值；再者，数据接收端能够根据随路时钟信号进行数据采样，因此可以实现数据采样窗口滑动的功能，使得数据接收端能够找到数据采样的最佳时刻，保证数据采样正确，数据和时钟信号的相位关系可动态调节，数据发送端可兼容不同的数据接收端，数据接收端也可兼容不同的数据发送端，都能够满足时序约束，实现数据稳定传输。
【第三实施例】
如图3所示，本申请第三实施例提供了一种数据输出装置。数据输出装置30包括微控制器31和连接微控制器31的可编程逻辑器件32。其中，可编程逻辑器件用于实现如第一实施例所述的数据输出方法。关于数据输出方法的具体描述可参考第一实施例，为了简洁在此不再赘述。
如图3所示，可编程逻辑器件32进一步包括：命令解析模块321、PLL配置模块322、PLL调相模块323、数据获取模块324、数据输出模块325以及信号输出模块326。
其中，命令解析模块321用于接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数。PLL配置模块322用于将所述目标相位参数进行格式转换得到目标格式参数。PLL调相模块323用于解析所述目标格式参数得到所述目标相位参数，以及根据所述目标相位参数得到内部时钟信号和随路时钟信号。数据获取模块324用于根据所述内部时钟信号获取待输出数据。数据输出模块325用于输出所述待输出数据。信号输出模块326用于输出所述随路时钟信号。
如图3所示，数据输出模块325进一步包括存储单元3251和输出单元3252，存储单元3251用于存储所述待输出数据，输出单元3252用于读取存储的所述待输出数据并输出。数据输出模块325例如为输出缓冲器(IOB)，IOB可以通过IOB模块的存储单元3251输出，也可以直接输出。当信号经过IOB模块的存储单元3251输出时，可以保证输出数据的延时约束为定值。
其中，微控制器31例如为MCU(Microcontroller Unit：微控制单元)，又称单片微型计算机(Single Chip Microcomputer)或者单片机；或者是其他具有一定的数据处理及运算能力的微处理器，比如ARM处理器和DSP处理器等。可编程逻辑器件32例如为FPGA(Field－Programmable Gate Array，现场可编程门阵列)或其他类似逻辑器件。
本实施例上述数据输出装置中可编程逻辑器件所实现的数据输出方法如前述第一实施例所述，故在此不再进行详细讲述。
综上所述，本申请第三实施例提供的一种数据输出装置，通过接收由数据接收设备发送相位调节命令，解析该命令得到目标相位参数，能够对当前时钟信号进行调节得到内部时钟信号和随路时钟信号，根据内部时钟信号获得待输出数据并将待输出的数据流进行缓存后输出，如此一来数据传输到达源同步接口的延迟被约束为定值；再者，数据接收端能够根据随路时钟信号进行数据采样，因此可以实现数据采样窗口滑动的功能，使得数据接收端能够找到数据采样的最佳时刻，保证数据采样正确，数据和时钟信号的相位关系可动态调节，可兼容不同的数据接收端，数据接收端也可兼容不同的数据发送端，都能够满足时序约束，实现数据稳定传输。
【第四实施例】
图4为本申请第四实施例提供一种数据输出系统40，如图4所示，数据输出系统40包括：数据输出装置401和连接所述数据输出装置的数据接收装置402。
其中，数据接收装置402用于检测由数据输出装置401输出的数据是否出错，并在检测所述数据出错后，下发相位调节指令至所述数据输出装置401；数据输出装置401用于根据所述相位调节指令执行如第一实施例所述的数据输出方法。数据输出装置401具体执行的数据输出方法的介绍可参考第一实施例，举例而言，数据输出装置401可以获取目标相位参数；根据所述目标相位参数得到内部时钟信号和随路时钟信号；根据所述内部时钟信号获取待输出数据；以及输出所述待输出数据和所述随路时钟信号。
数据输出装置401和数据接收装置402例如为FPGA板卡或者ASIC(ApplicationSpecific Integrated Circuit，专用集成电路)子卡。
综上所述，本申请第四实施例提供的一种数据输出系统，通过数据输出装置接收由数据接收设备发送相位调节命令，解析该命令得到目标相位参数，能够对当前时钟信号进行调节得到内部时钟信号和随路时钟信号，根据内部时钟信号获得待输出数据并将待输出的数据流进行缓存后输出，如此一来数据传输到达源同步接口的的延迟被约束为定值；再者，数据接收端能够根据随路时钟信号进行数据采样，因此可以实现数据采样窗口滑动的功能，使得数据接收端能够找到数据采样的最佳时刻，保证数据采样正确，数据和时钟信号的相位关系可动态调节，数据发送端可兼容不同的数据接收端，数据接收端也可兼容不同的数据发送端，都能够满足时序约束，实现数据稳定传输。
【第五实施例】
图5为本申请第五实施例提供的一种数据输出系统。如图5所示，数据输出系统50包括：存储器501和连接存储器501的一个或多个处理器502。存储器501存储有计算机程序，处理器502用于执行所述计算机程序以实现如第一实施例所述的数据输出方法，为了简洁在此不再赘述，且本实施例提供的数据输出系统50的有益效果与第一实施例提供的数据输出方法的有益效果相同。
【第六实施例】
图6为本申请第六实施例提供的一种计算机存储介质。如图6所示，计算机存储介质60存储有计算机可执行指令，所述计算机可执行指令包括用于执行如第一实施例所述的数据输出方法。具体数据输出方法可参考第一实施例所述的数据输出方法，为了简洁在此不再赘述，且本实施例提供的计算机存储介质60的有益效果同第一实施例提供的数据输出方法的有益效果相同。
通过以上的实施方式描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出的贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、光盘和磁盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分的方法。
显然，本领域的技术人员应该明白，上述的本申请的各模块或各方法步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
Claims (10)
1.一种数据输出方法，其特征在于，包括：
获取目标相位参数；
根据所述目标相位参数得到内部时钟信号和随路时钟信号；
根据所述内部时钟信号获取待输出数据；以及
输出所述待输出数据和所述随路时钟信号。
2.根据权利要求1所述的数据输出方法，其特征在于，所述获取目标相位参数，包括：
接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数。
3.根据权利要求1所述的数据输出方法，其特征在于，所述根据所述目标相位参数得到内部时钟信号和随路时钟信号，包括：
根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及
将当前时钟信号的相位更改为零得到所述内部时钟信号。
4.根据权利要求1所述的数据输出方法，其特征在于，所述输出所述待输出数据和所述随路时钟信号，包括：
缓存所述待输出数据；
读取缓存的所述待输出数据，并将所述待输出数据和所述随路时钟信号输出。
5.一种数据输出装置，其特征在于，包括：
相位参数获取模块，用于获取目标相位参数；
时钟信号获得模块，用于根据所述目标相位参数得到随路时钟信号和内部时钟信号；
数据获取模块，用于根据所述内部时钟信号获取待输出数据；
数据输出模块，用于输出所述待输出数据和所述随路时钟。
6.根据权利要求5所述的数据输出装置，其特征在于，所述时钟信号获得模块具体用于：
根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及
将当前时钟信号的相位更改为零得到所述内部时钟信号。
7.一种数据输出装置，其特征在于，包括：微控制器和连接所述微控制器的可编程逻辑器件；
其中，所述可编程逻辑器件用于实现如权利要求1-4中任意一项所述的数据输出方法。
8.根据权利要求7所述的数据输出装置，其特征在于，所述可编程逻辑器件包括：
命令解析模块，用于接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数；
PLL配置模块，用于将所述目标相位参数进行格式转换得到目标格式参数；
PLL调相模块，用于解析所述目标格式参数得到所述目标相位参数，以及根据所述目标相位参数得到内部时钟信号和随路时钟信号；
数据获取模块，用于根据所述内部时钟信号获取待输出数据；以及
数据输出模块，用于输出所述待输出数据；
信号输出模块，用于输出所述随路时钟信号。
9.根据权利要求8所述的数据输出装置，所述数据输出模块包括：
存储单元，用于存储所述待输出数据；
输出单元，用于读取存储的所述待输出数据并输出。
10.一种数据输出系统，其特征在于，包括：
数据输出装置和连接所述数据输出装置的数据接收装置；
所述数据接收装置用于检测由所述数据输出装置输出的数据是否出错，并在检测所述数据出错后，下发相位调节指令至所述数据输出装置；
所述数据输出装置用于根据所述相位调节指令执行如权利要求1-4中任意一项所述的数据输出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911160575.9A CN112838860A (zh) | 2019-11-23 | 2019-11-23 | 数据输出方法、装置和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911160575.9A CN112838860A (zh) | 2019-11-23 | 2019-11-23 | 数据输出方法、装置和系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112838860A true CN112838860A (zh) | 2021-05-25 |
Family
ID=75921849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911160575.9A Pending CN112838860A (zh) | 2019-11-23 | 2019-11-23 | 数据输出方法、装置和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112838860A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117009267A (zh) * | 2023-10-07 | 2023-11-07 | 成都博宇利华科技有限公司 | 源同步数据流中插入时间信息的方法 |
| CN117812197A (zh) * | 2024-02-27 | 2024-04-02 | 武汉精立电子技术有限公司 | 时间同步方法及图像信号发生装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820966A (zh) * | 2012-07-26 | 2012-12-12 | 武汉滨湖电子有限责任公司 | 一种串行数据的随路时钟提取方法 |
| CN104348471A (zh) * | 2013-07-24 | 2015-02-11 | 三星电子株式会社 | 时钟数据恢复方法和电路 |
| CN104571264A (zh) * | 2014-12-29 | 2015-04-29 | 大唐移动通信设备有限公司 | 一种时延调整方法和装置 |
| CN106850178A (zh) * | 2016-12-26 | 2017-06-13 | 中国科学院长春光学精密机械与物理研究所 | 多路高速串行图像数据的传输系统 |
-
2019
- 2019-11-23 CN CN201911160575.9A patent/CN112838860A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820966A (zh) * | 2012-07-26 | 2012-12-12 | 武汉滨湖电子有限责任公司 | 一种串行数据的随路时钟提取方法 |
| CN104348471A (zh) * | 2013-07-24 | 2015-02-11 | 三星电子株式会社 | 时钟数据恢复方法和电路 |
| CN104571264A (zh) * | 2014-12-29 | 2015-04-29 | 大唐移动通信设备有限公司 | 一种时延调整方法和装置 |
| CN106850178A (zh) * | 2016-12-26 | 2017-06-13 | 中国科学院长春光学精密机械与物理研究所 | 多路高速串行图像数据的传输系统 |
Non-Patent Citations (1)
| Title |
|---|
| 陈莹;高双成;: "基于FPGA的LVDS接口应用", 电子科技, pages 8 - 12 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117009267A (zh) * | 2023-10-07 | 2023-11-07 | 成都博宇利华科技有限公司 | 源同步数据流中插入时间信息的方法 |
| CN117009267B (zh) * | 2023-10-07 | 2024-01-30 | 成都博宇利华科技有限公司 | 源同步数据流中插入时间信息的方法 |
| CN117812197A (zh) * | 2024-02-27 | 2024-04-02 | 武汉精立电子技术有限公司 | 时间同步方法及图像信号发生装置 |
| CN117812197B (zh) * | 2024-02-27 | 2024-05-28 | 武汉精立电子技术有限公司 | 时间同步方法及图像信号发生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8205110B2 (en) | Synchronous operation of a system with asynchronous clock domains | |
| RU2404517C2 (ru) | Не допускающая сбоев схема мультиплексора синхросигналов и способ работы | |
| US11671194B2 (en) | Technologies for high-precision timestamping of packets | |
| CN109254941B (zh) | 基于fpga的串行信号时钟同步方法、串转并方法及装置 | |
| CN112838860A (zh) | 数据输出方法、装置和系统 | |
| CN110708133B (zh) | 一种基于fpga的系统内时钟同步和时间同步的方法及装置 | |
| US6516420B1 (en) | Data synchronizer using a parallel handshaking pipeline wherein validity indicators generate and send acknowledgement signals to a different clock domain | |
| US10122484B1 (en) | Technologies for internal time syncrhonization | |
| CN111930176B (zh) | 多路lvds数据处理装置及方法 | |
| US10536260B2 (en) | Baseband integrated circuit for performing digital communication with radio frequency integrated circuit and device including the same | |
| US11438003B2 (en) | ADC sampling data identification method and system, integrated circuit and decoding device | |
| CN113491082B (zh) | 一种数据处理装置 | |
| US9124416B2 (en) | Method for determining phase of clock used for reception of parallel data, receiving circuit, and electronic apparatus | |
| US8555104B2 (en) | Frequency adapter utilized in high-speed internal buses | |
| CN112148655B (zh) | 多位数据跨时钟域的处理方法及装置 | |
| CN110046125B (zh) | 一种同频连续串行数据同步方法及装置 | |
| CN113726693A (zh) | 一种fpga片间低速并行异步通信方法及通信系统 | |
| KR101193057B1 (ko) | 복수의 센서 데이터 입력 방법 및 장치 | |
| WO2023087588A1 (zh) | 采样电路、采样电路的使用方法、存储介质、电子装置 | |
| CN113626355B (zh) | 实现串行接口全双工通信的从机芯片的电路结构 | |
| CN117097432B (zh) | 分布式高速信号收发系统的时钟同步方法、装置及介质 | |
| CN112260814B (zh) | 高速串行通信的数据相位校正方法、电子装置和存储介质 | |
| CN113626356B (zh) | 实现串行接口全双工通信的主机芯片的电路结构 | |
| CN109726158A (zh) | 一种多通道串行数据恢复方法和装置 | |
| CN116149428A (zh) | 一种多频率异步时钟域数据处理方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |