CN117097432B - 分布式高速信号收发系统的时钟同步方法、装置及介质 - Google Patents
分布式高速信号收发系统的时钟同步方法、装置及介质 Download PDFInfo
- Publication number
- CN117097432B CN117097432B CN202311349284.0A CN202311349284A CN117097432B CN 117097432 B CN117097432 B CN 117097432B CN 202311349284 A CN202311349284 A CN 202311349284A CN 117097432 B CN117097432 B CN 117097432B
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- compensation
- local
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 230000001360 synchronised effect Effects 0.000 claims description 122
- 238000012545 processing Methods 0.000 claims description 81
- 230000008569 process Effects 0.000 claims description 51
- 230000005540 biological transmission Effects 0.000 claims description 25
- 230000000630 rising effect Effects 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 6
- 230000011664 signaling Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 22
- 230000009467 reduction Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000008054 signal transmission Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 108700009949 PTP protocol Proteins 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种分布式高速信号收发系统的时钟同步方法、装置及介质，本发明在进行时钟同步时，将本地端发送到远端的同步信号再环回到本地端进行比对，通过信号对比来实现延迟补偿，可在整个系统中形成一个分布式工作的锁相环路，基于此，不仅可将同步所需的参考时钟信号与秒脉冲信号从本地端复制到远端，而且还可保证两端所使用时钟同步信号的相位和频率的一致性；如此，可保障系统中各节点进行数据采集的同步性；由此，本发明无需传统方式来实现时钟同步，避免了传统方法所存在的容易造成信号质量下降、精度下降以及易受GPS信号影响的问题，同时，也无需增加额外的功分器、延迟线、GPS天线以及其他硬件，从而可降低整个系统的设计复杂度和成本。
Description
技术领域
本发明属于分布式高速信号收发技术领域，具体涉及一种分布式高速信号收发系统的时钟同步方法、装置及介质。
背景技术
由于分布式收发系统中的各个节点存在时钟偏差、频率偏差和相位偏差等问题，因此，可能会导致数据出现失真、噪声和干扰等现象，从而影响系统的性能和准确性，基于此，需要通过一定的设备和方法，将一个外部或内部的时钟源（例如GPS或原子钟）产生的高精度、高稳定的PPS（Pulse Per Second，秒脉冲信号）和10MHz信号，分发到分布式收发系统中的各个节点中，以使得各个节点能够接收到同频同相的时钟信号，并根据这些时钟信号来进行时钟同步，从而同步实现数据的采集、发射、处理和传输，进而保证整个系统的同步性能和数据质量。
目前，分布式收发系统中的时钟同步方法大多为以下三种，其一为：将PPS和10MHz参考信号采用扇出逐级传递的方法进行分配；其二为：使用GPS纪律振荡器（GPSDO）作为时钟源，输出与UTC同步的1PPS信号和与1PPS相干的10MHz信号，并通过电缆或光纤将这些信号分发到各个数据采集站；其三为：使用分布式数据采集系统自身的通信协议来实现时钟同步，例如，使用IEEE 1588精确时间协议（PTP），其是一种基于以太网的时间同步协议，可以在网络中的设备之间交换时间信息，并根据网络延迟进行补偿，实现亚微秒级的时间精度。
但是前述三种时钟同步方法存在以下不足：
第一种方法在进行时钟同步时，存在以下三种缺陷：（1）每经过一级功分器，PPS和10MHz信号的幅度都会减小一半，如此，则会导致信号质量下降，且还需要增加放大器来补偿信号损耗，增加了成本和复杂度；（2）每经过一级功分器时，PPS和10MHz信号的延迟都会增加一定的时间，由此，则会导致信号相位不同步，且还需要增加延迟线来调整信号相位，增加了难度和不确定性；（3）每经过一级功分器，PPS和10MHz信号的噪声和失真都会累积一定的程度，基于此，则会导致信号精度下降，且还需要增加滤波器来抑制噪声和失真，增加了损耗和限制。
第二种方法在进行时钟同步时，需要为每个数据采集站安装GPS接收机和天线，不仅增加了成本和复杂度，而且可能受到GPS信号的干扰或中断，无法输出准确的时间和频率信号，对GPS信号的可靠性和连续性有较高的要求。
第三种方法在进行时钟同步时，需要系统支持PTP协议，增加了系统设计的复杂度，而且可能受到网络拓扑或设备性能的限制，且如果网络拓扑发生变化，或者设备之间的处理能力不均衡，那么PTP协议就会消耗更多的资源和时间来维持时钟同步；因此，这种方式对系统的兼容性和灵活性有较高的要求。
基于前述现有技术的不足，如何开发一套适用于分布式信号收发系统的同步信号传输机制，以克服采用扇出逐级传输所存在的信号质量下降、精度下降和设计成本高的问题，采用GPS纪律振荡器（GPSDO）作为时钟源来进行时钟同步所存在的成本高和易受GPS信号影响的问题，以及采用通信协议来实现时钟同步所存在的系统设计复杂度高的问题，已成为分布式信号收发系统的信号传输领域的研究热点。
发明内容
本发明的目的是提供一种分布式高速信号收发系统的时钟同步方法、装置及介质，用以解决现有技术在进行时钟同步时所存在的容易造成信号质量下降和精度下降，以及设计成本高和复杂度高的问题。
为了实现上述目的，本发明采用以下技术方案：
第一方面，提供了一种分布式高速信号收发系统的时钟同步方法，包括：
获取本地时钟信号、PPS信号、第一时钟延迟信息以及第一时钟同步信号，其中，所述第一时钟延迟信息是本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号；
根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一段的时钟延迟补偿处理，得到第一时钟补偿同步信号；
基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号；
根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，第一段的时钟延迟补偿处理和第二段的时钟延迟补偿处理，用于补偿各次时钟补偿闭环控制后的第二时钟同步信号，在本地系统与远端系统，以及远端系统与本地系统之间进行传输时所产生的传输延迟；
将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述远端系统，以使所述远端系统在接收到经过本次时钟补偿闭环控制后的第二时钟同步信号后，将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述本地系统，以便所述本地系统基于所述远端系统反馈的第一时钟同步信号得到下一次时钟补偿闭环控制时的第二时钟同步信号，以在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0。
基于上述公开的内容，本发明所提供的时钟同步方法，在本地端系统向远端系统分发同步触发信号的过程中引入了反馈补偿设计，即在进行时钟同步过程中，设置有闭环控制的时钟校正环路，具体的，在一次时钟同步过程中，本地系统利用其上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时的时钟延迟信息，来对远端系统反馈的第一时钟同步信号进行一次延迟补偿处理（该第一时钟同步信号是由本地系统将上一次时钟补偿闭环控制时所得到的第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号），接着，即可基于第一次补偿后的信号，来对本次时钟同步时所产生的初始时钟信号进行二次的时钟延迟补偿，得到经过本次时钟补偿闭环控制后的第二时钟同步信号；如此，经过两次的时钟延迟补偿，可补偿第二时钟同步信号由本地端传输至远端，再由远端传输至本地端所产生的传输延迟；而后，将本次时钟补偿闭环控制后的第二时钟同步信号，传输至远端系统，并不断重复前述过程，即可通过多次时钟补偿闭环控制，来使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差趋近于为0；基于此，则可使二者保持时间同步，从而完成本次时钟同步。
通过上述设计，本发明在进行时钟同步时，将本地端发送到远端的同步信号再环回到本地端进行比对，通过信号对比来实现延迟补偿，可在整个系统中形成一个分布式工作的锁相环路，基于此，不仅可将同步所需的参考时钟信号与秒脉冲信号从本地端复制到远端，而且还可以保证两端所使用时钟同步信号的相位和频率的一致性；如此，可使得系统中各个节点能够接收到同频同相的时钟信号，从而保障系统中各节点进行数据采集的同步性；由此，本发明无需采用扇出逐级方式、GPS纪律振荡器方式或通信协议方式来实现时钟同步，避免了传统方法所存在的容易造成信号质量下降、精度下降以及易受GPS信号影响的问题，同时，也无需增加额外的功分器、延迟线、GPS天线以及其他硬件，从而可降低整个系统的设计复杂度和成本。
在一个可能的设计中，根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，包括：
对所述第一时钟补偿同步信号进行解析处理，得到第一时钟补偿同步信号中的时钟信号；
基于所述第一时钟补偿同步信号中的时钟信号与所述初始时钟同步信号中的本地时钟信号，确定所述第二时钟延迟信息。
在一个可能的设计中，基于所述第一时钟补偿同步信号中的时钟信号与所述初始时钟同步信号中的本地时钟信号，确定所述第二时钟延迟信息，包括：
将所述第一时钟补偿同步信号中的时钟信号，作为本地参考时钟信号，并与本地时钟信号进行相位比较，以得到所述本地参考时钟信号与本地时钟信号之间的相位差；
根据所述相位差，得到时钟延迟时间，以将所述时钟延迟时间，作为第二时钟延迟信息；
相应的，基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，则包括：
根据所述时钟延迟时间，对所述初始时钟同步信号进行延迟补偿处理，以在延迟补偿处理后，得到经过本次时钟补偿闭环控制后的第二时钟同步信号。
在一个可能的设计中，基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号，包括：
对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到所述初始时钟同步信号。
在一个可能的设计中，对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到所述初始时钟同步信号，包括：
获取接收到所述PPS信号的上升沿时所对应的接收时刻；
基于所述接收时刻，对所述本地时钟信号在所述接收时刻时所对应下降沿处进行脉冲宽度扩展处理，以在脉冲宽度扩展处理后，得到所述初始时钟同步信号。
第二方面，提供了一种分布式高速信号收发系统的时钟同步装置，包括：
主同步单元，其中，所述主同步单元用于获取本地时钟信号、PPS信号以及第一时钟延迟信息，其中，所述第一时钟延迟信息是本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息；
从端同步单元，其中，所述从端同步单元用于获取第一时钟同步信号，并将第一时钟同步信号发送至所述主同步单元，其中，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号；
主同步单元，用于根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一段的时钟延迟补偿处理，得到第一时钟补偿同步信号；
主同步单元，用于基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号；
主同步单元，用于根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，第一段的时钟延迟补偿处理和第二段的时钟延迟补偿处理，用于补偿各次时钟补偿闭环控制后的第二时钟同步信号，在本地系统与远端系统，以及远端系统与本地系统之间进行传输时所产生的传输延迟；
主同步单元，还用于将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述远端系统，以使所述远端系统在接收到经过本次时钟补偿闭环控制后的第二时钟同步信号后，将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述本地系统，以便所述本地系统基于所述远端系统反馈的第一时钟同步信号得到下一次时钟补偿闭环控制时的第二时钟同步信号，以在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0。
在一个可能的设计中，所述主同步单元包括：基于FPGA的时钟延迟补偿IP单元和信号编码IP单元，且所述从端同步单元包括信号解码IP单元。
所述信号编码IP单元，用于接收本地时钟芯片产生的本地时钟信号以及外部输入的PPS信号，并对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到初始时钟同步信号；
所述信号解码IP单元，用于获取所述第一时钟同步信号，并将所述第一时钟同步信号发送至所述时钟延迟补偿IP单元；
所述时钟延迟补偿IP单元，用于获取所述第一时钟延迟信息，并根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一时钟延迟补偿处理，得到第一时钟补偿同步信号；
所述时钟延迟补偿IP单元，还用于根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号。
在一个可能的设计中，所述主同步单元，还用于利用所述本地时钟信号，完成本地时钟同步。
第三方面，提供了另一种分布式高速信号收发系统的时钟同步装置，以装置为电子设备为例，包括依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如第一方面或第一方面中任意一种可能设计的所述分布式高速信号收发系统的时钟同步方法。
第四方面，提供了一种存储介质，存储介质上存储有指令，当所述指令在计算机上运行时，执行如第一方面或第一方面中任意一种可能设计的所述分布式高速信号收发系统的时钟同步方法。
第五方面，提供了一种包含指令的计算机程序产品，当指令在计算机上运行时，使计算机执行如第一方面或第一方面中任意一种可能设计的所述分布式高速信号收发系统的时钟同步方法。
有益效果：
（1）本发明在进行时钟同步时，将本地端发送到远端的同步信号再环回到本地端进行比对，通过信号对比来实现延迟补偿，可在整个系统中形成一个分布式工作的锁相环路，基于此，不仅可将同步所需的参考时钟信号与秒脉冲信号从本地端复制到远端，而且还可以保证两端所使用时钟同步信号的相位和频率的一致性；如此，可使得系统中各个节点能够接收到同频同相的时钟信号，从而保障系统中各节点进行数据采集的同步性；由此，本发明无需采用扇出逐级方式、GPS纪律振荡器方式或通信协议方式来实现时钟同步，避免了传统方法所存在的容易造成信号质量下降、精度下降以及易受GPS信号影响的问题，同时，也无需增加额外的功分器、延迟线、GPS天线以及其他硬件，从而可降低整个系统的设计复杂度和成本。
（2）本发明在进行时钟同步时，将本地时钟信号和PPS信号合并编码为一个信号来进行传输，如此，可使两信号接合在一条线缆中进行传输，节约了传输信道，降低了系统的维护难度，提升了系统的可靠性。
附图说明
图1为本发明实施例提供的分布式高速信号收发系统的时钟同步方法的步骤流程示意图；
图2为本发明实施例提供的分布式高速信号收发系统的时钟同步装置的结构示意图；
图3为本发明实施例提供的主同步单元的结构示意图；
图4为本发明实施例提供的从端同步单元的结构示意图；
图5为本发明实施例提供的本地系统和远端系统的时钟同步示意图；
图6为本发明实施例提供的分布式高速信号收发系统的时钟同步装置的一种应用示意图；
图7为本发明实施例提供的分布式高速信号收发系统的时钟同步装置的另一种应用示意图；
图8为本发明实施例提供的电子设备的结构示意图；
图9为本发明实施例提供的本地系统进行两段延迟的示意图；
图10为图7中的A模块的结构示意图；
图11为图7中的B模块的结构示意图；
图12为图7中的C模块的结构示意图；
图13为图7中的D模块的结构示意图；
图14为图7中的E模块的结构示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图和实施例或现有技术的描述对本发明作简单地介绍，显而易见地，下面关于附图结构的描述仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本发明，但并不构成对本发明的限定。
应当理解，尽管本文可能使用术语第一、第二等等来描述各种单元，但是这些单元不应当受到这些术语的限制。这些术语仅用于区分一个单元和另一个单元。例如可以将第一单元称作第二单元,并且类似地可以将第二单元称作第一单元，同时不脱离本发明的示例实施例的范围。
应当理解，对于本文中可能出现的术语“和/或”，其仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况；对于本文中可能出现的术语“/和”，其是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A，单独存在A和B两种情况；另外，对于本文中可能出现的字符“/”，一般表示前后关联对象是一种“或”关系。
实施例：
参见图1所示，本实施例所提供的分布式高速信号收发系统的时钟同步方法，可以在将系统同步所需要的参考时钟信号与秒脉冲信号从本地站点复制到远端站点的同时，保障本地端和远端所使用信号的相位和频率的一致性，且本方法在进行时钟同步时，将秒脉冲信号与本地时钟信号进行合并编码，如此，只需一条信道即可完成时钟同步，不仅节省了同步信号传输所需要的信道，还提高了系统的可维护性以及可靠性，适用于在分布式信号收发系统对应时钟同步领域的大规模应用于推广；在本实施例中，举例本方法可以但不限于在本地系统端侧运行，可以理解的，前述执行主体并不构成对本申请实施例的限定。
首先，阐述本方法所实现的目的，即：本地系统向远端系统分发同步触发信号的过程中，是要确保本地系统和远端系统具备相位相同的时钟同步信号（该同步信号中包含有参考时钟信号以及秒脉冲信号），这样本地系统和远端就可以利用这两个同步信号进行高速信号的采集和发送；如此，本方法则是设计有一个闭环控制校准环路，以在进行一次时钟同步时，将上一次时钟补偿闭环控制时，本地系统发送到远端系统的时钟同步信号，再由远端系统环回到本地系统进行比对，具体的，则是通过本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息，来将环回至本地的时钟同步信号进行一次延迟；而后，再将其与本地系统本次产生的本地时钟信号进行相位比对，来得到第二段时钟延迟补偿处理时的时钟延迟信息；接着，则可基于该时钟延迟信息进行初始时钟同步信号的相位的调整（即进行第二段的时钟延迟补偿处理），从而得到经过本次时钟补偿闭环控制后的第二时钟同步信号；最后，将经过本次时钟补偿闭环控制后的第二时钟同步信号再发送至远端系统，并不断重复前述环回补偿过程；如此，即可在多次时钟补偿闭环控制中，缩短远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差，从而使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为趋近于0；基于此，在一次时钟同步过程中，整个过程可形成一个分布式工作的锁相环路，而基于该环路，即可实现两端时钟同步的闭环控制，从而保证两端所使用信号具有相同的相位和频率。
经过前述原理阐述后，下述以本地系统和远端系统一次时钟同步为例，来具体阐述前述同步过程，其过程可以但不限于如下述步骤S1～S5所示。
S1. 获取本地时钟信号、PPS信号、第一时钟延迟信息以及第一时钟同步信号，其中，所述第一时钟延迟信息是本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号；在本实施例中，第一时钟同步信号可以但不限于包括对应的时钟信号和PPS信号（是经过上一次时钟补偿闭环控制后的第二时钟同步信号经过两段延迟后所得到的，两段延迟为本地—远端，以及远端—本地所产生的延迟）；可选的，本地时钟信号由本地时钟芯片产生，而PPS信号则由外部输入；基于此，本地系统在接收到本地时钟信号和PPS信号后，会基于二者，来生成用于本次时钟同步时的初始时钟同步信号。
基于此，在本次时钟同步时，则先利用前述第一时钟延迟信息，来对第一时钟同步信号进行一次延迟补偿，以补偿其环回至本地系统期间所产生的延迟；而后，再利用一次延迟后的信号，与本地时钟信号进行对比，来进行二次延迟补偿，从而得到经过本次时钟补偿闭环控制后的第二时钟同步信号；最后，将其在发送至远端系统，再由远端系统环回至本地，从而进行下一次的时钟补偿闭环控制，如此，不断循环，即可缩短远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差，从而使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为趋近于0，进而完成二者的同步。
在具体应用时，一次时钟补偿过程如下述步骤S2所示。
S2. 根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一段的时钟延迟补偿处理，得到第一时钟补偿同步信号；在本实施例中，相当于还是先解析第一时钟同步信号，得到其内部的时钟信号，而后，根据第一时钟延迟信息，来对该第一时钟同步信号中的时钟信号，来进行延迟补偿；可选的，一次延迟补偿过程可参见图9所示，即利用第一可调延迟器来进行第一时钟同步信号的一次延迟补偿。
由此通过前述设计，即可补偿第一时钟同步信号环回至本地系统期间所产生的延迟；而在完成一次延迟补偿后，则可进行二次时钟补偿；其中，在本实施例中，是先将本地时钟信号和所述PPS信号合并为一个信号（即生成初始时钟同步信号），然后再利用一次补偿后的信号，来对该合并后的信号进行二次延迟补偿，从而得到经过本次时钟补偿闭环控制后的第二时钟同步信号；可选的，初始时钟同步信号的生成过程，可以但不限于如下述步骤S3所示。
S3. 基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号；在本实施例中，是将PPS信号嵌入至本地时钟信号中，也就是对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到所述初始时钟同步信号；具体实施时，二者的合并编码实质是使用PPS信号触发本地时钟信号上的脉宽变化来实现的，其过程可以但不限于如下述步骤S21和步骤S22所示。
S31. 获取接收到所述PPS信号的上升沿时所对应的接收时刻；在具体应用时，是将PPS信号的上升沿与本地时钟信号进行比较，以10MHz的本地时钟信号为例，那么就是每10M个时钟信号的上升沿发生时，PPS信号的上升沿同步到来一次，如此，当接收到PPS信号时，直接获取其首个上升沿所对应的接收时刻，基于此，则可基于PPS信号的上升沿所对应的时刻，来进行触发判定，也就是对本地时钟信号在前述接收时刻时的下降沿进行脉冲宽度扩展处理，从而完成二者的合并；可选的，脉宽调整过程可以但不限于如下述步骤S32所示。
S32. 基于所述接收时刻，对所述本地时钟信号在所述接收时刻时所对应下降沿处进行脉冲宽度扩展处理，以在脉冲宽度扩展处理后，得到所述初始时钟同步信号；由此通过前述步骤S22，即可在每次进行时钟同步接收到PPS信号时，通过其上升沿的到来时刻，来对本地时钟信号的下降沿进行脉宽扩展，如此，即可完成本地时钟信号和PPS信号的合并编码处理；而经过处理后的本地时钟信号就同时包含了本地时钟和秒脉冲两层信号信息；在本实施例中，下降沿扩展后的脉宽，可根据实际使用而具体设定，在此不作具体限定。
基于此，前述编码方法使得原始本地时钟信号的上升沿脉宽保持不便，而仅是改变了本地时钟信号对应下降沿的脉宽；如此，在进行解码时，通过检测下降沿的脉宽变化，即可解析出相应的PPS信号和时钟信号，且本方法仅由输入信号的上升沿进行同步，因此，在进行同步时，不会影响其输出的频率信号。
由此通过前述步骤S31和步骤S32对信号合并编码的详细阐述，本发明将本地时钟信号和PPS秒脉冲信号进行合并处理，如此，使得系统的时钟同步信号可接合在一条线缆中进行传输，基于此，不仅节约了传输信道，降低了系统的维护难度，还提升了系统的可靠性。
在将本地时钟信号和PPS信号合并编码得到初始时钟同步信号后，即可利用经过一次时钟延迟补偿后的第一时钟补偿同步信号，来进行初始时钟同步信号的延迟补偿；其中，初始时钟同步信号的延迟补偿过程可以但不限于如下述步骤S4所示。
S4. 根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，第一段的时钟延迟补偿处理和第二段的时钟延迟补偿处理，用于补偿各次时钟补偿闭环控制后的第二时钟同步信号，在本地系统与远端系统，以及远端系统与本地系统之间进行传输时所产生的传输延迟；可选的，二次延迟补偿过程可以但不限于如下述步骤S41～S43所示。
S41.对所述第一时钟补偿同步信号进行解析处理，得到第一时钟补偿同步信号中的时钟信号；在本实施例中，进行初始时钟同步信号的延迟补偿处理时，实质是使用第一时钟补偿同步信号中的时钟信号，因此，需要对该第一时钟补偿同步信号进行解析处理，其中，解析过程则是检测第一时钟补偿同步信号的下降沿的脉宽变化，从而在检测到下降沿脉宽变化时，说明其含有上一次时钟同步时的PPS信号，基于此，即可得到第一时钟补偿同步信号中的时钟信号和PPS信号；在得到第一时钟补偿同步信号中的时钟信号后，则可利用该解析出的时钟信号，结合初始时钟同步信号中的本地时钟信号，来得到时钟延迟信息，其中，时钟延迟信息的确定过程如下述步骤S42所示。
S42. 基于所述第一时钟补偿同步信号中的时钟信号与所述初始时钟同步信号中的本地时钟信号，确定所述第二时钟延迟信息；在本实施例中，举例可以但不限于先将所述第一时钟补偿同步信号中的时钟信号，作为本地参考时钟信号，并与初始时钟同步信号中的本地时钟信号进行相位比较，以得到所述本地参考时钟信号与该本地时钟信号之间的相位差；然后，再根据所述相位差，得到时钟延迟时间，以将所述时钟延迟时间，作为所述第二时钟延迟信息；当然，第二时钟延迟信息，则作为下一次时钟补偿闭环控制过程中，本地系统进行第一段的时钟延迟补偿处理时所使用延迟信息。
在得到第二时钟延迟信息后，则可利用该第二时钟延迟信息来进行初始时钟同步信号的延迟补偿，从而得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，二次延迟补偿过程如下述步骤S43所示。
S43. 根据所述时钟延迟时间，对所述初始时钟同步信号进行延迟补偿处理，以在延迟补偿处理后，得到经过本次时钟补偿闭环控制后的第二时钟同步信号；可选的，二次延迟补偿的过程可参见图9所示，其中，通过对第一时钟补偿同步信号中的时钟信号，与本地时钟信号进行相位检测（即相位比较），然后通过延迟控制电路来控制第二可调延迟器，对初始时钟同步信号进行延迟补偿，如此，即可得到经过本次时钟补偿闭环控制后的第二时钟同步信号。
更进一步的，举例可以但不限于利用基于FPGA芯片所设计时钟补偿延迟电路，来实现前述两段延迟补偿，即利用时钟补偿延迟控制电路（即前述延迟控制电路）中的相位比较器来进行相位比较，并将其得到的相位差信息滤波后，传输至控制可调延迟器DLL对第一时钟同步信号进行一次补偿，然后再对初始时钟同步信号进行延迟补偿（即根据比较器输出相位差，来控制延迟线的长度，从而输出具有可调节延迟的输出时钟信号（是指经过本次时钟补偿闭环控制后的第二时钟同步信号）到远端系统）。
由此通过前述设计，即可完成初始时钟同步信号的延迟补偿，得到经过本次时钟补偿闭环控制后的第二时钟同步信号；而后，将该经过本次时钟补偿闭环控制后的第二时钟同步信号发送至远端系统，由远端系统再环回至本地系统，并不断重复前述步骤S1～S4，即可在多次时钟补偿闭环控制过程中，不断缩短远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差，基于此，经过多次时钟补偿闭环控制后，则可使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为趋近于0，进而完成二者的同步；而完成时钟同步后，远端系统则可基于接收到的时钟同步信号来进行数据的采集、处理、传输等过程；具体的，远端时钟同步过程如下述步骤S5所示。
S5. 将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述远端系统，以使所述远端系统在接收到经过本次时钟补偿闭环控制后的第二时钟同步信号后，将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述本地系统，以便所述本地系统基于所述远端系统反馈的第一时钟同步信号得到下一次时钟补偿闭环控制时的第二时钟同步信号，以在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0。
在经过前述步骤S1～S4多次的时钟补偿闭环控制，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为趋近于0时，远端系统即可用解调器恢复出来与本地系统相位一致的参考时钟和PPS秒脉冲信号；如此，即可保证本地系统和远端系统使用相同相位和频率的同步信号，来进行同步实现数据的采集、发射、处理和传输；当然，在本实施例中，远端系统解析第二时钟同步信号的过程也是通过检测下降沿脉宽变化来实现的，其原理不再赘述。
由此通过前述步骤S1～S5所详细阐述的时钟同步方法，本发明可以在将系统同步所需要的参考时钟信号与秒脉冲信号从本地站点复制到远端站点的同时，保障本地端和远端所使用信号的相位和频率的一致性，且本方法在进行时钟同步时，将秒脉冲信号与本地时钟信号进行合并编码，如此，只需一条信道即可完成时钟同步，不仅节省了同步信号传输所需要的信道，还提高了系统的可维护性以及可靠性，适用于在分布式信号收发系统对应时钟同步领域的大规模应用于推广
参见图2-图5所示，本实施例第二方面提供了一种实现实施例第一方面中所述的分布式高速信号收发系统的时钟同步方法的硬件装置，其中，该硬件装置基于FPGA芯片来实现，可以但不限于包括：主同步单元和从端同步单元。
在本实施例中，主同步单元主要作用是能将本地系统内的本地时钟信号和PPS秒脉冲信号进行合并后，再通过延迟补电路进行精确延迟，即获取从端同步单元发送的第一时钟同步信号（该信号为从端同步单元接收的，其中，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号），然后基于上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息，对该环回至本地的第一时钟同步信号进行一次时钟补偿；而后，再将经过一次补偿后的信号，与初始时钟同步信号中的本地时钟信号进行相位比较，从而来根据比较结果实现合并后的信号的延迟补偿；其中，举例电路的主要元器件采用FPGA，如此，可以很灵活地进行信号打包，检测，相位比较和延迟等各项处理。
而从端同步单元主要作用是将远端系统环回的同步信号进行解码，得到远端系统反馈的第一时钟同步信号中的时钟信号，并将其发送至主同步单元进行第一次延迟补偿，以便后续基于第一次延迟补偿后所得到的信号，来对初始时钟同步信号进行延迟补偿。
具体的，主同步单元和从端同步单元的具体工作流程如下所示：
主同步单元，其中，所述主同步单元用于获取本地时钟信号、PPS信号以及第一时钟延迟信息，其中，所述第一时钟延迟信息是本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息。
从端同步单元，其中，所述从端同步单元用于获取第一时钟同步信号，并将第一时钟同步信号发送至所述主同步单元，其中，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号。
主同步单元，用于根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一段的时钟延迟补偿处理，得到第一时钟补偿同步信号。
主同步单元，用于基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号。
主同步单元，用于根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，第一段的时钟延迟补偿处理和第二段的时钟延迟补偿处理，用于补偿各次时钟补偿闭环控制后的第二时钟同步信号，在本地系统与远端系统，以及远端系统与本地系统之间进行传输时所产生的传输延迟。
主同步单元，还用于将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述远端系统，以使所述远端系统在接收到经过本次时钟补偿闭环控制后的第二时钟同步信号后，将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述本地系统，以便所述本地系统基于所述远端系统反馈的第一时钟同步信号得到下一次时钟补偿闭环控制时的第二时钟同步信号，以在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0。
在本实施例中，所述主同步单元还用于利用所述本地时钟信号，完成本地时钟同步。
在本实施例中，前述主同步单元和从端同步单元的工作流程，与前述实施例第一方面相同，于此不再赘述。
参见图3和图4所示，下述公开主同步单元和从端同步单元的其中一种具体结构：
可选的，举例所述主同步单元可以但不限于包括：基于FPGA的时钟延迟补偿IP单元和信号编码IP单元，而所述从端同步单元则可以但不限于包括信号解码IP单元。
在具体实施时，所述信号编码IP单元，用于接收本地时钟芯片产生的本地时钟信号，以及外部输入的PPS信号，并对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到所述初始时钟同步信号。
所述信号解码IP单元，用于获取远端系统反馈的第一时钟同步信号，并将所述第一时钟同步信号中时钟信号发送至所述时钟延迟补偿IP单元；具体的，信号解码IP单元实质是信号编码IP单元的逆过程，其用于解析第一时钟同步信号，得到其内部的时钟信号；然后将该时钟信号传输至时钟延迟补偿IP单元，以进行第一次的延迟补偿。
所述时钟延迟补偿IP单元，用于获取所述第一时钟延迟信息，并根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一时钟延迟补偿处理，得到第一时钟补偿同步信号；
所述时钟延迟补偿IP单元，还用于根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号。
在本实施例中，时钟延迟补偿IP单元、信号编码IP单元以及信号解码IP单元的工作流程，可参见前述实施例第一方面，于此不再赘述。
另外，在本实施例中，举例前述主同步单元和从端同步单元均连接有EEPROM（Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器）和RAM（随机存取存储器），以进行相应缓存数据的存储。
综上，前述时钟同步过程可参见图5所示，且可总结为以下两步：
（1）如图5所示，本地系统将PPS信号嵌入本地时钟信号，完成二者的合并编码，得到初始时钟同步信号；而后，接收远端系统环回的第一时钟同步信号，并基于去上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息，来对该第一时钟同步信号进行一次延迟补偿处理；接着，将一次延迟补偿处理后的信号与初始时钟同步信号中的本地时钟信号进行相位比较，并将该初始时钟同步信号送入时钟延迟补偿电路中，以基于相位差，来对初始时钟同步信号延迟补偿处理（此次延迟补偿则为二次延迟补偿），得到经过本次时钟补偿闭环控制后的第二时钟同步信号，并同时将该信号发送给远端系统进行补偿迭代。
（2）远端系统收到了本地系统发送过来的经过本次时钟补偿闭环控制后的第二时钟同步信号，将该信号直接回送给本地系统作为参考信号，并不断重复前述过程，直至在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0时，完成本次时钟同步，此时，远端系统通过解码器将经过补偿的信号恢复出远端可用的PPS信号（即远端PPS信号）和远端时钟信号，其相位与本地端的参考信号一致。
本实施例提供的装置的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
如图6所示，本实施例第三方面，提供了实施例第二方面所述的时钟同步装置的其中一种应用系统，即：直接在收发系统中同时集成该同步信号传输装置的主从部分（图6中的主同步电路则是指主同步单元，从端同步电路则是指从端同步单元），那么收发系统就可以直接通过电缆逐级连接同步，该种同步方式简单易行，不增加额外的同步设备就可以完成，因此，在所需同步的系统较为分散且数量不多的情况下是一种很有效的拓扑结构。
如图7，图10-图14所示，本实施例第四方面，提供了实施例第二方面所述的时钟同步装置的另一种应用系统，即设计专用的分发设备进行同步，其包括A模块、B模块、C模块、D模块和E模块；同时，专用的同步信号分发设备会具备一从多主的结构，含有一个从端同步电路以及多个主端同步电路（本实施例中，A模块和C模块则为同步信号分发设备），主端同步电路可以为下一级的分布式收发系统节点提供专门的补偿环路，以确保信号传输中其相位信息保持一致。
参见图10所示，A模块中从左至右依次设置有三个主同步电路，每个主同步电路分别对应一组端口，任一组端口均包括信号输出口和信号输入口，其中，位于最左侧的主同步电路对应端口中的信号输出口，与B模块中的从端同步电路对应的信号输入口连接；位于最左侧的主同步电路对应端口中的信号输入口，与B模块中的从端同步电路对应的信号输出口连接；同理，处于中间的主同步电路对应端口中的信号输出口，与C模块中从端同步电路对应的信号输入口连接，处于中间的主同步电路对应端口中的信号输入口，与C模块中从端同步电路的信号输出口连接。
更进一步的，C模块的结构与A模块结构一致，可参见图10和图12所示，其中，C模块中位于最左侧的主同步电路对应端口中的信号输出口，与D模块中从端同步电路的信号输入口连接，C模块中位于最左侧的主同步电路对应端口中的信号输入口，与D模块中从端同步电路的信号输出口连接；同理，C模块中位于中间的主同步电路对应端口中的信号输出口，与E模块中从端同步电路的信号输入口连接，C模块中位于中间的主同步电路对应端口中的信号输入口，与E模块中从端同步电路的信号输出口连接；具体的连接结构图可参见图7，图10-图14所示；由此，在这样的结构中，多个远端收发系统同样可以获得相位同步的参考信号和PPS秒脉冲信号。
如图8所示，本实施例第五方面提供了另一种分布式高速信号收发系统的时钟同步装置，以装置为电子设备为例，包括：依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如实施例第一方面所述的分布式高速信号收发系统的时钟同步方法。
具体举例的，所述存储器可以但不限于包括随机存取存储器（random accessmemory，RAM）、只读存储器（Read Only Memory ，ROM）、闪存（Flash Memory）、先进先出存储器（First Input First Output，FIFO）和/或先进后出存储器（First In Last Out，FILO）等等；具体地，处理器可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现，同时，处理器也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。
在一些实施例中，处理器可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制，例如，所述处理器可以不限于采用型号为STM32F105系列的微处理器、精简指令集计算机（reduced instruction setcomputer,RISC）微处理器、X86等架构处理器或集成嵌入式神经网络处理器（neural-network processing units，NPU）的处理器；收发器对应的收发端口可以但不限于采用线缆。此外，所述装置还可以但不限于包括有电源模块、显示屏和其它必要的部件。
本实施例提供的电子设备的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
本实施例第六方面提供了一种存储包含有实施例第一方面所述的分布式高速信号收发系统的时钟同步方法的指令的存储介质，即所述存储介质上存储有指令，当所述指令在计算机上运行时，执行如实施例第一方面所述的分布式高速信号收发系统的时钟同步方法。
其中，所述存储介质是指存储数据的载体，可以但不限于包括软盘、光盘、硬盘、闪存、优盘和/或记忆棒(Memory Stick)等，所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。
本实施例提供的存储介质的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
本实施例第七方面提供了一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使所述计算机执行如实施例第一方面所述的分布式高速信号收发系统的时钟同步方法，其中，所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种分布式高速信号收发系统的时钟同步方法，其特征在于，包括：
获取本地时钟信号、PPS信号、第一时钟延迟信息以及第一时钟同步信号，其中，所述第一时钟延迟信息是本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号；
根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一段的时钟延迟补偿处理，得到第一时钟补偿同步信号；
基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号；
根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，第一段的时钟延迟补偿处理和第二段的时钟延迟补偿处理，用于补偿各次时钟补偿闭环控制后的第二时钟同步信号，在本地系统与远端系统，以及远端系统与本地系统之间进行传输时所产生的传输延迟；
将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述远端系统，以使所述远端系统在接收到经过本次时钟补偿闭环控制后的第二时钟同步信号后，将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述本地系统，以便所述本地系统基于所述远端系统反馈的第一时钟同步信号得到下一次时钟补偿闭环控制时的第二时钟同步信号，以在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0。
2.根据权利要求1所述的方法，其特征在于，根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，包括：
对所述第一时钟补偿同步信号进行解析处理，得到第一时钟补偿同步信号中的时钟信号；
基于所述第一时钟补偿同步信号中的时钟信号与所述初始时钟同步信号中的本地时钟信号，确定所述第二时钟延迟信息。
3.根据权利要求2所述的方法，其特征在于，基于所述第一时钟补偿同步信号中的时钟信号与所述初始时钟同步信号中的本地时钟信号，确定所述第二时钟延迟信息，包括：
将所述第一时钟补偿同步信号中的时钟信号，作为本地参考时钟信号，并与本地时钟信号进行相位比较，以得到所述本地参考时钟信号与本地时钟信号之间的相位差；
根据所述相位差，得到时钟延迟时间，以将所述时钟延迟时间，作为第二时钟延迟信息；
相应的，基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，则包括：
根据所述时钟延迟时间，对所述初始时钟同步信号进行延迟补偿处理，以在延迟补偿处理后，得到经过本次时钟补偿闭环控制后的第二时钟同步信号。
4.根据权利要求1所述的方法，其特征在于，基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号，包括：
对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到所述初始时钟同步信号。
5.根据权利要求4所述的方法，其特征在于，对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到所述初始时钟同步信号，包括：
获取接收到所述PPS信号的上升沿时所对应的接收时刻；
基于所述接收时刻，对所述本地时钟信号在所述接收时刻时所对应下降沿处进行脉冲宽度扩展处理，以在脉冲宽度扩展处理后，得到所述初始时钟同步信号。
6.一种分布式高速信号收发系统的时钟同步装置，其特征在于，包括：
主同步单元，其中，所述主同步单元用于获取本地时钟信号、PPS信号以及第一时钟延迟信息，其中，所述第一时钟延迟信息是本地系统在上一次时钟补偿闭环控制过程中，进行第二段的时钟延迟补偿处理时所使用的时钟延迟信息；
从端同步单元，其中，所述从端同步单元用于获取第一时钟同步信号，并将第一时钟同步信号发送至所述主同步单元，其中，所述第一时钟同步信号是本地系统将第二时钟同步信号传输至远端系统，再由远端系统环回至本地系统的信号，且所述第二时钟同步信号是本地系统经过上一次时钟补偿闭环控制后所得到的信号；
主同步单元，用于根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一段的时钟延迟补偿处理，得到第一时钟补偿同步信号；
主同步单元，用于基于所述本地时钟信号和所述PPS信号，生成初始时钟同步信号；
主同步单元，用于根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号，其中，第一段的时钟延迟补偿处理和第二段的时钟延迟补偿处理，用于补偿各次时钟补偿闭环控制后的第二时钟同步信号，在本地系统与远端系统，以及远端系统与本地系统之间进行传输时所产生的传输延迟；
主同步单元，还用于将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述远端系统，以使所述远端系统在接收到经过本次时钟补偿闭环控制后的第二时钟同步信号后，将经过本次时钟补偿闭环控制后的第二时钟同步信号发送至所述本地系统，以便所述本地系统基于所述远端系统反馈的第一时钟同步信号得到下一次时钟补偿闭环控制时的第二时钟同步信号，以在经过多次时钟补偿闭环控制后，使远端系统接收到的第二时钟同步信号中的时钟信号，与本地时钟信号之间的相对相位差为0。
7.根据权利要求6所述的时钟同步装置，其特征在于，所述主同步单元包括：基于FPGA的时钟延迟补偿IP单元和信号编码IP单元；
所述信号编码IP单元，用于接收本地时钟芯片产生的本地时钟信号以及外部输入的PPS信号，并对所述本地时钟信号和所述PPS信号进行合并编码处理，以在合并编码处理后，得到初始时钟同步信号；
所述时钟延迟补偿IP单元，用于获取所述第一时钟延迟信息和所述第一时钟同步信号，并根据所述第一时钟延迟信息，对所述第一时钟同步信号进行第一时钟延迟补偿处理，得到第一时钟补偿同步信号；
所述时钟延迟补偿IP单元，还用于根据所述第一时钟补偿同步信号和所述初始时钟同步信号，确定出第二时钟延迟信息，并基于所述第二时钟延迟信息对所述初始时钟同步信号进行第二段的时钟延迟补偿处理，得到经过本次时钟补偿闭环控制后的第二时钟同步信号。
8.根据权利要求6所述的时钟同步装置，其特征在于，所述主同步单元，还用于利用所述本地时钟信号，完成本地时钟同步。
9.一种分布式高速信号收发系统的时钟同步装置，其特征在于，包括：依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如权利要求1～5任意一项所述的分布式高速信号收发系统的时钟同步方法。
10.一种存储介质，其特征在于，所述存储介质上存储有指令，当所述指令在计算机上运行时，执行如权利要求1～5任意一项所述的分布式高速信号收发系统的时钟同步方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311349284.0A CN117097432B (zh) | 2023-10-18 | 2023-10-18 | 分布式高速信号收发系统的时钟同步方法、装置及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311349284.0A CN117097432B (zh) | 2023-10-18 | 2023-10-18 | 分布式高速信号收发系统的时钟同步方法、装置及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117097432A CN117097432A (zh) | 2023-11-21 |
| CN117097432B true CN117097432B (zh) | 2024-01-02 |
Family
ID=88772011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311349284.0A Active CN117097432B (zh) | 2023-10-18 | 2023-10-18 | 分布式高速信号收发系统的时钟同步方法、装置及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117097432B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0139126A2 (en) * | 1981-06-08 | 1985-05-02 | BRITISH TELECOMMUNICATIONS public limited company | Phase-locked loops and electrical networks incorporating them |
| US6812760B1 (en) * | 2003-07-02 | 2004-11-02 | Micron Technology, Inc. | System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits |
| CN101162959A (zh) * | 2007-10-19 | 2008-04-16 | 中兴通讯股份有限公司 | 时钟主备相位差异自动测量及补偿方法 |
| CN104115404A (zh) * | 2011-12-30 | 2014-10-22 | 超威半导体公司 | 用于锁定延迟闭锁环路的方法 |
| CN110224776A (zh) * | 2019-05-14 | 2019-09-10 | 中国科学院上海光学精密机械研究所 | 高精度光纤时间传递系统及方法 |
| CN111934842A (zh) * | 2020-07-08 | 2020-11-13 | 中北大学 | 一种电学稳相时钟分配系统及方法 |
| CN115225247A (zh) * | 2022-07-11 | 2022-10-21 | 北京邮电大学 | 相位调制环回时间同步装置、方法和系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10985811B2 (en) * | 2004-04-02 | 2021-04-20 | Rearden, Llc | System and method for distributed antenna wireless communications |
| CN111385047B (zh) * | 2018-12-28 | 2023-05-05 | 中兴通讯股份有限公司 | 一种时间同步方法及电子设备 |
| US20230164725A1 (en) * | 2021-11-19 | 2023-05-25 | Ufi Space Co., Ltd. | Synchronization correction method, master device and slave device |
-
2023
- 2023-10-18 CN CN202311349284.0A patent/CN117097432B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0139126A2 (en) * | 1981-06-08 | 1985-05-02 | BRITISH TELECOMMUNICATIONS public limited company | Phase-locked loops and electrical networks incorporating them |
| US6812760B1 (en) * | 2003-07-02 | 2004-11-02 | Micron Technology, Inc. | System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits |
| CN101162959A (zh) * | 2007-10-19 | 2008-04-16 | 中兴通讯股份有限公司 | 时钟主备相位差异自动测量及补偿方法 |
| CN104115404A (zh) * | 2011-12-30 | 2014-10-22 | 超威半导体公司 | 用于锁定延迟闭锁环路的方法 |
| CN110224776A (zh) * | 2019-05-14 | 2019-09-10 | 中国科学院上海光学精密机械研究所 | 高精度光纤时间传递系统及方法 |
| CN111934842A (zh) * | 2020-07-08 | 2020-11-13 | 中北大学 | 一种电学稳相时钟分配系统及方法 |
| CN115225247A (zh) * | 2022-07-11 | 2022-10-21 | 北京邮电大学 | 相位调制环回时间同步装置、方法和系统 |
Non-Patent Citations (4)
| Title |
|---|
| "Absolutely Consistent Fiber-Optic Phase Synchronization Based On Fixed-Phase-Reference Optical Active Compensation";Rui Wu等;《IEEE Photonics Journal》;第第13卷卷(第第3期期);全文 * |
| "基于IEEE1588协议的时钟同步技术研究";魏小寒;《中国优秀硕士学位论文全文数据库》;全文 * |
| "基于载波双向频率传递的时钟同步系统";王媖姿等;《微电子学与计算机》;全文 * |
| 基于时钟相位补偿的同步触发信号产生技术;陈峰;王航;眭明;;计算机测量与控制(05);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117097432A (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111385047B (zh) | 一种时间同步方法及电子设备 | |
| US8964790B2 (en) | Communication apparatus | |
| US7328359B2 (en) | Technique to create link determinism | |
| CN111162862B (zh) | 分布式多网元时钟传输系统 | |
| CN103166792B (zh) | 线路非对称性补偿方法、设备及系统 | |
| US8205110B2 (en) | Synchronous operation of a system with asynchronous clock domains | |
| US4926446A (en) | Method and apparatus for precision time distribution in telecommunication networks | |
| CN103188066A (zh) | 基准时钟信号处理方法及装置 | |
| CN110417503B (zh) | 一种用于测试时钟网络延时的方法及数字通信设备 | |
| CN105634641B (zh) | 基于交换架构可级联网络通信的精确校时系统及方法 | |
| CN102916758B (zh) | 以太网时间同步装置和网络设备 | |
| CN113424466B (zh) | 时钟同步的方法和装置 | |
| CN101765199B (zh) | 一种通信网络系统及系统内时间同步方法和otn设备 | |
| CN117097432B (zh) | 分布式高速信号收发系统的时钟同步方法、装置及介质 | |
| CN109714125A (zh) | 卫星舱间无线时间同步方法、系统及卫星 | |
| US20040233936A1 (en) | Apparatus for generating a control signal of a target beacon transmission time and method for the same | |
| CN101257361A (zh) | 通过同步数字体系网络进行精确时间传送的方法及网元 | |
| CN112838860A (zh) | 数据输出方法、装置和系统 | |
| US6775339B1 (en) | Circuit design for high-speed digital communication | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
| CN112511255B (zh) | 一种时间同步方法及装置 | |
| CN105245304B (zh) | 一种双主板结构智能变电站仿真调测系统的时间同步方法 | |
| CN210518362U (zh) | 一种单线通信电路及通信系统 | |
| JP2003244085A (ja) | 複数系統伝送路における位相合致制御システム及び位相合致制御方法 | |
| CN102546144A (zh) | 用于同步信息的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |