CN117812197A

CN117812197A - 时间同步方法及图像信号发生装置

Info

Publication number: CN117812197A
Application number: CN202410210637.7A
Authority: CN
Inventors: 周朝致; 肖哲靖
Original assignee: Wuhan Jingce Electronic Group Co Ltd; Wuhan Jingli Electronic Technology Co Ltd
Current assignee: Wuhan Jingce Electronic Group Co Ltd; Wuhan Jingli Electronic Technology Co Ltd
Priority date: 2024-02-27
Filing date: 2024-02-27
Publication date: 2024-04-02
Anticipated expiration: 2044-02-27
Also published as: CN117812197B

Abstract

本申请属于图像数据传输领域，具体公开了一种时间同步方法及图像信号发生装置，图像信号发生装置包括一个主端和多个从端，主端用于生成图像信号，多个从端用于将所述图像信号协同发送给显示装置；方法包括：主端根据显示装置像素时钟的数值设置主端的时钟，并设置主端与各个从端之间通信接口的随路时钟；主端通过通信接口向各个从端发送第一时间同步信息；第一时间同步信息包括：像素时钟的数值；各个从端根据所述随路时钟和像素时钟的数值调整从端的时钟，实现与主端的时钟同步。通过本申请，能够保证图像信号发生装置的多个从端之间同步协同向显示装置传输相关数据。

Description

时间同步方法及图像信号发生装置

技术领域

本申请属于图像数据传输领域，更具体地，涉及一种时间同步方法及图像信号发生装置。

背景技术

目前随着显示技术的发展，显示设备的分辨率和刷新率越来越高，2K（25601440）和4K（3840/>2160）已成为目前的主流分辨率，在一些大屏显示设备上，已支持8K（7680/>4320）甚至16K（15360/>8640）的超高分辨率。而在将图像数据传输给如此超高分辨率的屏幕时，一些传统多线点屏接口如V-By-One等，单一接口的带宽已经无法满足，因此则需要多个接口协同输出信号进行点屏。

而多个接口往往分布在图像信号发生装置的多片芯片上；多片芯片可以是多片现场可编程门阵列（Field Programmable Gate Array，FPGA）上，其中1片FPGA作为主端（Master），另外几片FPGA作为从端（Slave）。主端用于生成图像信号，多个从端用于将图像信号协同发送给显示装置。当多个从端协同向显示装置发送图像信号时，需要它们之间协同工作，且对同步性有很高的要求。因此图像数据与控制信号在多片FPGA之间如何稳定同步传输非常关键。

目前已有的常用通信接口有集成电路总线（Inter-Integrated Circuit，IIC）和串行外围设备接口（Serial Peripheral interface，SPI）等，这两种接口只有在传输数据时才会有随路时钟信号，即不能给下游提供一个稳定的用于进行时钟同步的时钟。此外，还有一些高速接口例如高速串行计算机扩展总线标准（peripheral componentinterconnect express，pcie）和高速串行通信的协议（serial rapidio，srio）等，但其实现复杂，且会占用FPGA中的大量逻辑资源。

因此，现有图像信号发生装置无法保证图像数据与控制信号在多片芯片之间稳定同步传输至显示装置。

发明内容

针对现有技术的缺陷，本申请的目的在于提供一种时间同步方法及图像信号发生装置，旨在解决现有图像信号发生装置无法保证图像数据与控制信号在多片芯片之间稳定同步传输至显示装置的问题。

为实现上述目的，第一方面，本申请提供了一种时间同步方法，应用于图像信号发生装置，所述图像信号发生装置包括一个主端和多个从端，所述主端用于生成图像信号，所述多个从端用于将所述图像信号协同发送给显示装置；方法包括：

所述主端根据显示装置像素时钟的数值设置主端的时钟，并设置主端与各个从端之间通信接口的随路时钟；

所述主端通过所述通信接口向各个从端发送第一时间同步信息；所述第一时间同步信息包括：所述像素时钟的数值；

所述各个从端根据所述随路时钟和像素时钟的数值调整从端的时钟，实现与主端的时钟同步。

需要说明的是，本申请通过主端向从端发送随路时钟，以将随路时钟作为从端的时钟源，便于从端根据随路时钟和像素时钟的数值调整从端的时钟，实现从端与主端的时钟同步。

在一种可能的实现方式中，所述从端以所述随路时钟作为时钟源；

所述主端与从端之间的连接被启动的时间段内，所述主端通过通信接口持续向从端发送所述随路时钟。

进一步地，本申请中主端与从端的连接被启动的时间段内，主端持续向从端发送随路时钟，以便从端随时能够根据随路时钟调整从端的时钟，实现从端与主端的时钟在主端与从端存在连接的时间段内一直保持一致。

在一种可能的实现方式中，所述第一时间同步信息还包括：所述主端侧发送第一时间同步信息的时间；

所述方法还包括：

所述各个从端通过所述通信接口向主端发送第二时间同步信息；所述第二时间同步信息包括：所述各个从端侧发送第二时间同步信息的时间和所述各个从端侧接收到第一时间同步信息的时间；

所述主端和各个从端参考上述第一时间同步信息和第二时间同步信息的发送方式循环往返发送时间同步信息；

所述各个从端和/或主端根据从端侧接收到第一时间同步信息的时间、主端侧接收到第二时间同步信息的时间、主端侧发送第一时间同步信息的时间以及从端侧发送第二时间同步信息的时间确认主端和从端之间的时间计数差，并根据所述时间计数差调整对应端的时间，实现主端和从端的时间同步。

可以理解的是，主端和从端之间相互持续循环发送相关的时间同步信息，以便主端和从端实时调整时间计数值，时刻保持主端和从端的时间同步。

在一种可能的实现方式中，所述时间计数差通过如下步骤确定：

将从端侧接收到第一时间同步信息的时间与从端侧发送第二时间同步信息的时间累加得到第一时间和；

将主端侧发送第一时间同步信息的时间与主端侧接收到第二时间同步信息的时间累加得到第二时间和；

将两个时间和的差值乘以二分之一得到所述时间计数差。

在一种可能的实现方式中，所述主端根据显示装置的像素时钟设置主端与从端之间通信接口的随路时钟，包括：

所述主端根据预设的像素时钟的数值、随路时钟的数值和主端时钟的数值的关系，设置所述随路时钟；其中，每一组随路时钟的数值和像素时钟数值的组合，对应一个倍频系数，以便所述各个从端根据所述随路时钟和对应的倍频系数确定从端的时钟，使得各个从端的时钟与主端的时钟同步。

具体地，本申请通过预设像素时钟数值范围、随路时钟数值范围以及主端高频时钟数值范围与对应倍频系数的数值范围相对应，以便从端能够根据收到的随路时钟和像素时钟的数值确定对应倍频系数后，基于随时时钟还原确定从端的高频时钟。

在一种可能的实现方式中，所述主端时钟的数值为所述像素时钟数值的偶数倍，以便所述随路时钟与像素时钟具有固定的相位关系。

需要说明的是，时间计数器工作在像素时钟下，而用于携带时间戳的脉冲信号产生于高频时钟下，为了提高时间同步的精度，就不能受到跨时钟域采样的影响，所以高频时钟应该是像素时钟的偶数倍，这样在FPGA内部认为他们其实是同步时钟，以能保证随路时钟和像素时钟有固定的相位关系。

在一种可能的实现方式中，所述从端根据所述随路时钟和对应的倍频系数设置从端的时钟。

第二方面，本申请提供了一种图像信号发生装置，包括：主端和多个从端；

所述主端，用于获取显示装置的像素时钟，并根据显示装置像素时钟的数值设置主端的时钟，并设置主端与各个从端之间通信接口的随路时钟；

所述主端，用于通过所述通信接口向各个从端发送第一时间同步信息；所述第一时间同步信息包括：所述像素时钟的数值；

所述各个从端，用于根据所述随路时钟和像素时钟的数值调整从端的时钟，实现与主端的时钟同步；

所述主端，用于生成显示装置的图像信号，并将所述图像信号分发给各个从端；

所述各个从端，用于将各自接收的图像信号协同发送给显示装置。

所述各个从端，用于通过所述通信接口向主端发送第二时间同步信息；所述第二时间同步信息包括：所述各个从端侧发送第二时间同步信息的时间和所述各个从端侧接收到第一时间同步信息的时间；

所述各个从端和/或主端，用于根据从端侧接收到第一时间同步信息的时间、主端侧接收到第二时间同步信息的时间、主端侧发送第一时间同步信息的时间以及从端侧发送第二时间同步信息的时间确认主端和从端之间的时间计数差，并根据所述时间计数差调整对应端的时间，实现主端和从端的时间同步。

在一种可能的实现方式中，所述主端，根据预设的像素时钟的数值、随路时钟的数值和主端时钟的数值的关系，设置所述随路时钟；其中，每一组随路时钟的数值和像素时钟数值的组合，对应一个倍频系数；

所述各个从端，根据所述随路时钟和对应的倍频系数确定从端的时钟，使得各个从端的时钟与主端的时钟同步。

总体而言，通过本申请所构思的以上技术方案与现有技术相比，具有以下有益效果：

本申请提供一种时间同步方法及图像信号发生装置，提出一种轻量级的传输数据和时钟的接口，平衡传输的开销与速率，兼顾数据传输的效率和可靠性，并且主端可以给从端提供稳定的时钟源以进行整个系统的时钟同步。主端和从端之间通信接口的随路时钟可给从端提供稳定的参考时钟源，从而实现主端和从端的时钟同步。由于本申请中主端与从端存在连接的时间段内主端持续向从端发送随路时钟，对比传统低速通信接口传输速率明显提高，且实现简单，平衡了传输的开销与速率。

附图说明

图1是本申请实施例提供的图像信号发生装置的架构图；

图2(a)是本申请实施例提供的主端到从端的帧格式示意图；

图2(b)是本申请实施例提供的从端到主端的帧格式示意图；

图3是本申请实施例提供的时间同步方法的一种流程图；

图4(a)是本申请实施例提供的主端的时钟来源示意图；

图4(b)是本申请实施例提供的从端的时钟来源示意图；

图5是本申请实施例提供的时间同步方法的另一种流程图。

具体实施方式

为方便理解，下面先对本申请实施例所涉及的英文简写和有关技术术语进行解释和描述。

下面结合本申请实施例中的附图对本申请实施例进行描述。

图1是本申请实施例提供的图像信号发生装置的架构图；如图1所示，包括：主端和多个从端；

主端（Master），用于生成显示装置的图像信号，并将图像信号分发给各个从端；

多个从端（Slave），用于将各自接收的图像信号协同发送给显示装置。

在一个示例中，主端可被称为图形发生器（Pattern Generator，PG），从端可被称为扩展盒。

进一步地，主端与从端之间通过通信接口连接，以实现主端和从端之间的数据、信号传输及时间同步。

示例地，显示装置的显示屏可被划分为多个区域，多个从端协同发送多个区域对应的图像信号，之后显示装置将多个从端发送的图像信号拼接为显示装置的显示画面。可以理解的是，多个从端需要同步发送多个区域的图像信号，以保证显示装置能够准确显示相关图像信号。

具体地，多个从端的同步指的是，时间同步。进一步地，时间同步指的是时间戳计数器的计数值同步。其中，时间戳计数器的计数滚动间隔与时钟相关。因此若想时刻保证多个从端的时间同步，需要保证多个从端的时钟和时间均同步。可以理解的是，由于每个从端均与主端通信，因此可通过保证每个从端都与主端的时钟和时间同步的方式实现多个从端的时钟和时间同步。

从端主要实现接收主端的数据进行相应操作，并回包告诉自身状态。例如从端中实现了若干AXI-Lite接口的寄存器，主端可在数据包中的对应字段填入要操作寄存器的地址对其进行对应的读写操作。主端到从端的帧格式如图2(a)所示。

图2(a)是本申请实施例提供的主端到从端的数据包的帧格式示意图；如图2(a)所示，主端到从端的帧格式包括：帧头、帧类型、时间戳计数信息以及写数据等信息。

其中，帧头需要保证其具备唯一性。帧类型字节用于区分此次传输中主端需要对从端进行何种操作。

进一步地，帧类型可以包括：读写包、时间戳同步包以及复位包。

当从端收到的帧类型字节为“读写包”时，会锁存对应的读写地址、写数据以及读写指示字段，并触发相应的读写操作，当完成操作时会给主端回包。否则不会进行读写操作。

当从端收到的帧类型字节为"时间戳同步包"时，则会按照图3所示的时间同步方法来获取对应主端发送数据帧的时间戳。

当且仅当从端收到的数据包的CRC正确时才会启动相应操作，针对CRC错误的包一概丢弃，任何情况下从端收到了主端的数据包后都应该回包，哪怕是CRC错误。

主端往从端发从数据包由上层软件触发，即使是时间同步包，从端回包不由软件控制，因此从端上没有上层软件。

从端到主端的帧格式如图2(b)所示。图2(b)是本申请实施例提供的从端到主端的帧格式示意图；如图2(b)所示，主端到从端的帧格式包括：帧头、时间戳计数信息以及读数据等信息。

从端接收状态字节指示了从端接收到的主端的数据包是否有CRC错误，若有误则从端不会执行任何动作，比如从端不会执行读写操作或者时间同步操作，只有不存在CRC错误时，从端才会按照帧类型字段的内容执行相应的操作。

图3是本申请实施例提供的时间同步方法的一种流程图；参见图3所示，主端和从端之间的信令交互具体为：

主端根据显示装置像素时钟的数值设置主端的时钟，并设置主端与各个从端之间通信接口的随路时钟；

主端通过所述通信接口向各个从端发送第一时间同步信息；所述第一时间同步信息包括：所述像素时钟的数值；

各个从端根据所述随路时钟和像素时钟的数值调整从端的时钟，实现与主端的时钟同步。

可以理解的是，从端以随路时钟作为时钟源；在一个示例中，主端与从端之间的连接被启动的时间段内，主端通过通信接口持续向从端发送所述随路时钟。

需要说明的是，由于主端和从端之间可以相互收发数据，且主端需要持续向从端发送随路时钟。因此，主端和从端之间的通信接口可以是三线接口，一条线实现主端向从端发送数据，一条线实现从端向主端发送数据，另一条线实现主端向从端发送随路时钟。

当然，上述通信接口还可以是其他接口，只要能够实现主端和从端之间相互收发数据以及主端持续向从端发送随路时钟的通信接口，均应当属于本申请的保护范围内。

进一步地，所述主端根据显示装置的像素时钟设置主端与从端之间通信接口的随路时钟，包括：

时钟同步的根本目的是为了时间同步，同时也是为了多个从端之间能以统一的步调对图像数据进行处理和发送，还能保证主端和从端之间通信时不会出现信号采样错误导致的误码等问题。例如在多个从端上的接口协同输出图像到一块屏幕时，如果它们之间未实现时钟同步，则各个接口之间不能在同一时刻输出统一的图像，在屏幕上则会观察到画面撕裂且不流畅的现象。

因此，为了实主端和从端以及多个从端之间的时钟同步，并且尽量提高最终时间同步的精度，同时还需要满足从端的时钟需要输入最低频率的限制。

图4(a)是本申请实施例提供的主端的时钟来源示意图；如图4(a)所示，主端的晶振调制电路根据其晶振信号产生对应的初始时钟，之后主端结合像素时钟的数值进行偶数倍频得到主端的高频时钟，之后对高频时钟分频得到随路时钟。

其中，像素时钟是各个从端对图像进行处理和传输的基准时钟，这个时钟的频率取决于传输视频或图像的分辨率与刷新率，在不同场景下变化范围会非常大。

高频时钟是主端通信接口的工作时钟，在主端其由像素时钟经过FPGA内部偶数倍频而来，随路时钟则是由高频时钟分频得到，它是下游从端的时钟源，下游的所有时钟都来自随路时钟。这就能保证下游从端的时钟域都和上游主端中的像素时钟同源，进而保证多个从端之间时钟都是同步的。

为了实现高精度的时钟同步，还需要考虑以下三个方面的因素：

1)、一般的晶振调制电路，要求其输入时钟频率要大于10MHz，FPGA内部的晶振调制电路也有此要求，随路时钟作为下游从端FPGA中晶振调制电路的输入参考时钟，因此其频率需大于10MHz；

2)、时间计数器工作在像素时钟下，而用于携带时间戳的脉冲信号产生于高频时钟下，为了提高时间同步的精度，就不能受到跨时钟域采样的影响，所以高频时钟应该是像素时钟的偶数倍，这样在FPGA内部认为他们其实是同步时钟，以保证随路时钟和像素时钟有固定的相位关系；

3)、随路时钟大于10MHz，所以高频时钟大于80MHz，但其频率也有上限，否则频率过高又会导致FPGA内部时序难以收敛。此外，将其频率限制在一定范围内也有助于提高时钟同步的精度。但由于像素时钟变化范围非常大，因此高频时钟频率相对于像素时钟之间的倍频关系也不是固定不变的，需要根据具体情况进行计算。像素时钟、高频时钟与随路时钟三者间的对应关系可以如表1所示：

表1 像素时钟与随路时钟范围和倍数关系

需要说明的是，上述表1仅提供一种时钟关系的示例表，本领域技术人员可以根据实际需要设计其他的时钟数值范围的关系对照表，以能够方便实现主端和从端之间通过随路时钟实现同步为准。因此，上述表1应当仅被当做对本申请方案的一种具体示例说明，不应作为对本申请方案的具体限定。

图4(b)是本申请实施例提供的从端的时钟来源示意图；如图4(b)所示，从端接收到随路时钟后，其内部的晶振调制电路和时钟还原电路结合像素时钟的数值确定从端的高频时钟。

随路时钟是从端通信接口的工作时钟，首先经过FPGA内部根据对应关系倍频后还原出像素时钟，从端的时间计数器工作在该像素时钟下，让随路时钟和像素时钟有同步的关系，这样在随路时钟下产生的时间戳脉冲信号同步到像素时钟时不会有跨时钟域采样的影响。最后，从端对视频或图像数据进行处理也是用的是经过从端还原出来的像素时钟，这就能保证其和主端的像素时钟是同步的，进而实现多个从端之间的图像及视频同步输出。

本领域技术人员可以理解的是，主端与从端之间通信接口中的随路时钟可作为从端的时钟源，即从端的所有时钟都来自随路时钟，则从端中的所有时钟均和随路时钟，以及主端生成随路时钟的高频时钟同步，因此从端可以根据分频数值还原出主端FPGA内部的高频系统时钟。主端和从端各自在该时钟域下持有一个时间计数器，时间同步就是指如何让主端和从端两个时间计数器的值一样，如此可以使主端和从端在同一时刻进行相同的操作，例如在传输图像的过程中使时间同步等。

图5是本申请实施例提供的时间同步方法的另一种流程图；参见图5所示，主端和从端之间的信令交互具体为：

主端通过所述通信接口向各个从端发送第一时间同步信息；所述第一时间同步信息包括：所述像素时钟的数值和主端侧发送第一时间同步信息的时间；

从端通过所述通信接口向主端发送第二时间同步信息；所述第二时间同步信息包括：所述各个从端侧发送第二时间同步信息的时间和所述各个从端侧接收到第一时间同步信息的时间；

主端和从端参考上述第一时间同步信息和第二时间同步信息的发送方式循环往返发送时间同步信息；

从端和/或主端根据从端侧接收到第一时间同步信息的时间、主端侧接收到第二时间同步信息的时间、主端侧发送第一时间同步信息的时间以及从端侧发送第二时间同步信息的时间确认主端和从端之间的时间计数差，并根据所述时间计数差调整对应端的时间，实现主端和从端的时间同步。

进一步地，所述时间计数差通过如下步骤确定：

将两个时间和的差值乘以二分之一得到所述时间计数差。

在一个具体的实施例中，参见图5所示，设主端侧发送第一时间同步信息的时间为T1，主端和从端时间的时间计数器差值为，/>是链路传输延时，从端侧接收第一时间同步信息的时间为T2，从端侧发送第二时间同步信息的时间为T3，主端侧接收第二时间同步信息的时间为T4。

其中，链路传输延时指的是主端（从端）发送时间同步信息到从端（主端）接收到时间同步信息的时间。则：T2=T1+，T4=T3+/>，可得出以下方程组：

解方程得：。

进一步地，在计算出后，从端可以将自己的时间计数器值减去/>以和主端的时间计数器同步，或主端将自己的时间计数器值加上/>以和从端的时间计数器同步。

综上，通过本申请提供的时间同步方法和图像信号发生装置，装置中主端和从端之间通信接口的随路时钟可给从端提供稳定的参考时钟源，从而实现主端和从端的时钟同步；主端和从端的帧格式中可以携带完备的握手与校验信息，能够显著提高数据的传输效率和可靠性。由于本申请中主端与从端存在连接的时间段内主端持续向从端发送随路时钟，对比传统低速通信接口传输速率明显提高，且实现简单，平衡了传输的开销与速率。

应当理解的是，可以在本申请中使用的诸如“包括”以及“可以包括”之类的表述表示所公开的功能、操作或构成要素的存在性，并且并不限制一个或多个附加功能、操作和构成要素。在本申请中，诸如“包括”和/或“具有”之类的术语可解释为表示特定特性、数目、操作、构成要素、组件或它们的组合，但是不可解释为将一个或多个其它特性、数目、操作、构成要素、组件或它们的组合的存在性或添加可能性排除在外。

此外，在本申请中，表述“和/或”包括关联列出的词语中的任意和所有组合。例如，表述“A和/或B”可以包括A，可以包括B，或者可以包括A和B这二者。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是可拆卸地连接，也可以是不可拆卸地连接；可以是直接连接，也可以通过中间媒介间接连接。其中，“固定连接”是指彼此连接且连接后的相对位置关系不变。“转动连接”是指彼此连接且连接后能够相对转动。“滑动连接”是指彼此连接且连接后能够相对滑动。本申请实施例中所提到的方位用语，例如，“顶”、“底”、“内”、“外”、“左”、“右”等，仅是参考附图的方向，因此，使用的方位用语是为了更好、更清楚地说明及理解本申请实施例，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。

另外，在本申请实施例中，提到的数学概念，对称、相等、平行、垂直等。这些限定，均是针对当前工艺水平而言的，而不是数学意义上绝对严格的定义，允许存在少量偏差，近似于对称、近似于相等、近似于平行、近似于垂直等均可以。例如，A与B平行，是指A与B之间平行或者近似于平行，A与B之间的夹角在0度至10度之间均可。A与B垂直，是指A与B之间垂直或者近似于垂直，A与B之间的夹角在80度至100度之间均可。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种时间同步方法，应用于图像信号发生装置，所述图像信号发生装置包括一个主端和多个从端，所述主端用于生成图像信号，所述多个从端用于将所述图像信号协同发送给显示装置；其特征在于，方法包括：

2.根据权利要求1所述的方法，其特征在于，所述第一时间同步信息还包括：所述主端侧发送第一时间同步信息的时间；

所述方法还包括：

3.根据权利要求2所述的方法，其特征在于，所述时间计数差通过如下步骤确定：

将两个时间和的差值乘以二分之一得到所述时间计数差。

4.根据权利要求1所述的方法，其特征在于，所述主端根据显示装置的像素时钟设置主端与从端之间通信接口的随路时钟，包括：

5.根据权利要求4所述的方法，其特征在于，所述主端时钟的数值为所述像素时钟数值的偶数倍，以便所述随路时钟与像素时钟具有固定的相位关系。

6.根据权利要求4所述的方法，其特征在于，所述从端根据所述随路时钟和对应的倍频系数设置从端的时钟。

7.根据权利要求1至6任一项所述的方法，其特征在于，所述从端以所述随路时钟作为时钟源；

8.一种图像信号发生装置，其特征在于，包括：主端和多个从端；

9.根据权利要求8所述的图像信号发生装置，其特征在于，所述第一时间同步信息还包括：所述主端侧发送第一时间同步信息的时间；

10.根据权利要求8所述的图像信号发生装置，其特征在于，所述主端，根据预设的像素时钟的数值、随路时钟的数值和主端时钟的数值的关系，设置所述随路时钟；其中，每一组随路时钟的数值和像素时钟数值的组合，对应一个倍频系数；