CN110572532A - 用于拼接器的同步装置、拼接处理系统 - Google Patents

用于拼接器的同步装置、拼接处理系统 Download PDF

Info

Publication number
CN110572532A
CN110572532A CN201910646834.2A CN201910646834A CN110572532A CN 110572532 A CN110572532 A CN 110572532A CN 201910646834 A CN201910646834 A CN 201910646834A CN 110572532 A CN110572532 A CN 110572532A
Authority
CN
China
Prior art keywords
synchronization
synchronous
clock
mode
pixel clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910646834.2A
Other languages
English (en)
Other versions
CN110572532B (zh
Inventor
王洋
董学明
刘雨
姚维久
董志松
王雅超
李厚鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Bird Polytron Technologies Inc
Original Assignee
Beijing Bird Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Bird Polytron Technologies Inc filed Critical Beijing Bird Polytron Technologies Inc
Priority to CN201910646834.2A priority Critical patent/CN110572532B/zh
Publication of CN110572532A publication Critical patent/CN110572532A/zh
Application granted granted Critical
Publication of CN110572532B publication Critical patent/CN110572532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronizing For Television (AREA)

Abstract

本发明涉及拼接器技术领域，具体涉及一种用于拼接器的同步装置、拼接处理系统。本发明的同步装置包括：视频信号解析模块、控制模块、同步信号处理模块和时钟处理模块。视频信号解析模块对视频信号进行解析得到第一像素时钟和同步信号，对第一像素时钟进行二分频得到第二像素时钟；控制模块根据第二像素时钟查表得到对应的倍频数值和分频数值；时钟处理模块根据第二像素时钟、倍频数值和分频数值，计算第三像素时钟；同步信号处理模块将第三像素时钟作为同步时钟，并向一个或多个拼接器发送同步指令，以使同步装置与拼接器实现同步运行；本发明解决了当视频分辨率变化时、当刷新频率存在误差时，拼接器输入与输出的同步问题，同时实现了设备扩展。

Description

用于拼接器的同步装置、拼接处理系统
技术领域
本发明涉及拼接器技术领域，具体涉及一种用于拼接器的同步装置、拼接处理系统。
背景技术
拼接器的主要功能是把一路视频信号分割为多个显示单元，将分割后的显示单元信号输出到多个显示屏，并用多个显示屏拼接组成一个完整的图像。
现有技术中的视频同步为一个拼接器内部不同输出端口之间的同步，可以实现一个输入源在多个输出端口之间保持输出同步。但是，无法满足如下需求：
(1)无法满足一个拼接器的多个输入源之间的同步。在需要将多个输入源信号拼接为一个更高分辨率的画面(如8k*4k、16k*8k等)时，多个输入源信号在长时间运行过程中，会由于存在PCB走线差异、时钟偏斜等因素，从而导致输出端不同步，出现画面撕裂的现象。
(2)无法将拼接器的一个或多个输入源与主播放设备完全同步。某些场景下，如3D视频传输过程中，需要保持视频每一帧数据顺序与主播放设备严格对齐，否则视频内容就会无法观看。
(3)无法实现多个拼接器之间的输出同步。某些应用场景下，如冗余备份时，需要将多个拼接器的输出进行同步。
发明内容
为了解决现有技术中的上述问题，本发明提出了一种用于拼接器的同步装置、拼接处理系统，解决了输入信号源与拼接器输出的同步问题，同时实现了设备的扩展。
本发明的一方面，提出一种用于拼接器的同步装置，所述同步装置包括：视频信号解析模块、控制模块、同步信号处理模块和时钟处理模块；
所述视频信号解析模块配置为：接收视频信号，并对所述视频信号进行解析，得到第一像素时钟和同步信号；对所述第一像素时钟进行二分频，得到第二像素时钟；将所述第二像素时钟发送到所述控制模块，并将所述同步信号发送到所述同步信号处理模块；
所述控制模块配置为：根据所述第二像素时钟以及预设的像素时钟-倍频数值-分频数值关系表，得到所述第二像素时钟所对应的倍频数值和分频数值；向所述时钟处理模块发送所述第二像素时钟、所述倍频数值和所述分频数值；
所述时钟处理模块配置为：计算所述第二像素时钟与所述倍频数值的乘积，并用所述乘积除以所述分频数值，从而得到第三像素时钟；将所述第三像素时钟、所述倍频数值和所述分频数值发送至所述同步信号处理模块；
所述同步信号处理模块配置为：确定工作模式为外部视频模式，将所述第三像素时钟作为同步时钟，并向一个或多个拼接器发送同步指令，以使所述同步装置与所述拼接器实现同步运行；
其中，
所述同步指令包括：所述同步时钟、所述同步信号、所述倍频数值和所述分频数值。
优选地，所述同步装置还包括一个晶体振荡器，所述晶体振荡器用于生成第四像素时钟；
所述控制模块还配置为：向所述同步信号处理模块发送工作模式控制指令；其中，所述工作模式包括：外部视频模式或本地模式；
所述同步信号处理模块还配置为：根据所述工作模式控制指令，确定所述工作模式为外部视频模式或本地模式；当所述工作模式为本地模式时，选择所述第四像素时钟作为所述同步时钟，并令所述倍频数值和所述分频数值均为零。
优选地，所述工作模式还包括：级联模式；
所述同步信号处理模块还配置为：当所述工作模式为本地模式或外部视频模式时，向一个或多个其他的所述同步装置发送所述同步指令以实现多个所述同步装置的级联；当所述工作模式为级联模式时，接收另一个所述同步装置发送来的所述同步指令，并将接收到的同步指令发送到一个或多个所述拼接器。
优选地，所述工作模式还包括：智能模式；
所述同步信号处理模块还配置为：当所述工作模式为所述智能模式时，按预设的顺序依次检测每种工作模式对应的时钟是否存在，并根据检测结果选定当前的工作模式，进而选择对应的同步时钟。
优选地，所述视频信号解析模块还配置为：利用环出接口将所述视频信号输出到所述拼接器。
优选地，所述控制模块还配置为：接收所述拼接器发送来的管理指令，并将所述管理指令发送到所述同步信号处理模块；
其中，
所述管理指令包括：参数设置指令和/或状态查询指令。
优选地，所述同步信号包括：场同步和/或行同步和/或有效数据信号和/或奇偶场信号。
优选地，所述同步信号处理模块还配置为：根据所述状态查询指令，向所述控制模块发送相应的状态信息；
所述控制模块还配置为：接收所述状态信息，并发送给所述拼接器。
本发明的第二方面，还提出一种拼接处理系统，所述拼接处理系统包括：上面所述的用于拼接器的同步装置，以及一个或多个拼接器；
所述拼接器配置为：
接收所述同步装置发送的所述同步指令；
当所述分频数值与所述倍频数值均不为零时，将所述同步时钟乘以2，再与所述分频数值相乘得到一个乘积，用所述乘积除以所述倍频数值得到所述第一像素时钟的恢复值；利用所述第一像素时钟的恢复值作为所述拼接器的像素时钟；
当所述分频数值与所述倍频数值均为零时，将所述同步时钟作为所述拼接器的像素时钟；
利用所述同步信号将所述拼接器的多个输出端口同步到同一帧图像开始输出。
本发明的第三方面，还提出另一种拼接处理系统，所述系统包括：多个上面所述的拼接处理系统；
其中一个所述拼接处理系统中的所述同步装置作为主设备，其他所述拼接处理系统中的所述同步装置作为从设备；
所述主设备的工作模式被设置为本地模式、外部视频模式或智能模式，所述从设备的工作模式被设置为级联模式。
与最接近的现有技术相比，本发明具有如下有益效果：
(1)解决了拼接器的输入信号源的分辨率发生变化时，输入与输出之间无法同步的问题：本发明中由同步装置将输入信号源的视频分辨率发送到拼接器，使得拼接器可以实时调整输出视频的分辨率；
(2)解决了拼接器的输入信号刷新率存在误差时，输入与输出不同步的问题：当输入信号刷新率存在误差时，比如设置显卡输出为1920x1080@60hz，显卡实际输出的刷新率可能是59.999hz或60.001hz，并不是精确的60hz。这种情况下，在现有技术中误差会不断累积，当超过一帧图像时，就能观察到输出与输入图像不同步。而本发明中，当同步装置工作在外部视频模式时，拼接器的输出和输入信号源采用的是同一个像素时钟源，因此不存在这个问题；
(3)解决了设备无法扩展的问题：本发明中多个同步装置可以级联应用，每个同步装置又可以向多个拼接器发送同步指令，从而使得拼接处理系统可以很好地扩展；
(4)解决了同步信号无法长距离传输的问题：当同步装置工作在外部视频模式时，因为解析得到的视频源的像素时钟通常比较高，无法远距离传输，比如1920x1080@60分辨率时，像素时钟为148.5Mhz。本发明中通过将解析得到的像素时钟进行倍频和分频之后传输的是低频时钟，因此可以远距离传输；
(5)解决了无法管理同步装置的问题：本发明可以通过拼接器发送管理指令对同步装置进行管理。
附图说明
图1是本发明的用于拼接器的同步装置实施例的主要构成示意图；
图2是本发明的一种拼接处理系统实施例的主要构成示意图；
图3是本发明的另一种拼接处理系统实施例的主要构成示意图。
具体实施方式
下面参照附图来描述本发明的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。
需要说明的是，在本发明的描述中，术语“第一”、“第二”、“第三”仅仅是为了便于描述，而不是指示或暗示所述装置、元件或参数的相对重要性，因此不能理解为对本发明的限制。
图1是本发明的用于拼接器的同步装置实施例的主要构成示意图。如图1所示，本实施例的同步装置100包括：视频信号解析模块110、控制模块120、同步信号处理模块130和时钟处理模块140。
其中，视频信号解析模块110配置为：接收视频信号，并对视频信号进行解析，得到第一像素时钟CLK1和同步信号VS；对第一像素时钟CLK1进行二分频，得到第二像素时钟CLK2；将第二像素时钟CLK2发送到控制模块120，并将同步信号VS发送到同步信号处理模块130；控制模块120配置为：根据第二像素时钟CLK2以及预设的像素时钟-倍频数值-分频数值关系表，得到第二像素时钟CLK2所对应的倍频数值M和分频数值N，向时钟处理模块140发送第二像素时钟CLK2、倍频数值M和分频数值N；时钟处理模块140配置为：计算第二像素时钟CLK2与倍频数值M的乘积，并用该乘积除以分频数值N，从而得到第三像素时钟CLK3；将第三像素时钟CLK3、倍频数值M和分频数值N发送至同步信号处理模块130；同步信号处理模块130配置为：确定工作模式为外部视频模式，将第三像素时钟CLK3作为同步时钟CLK，并向一个或多个拼接器200发送同步指令，以使同步装置100与拼接器200实现同步运行。
本实施例中，同步指令包括：同步时钟CLK、同步信号VS、倍频数值M和分频数值N。
本实施例中同步装置支持的最大分辨率为3840x2160@30fps(即4K)，如果要播放4K分辨率的画面，需要像素时钟为297Mhz，因此时钟处理模块140的输入范围在25Mhz～300Mhz时即可满足当前分辨率要求。如下面的表1所示，在控制模块120中根据第二像素时钟CLK2的范围(左起第1-2列)通过查表可以得到M和N的值(左起第3-4列)；将CLK2、M、N输入到时钟处理模块140以后，首先将第二像素时钟CLK2倍频(乘以M)到某个较大数值，再进行分频(除以N)，就可以得到输出时钟即第三像素时钟CLK3(左起第5-6列)在25Mhz附近。
表1：
时钟处理模块140中计算第三像素时钟的方法如公式(1)所示：
因为视频信号解析模块110对第一像素时钟CLK1进行二分频，得到第二像素时钟CLK2，因此，可知CLK3与CLK1的关系如公式(2)所示：
如图1所示，同步信号处理模块130可以有多个同步输出口，将同步指令输出到多个拼接器200。在拼接器200中，再根据CLK3、M、N值以及它们之间关系，将第一像素时钟CLK1恢复出来，如公式(3)所示：
本实施例中，还可以在同步装置的内部设置一个晶体振荡器150，该晶体振荡器用于生成第四像素时钟CLK4(如25MHz)；控制模块120还可以配置为：向同步信号处理模块130发送工作模式控制指令，工作模式包括外部视频模式或本地模式；同步信号处理模块130还可以配置为：根据工作模式控制指令，确定工作模式为外部视频模式或本地模式；当工作模式为本地模式时，选择第四像素时钟CLK4作为同步时钟CLK，，并令所述倍频数值和所述分频数值均为零；当工作模式为外部视频模式时，选择第三像素时钟CLK3作为同步时钟CLK，倍频数值M和分频数值N为控制模块120查表得到的值。
本实施例中，工作模式还可以包括：级联模式。同步信号处理模块130还可以配置为：当工作模式为本地模式或外部视频模式时，向一个或多个其他的同步装置100发送同步指令以实现多个同步装置100的级联；当工作模式为级联模式时，接收另一个同步装置100发送来的同步指令，并将接收到的同步指令发送到一个或多个拼接器200。
本实施例中，工作模式还可以包括：智能模式。同步信号处理模块130还可以配置为：当工作模式为智能模式时，按预设的顺序依次检测每种工作模式对应的时钟是否存在，并根据检测结果选定当前的工作模式，进而选择对应的同步时钟。例如，若预设的顺序为：本地模式、外部视频模式、级联模式，则依次检测这三种工作模式对应的时钟，即(1)由同步装置内部的晶体振荡器生成的CLK4；(2)由时钟处理模块发送来的CLK3；(3)从同步输入口接收到的CLK。若发现第(1)个就存在，则选择第(1)个作为同步时钟；若发现第(1)个不存在，但是第(2)个存在，则选择第(2)个作为同步时钟；若发现前两个均不存在，但第(3)个存在，则选择第(3)个作为同步时钟。
本实施例中，视频信号解析模块110还可以配置为：利用环出接口将视频信号输出到拼接器200，避免了因接入本发明的同步装置导致视频信号源接口减少。
本实施例中，控制模块120还可以配置为：接收拼接器200发送来的管理指令，并将管理指令发送到同步信号处理模块130；同步信号处理模块130还配置为：根据状态查询指令，向控制模块发送相应的状态信息；控制模块还配置为：接收所述状态信息，并发送给所述拼接器。其中，管理指令包括：参数设置指令和/或状态查询指令。参数设置指令包括：设置同步装置的工作模式，当工作模式为本地模式时还包括设置输出的分辨率参数；状态查询指令包括：同步装置的工作模式、连接同步装置的哪个同步输出端口、同步装置输入和输出的分辨率参数、时钟倍频数值和分频数值等。
本实施例中，同步信号包括：场同步和/或行同步和/或有效数据信号和/或奇偶场信号。这些信号均由视频信号解析模块110解析得到，在进行同步时，可以采用场同步，也可以行同步。当信号源为隔行信号时使用奇偶场信号，表明当前是一帧图像的奇场或偶场。
实际应用中可以采用RJ45接口和网线，RJ45有8个引脚，利用其中2引脚按照RS485协议传输管理指令和状态信息，1个引脚传输同步信号，1个引脚传输时钟信号。视频信号解析模块110可以采用ITE6802芯片来实现，控制模块120可以采用STM32芯片来实现，同步信号处理模块130可以采用FPGA来实现，时钟处理模块140可以采用IDT5901芯片来实现。这里只是举例，也可以采用其他的传输线路和芯片。
通过本发明的同步装置，可以实现拼接器的多个输出信号与输入信号输出同步。当输入视频信号源的分辨率变化后，同步装置将新的分辨率告知拼接器，拼接器能自动改变输出分辨率，使之和输入视频信号源分辨率相同，从而保持输出和信号源同步。
图2是本发明的一种拼接处理系统实施例的主要构成示意图。如图2所示，本实施例的拼接处理系统包括：上面所述的用于拼接器的同步装置100，以及一个或多个拼接器200。
其中，拼接器200配置为：接收同步装置发送的同步指令(同步指令包括：同步时钟CLK、同步信号VS、倍频数值M和分频数值N)；判断分频数值N与倍频数值M是否为零，当分频数值N与倍频数值M均不为零时，将同步时钟CLK乘以2，再与分频数值N相乘得到一个乘积，用该乘积除以倍频数值M得到第一像素时钟CLK1的恢复值，利用第一像素时钟CLK1的恢复值作为拼接器200的像素时钟；当分频数值与倍频数值均为零时，将同步时钟CLK作为拼接器200的像素时钟；利用同步信号VS将拼接器的多个输出端口同步到同一帧图像开始输出。拼接器从主播放设备300接收m个视频输入信号，根据同步装置发来的同步指令控制n个视频输出。
图3是本发明的另一种拼接处理系统实施例的主要构成示意图。如图3所示，本实施例的拼接处理系统包括：多个如图2所示的拼接处理系统。
其中一个拼接处理系统中的同步装置100作为主设备，其他拼接处理系统1中的同步装置100作为从设备；主设备的工作模式被设置为本地模式、外部视频模式或智能模式，从设备的工作模式被设置为级联模式。图3中上方第一个同步装置为主设备，其他同步装置为从设备。由于每个同步装置可以给一个或多个拼接器提供同步指令，通过多个同步装置的级联，我们就可以实现对更多拼接器的同步控制。
本领域技术人员应该能够意识到，结合本文中所公开的实施例描述的各示例的方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明电子硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以电子硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (10)

1.一种用于拼接器的同步装置，其特征在于，所述同步装置包括：视频信号解析模块、控制模块、同步信号处理模块和时钟处理模块；
所述视频信号解析模块配置为：接收视频信号，并对所述视频信号进行解析，得到第一像素时钟和同步信号；对所述第一像素时钟进行二分频，得到第二像素时钟；将所述第二像素时钟发送到所述控制模块，并将所述同步信号发送到所述同步信号处理模块；
所述控制模块配置为：根据所述第二像素时钟以及预设的像素时钟-倍频数值-分频数值关系表，得到所述第二像素时钟所对应的倍频数值和分频数值；向所述时钟处理模块发送所述第二像素时钟、所述倍频数值和所述分频数值；
所述时钟处理模块配置为：计算所述第二像素时钟与所述倍频数值的乘积，并用所述乘积除以所述分频数值，从而得到第三像素时钟；将所述第三像素时钟、所述倍频数值和所述分频数值发送至所述同步信号处理模块；
所述同步信号处理模块配置为：确定工作模式为外部视频模式，将所述第三像素时钟作为同步时钟，并向一个或多个拼接器发送同步指令，以使所述同步装置与所述拼接器实现同步运行；
其中，
所述同步指令包括：所述同步时钟、所述同步信号、所述倍频数值和所述分频数值。
2.根据权利要求1所述的用于拼接器的同步装置，其特征在于，
所述同步装置还包括一个晶体振荡器，所述晶体振荡器用于生成第四像素时钟；
所述控制模块还配置为：向所述同步信号处理模块发送工作模式控制指令；其中，所述工作模式包括：外部视频模式或本地模式；
所述同步信号处理模块还配置为：根据所述工作模式控制指令，确定所述工作模式为外部视频模式或本地模式；当所述工作模式为本地模式时，选择所述第四像素时钟作为所述同步时钟，并令所述倍频数值和所述分频数值均为零。
3.根据权利要求2所述的用于拼接器的同步装置，其特征在于，
所述工作模式还包括：级联模式；
所述同步信号处理模块还配置为：当所述工作模式为本地模式或外部视频模式时，向一个或多个其他的所述同步装置发送所述同步指令以实现多个所述同步装置的级联；当所述工作模式为级联模式时，接收另一个所述同步装置发送来的所述同步指令，并将接收到的同步指令发送到一个或多个所述拼接器。
4.根据权利要求3所述的用于拼接器的同步装置，其特征在于，
所述工作模式还包括：智能模式；
所述同步信号处理模块还配置为：当所述工作模式为所述智能模式时，按预设的顺序依次检测每种工作模式对应的时钟是否存在，并根据检测结果选定当前的工作模式，进而选择对应的同步时钟。
5.根据权利要求1-4中任一项所述的用于拼接器的同步装置，其特征在于，所述视频信号解析模块还配置为：利用环出接口将所述视频信号输出到所述拼接器。
6.根据权利要求1-5中任一项所述的用于拼接器的同步装置，其特征在于，所述控制模块还配置为：接收所述拼接器发送来的管理指令，并将所述管理指令发送到所述同步信号处理模块；
其中，
所述管理指令包括：参数设置指令和/或状态查询指令。
7.根据权利要求1-5中任一项所述的用于拼接器的同步装置，其特征在于，所述同步信号包括：场同步和/或行同步和/或有效数据信号和/或奇偶场信号。
8.根据权利要求6中任一项所述的用于拼接器的同步装置，其特征在于，
所述同步信号处理模块还配置为：根据所述状态查询指令，向所述控制模块发送相应的状态信息；
所述控制模块还配置为：接收所述状态信息，并发送给所述拼接器。
9.一种拼接处理系统，其特征在于，所述拼接处理系统包括：权利要求1-8中任一项所述的用于拼接器的同步装置，以及一个或多个拼接器；
所述拼接器配置为：
接收所述同步装置发送的所述同步指令；
当所述分频数值与所述倍频数值均不为零时，将所述同步时钟乘以2，再与所述分频数值相乘得到一个乘积，用所述乘积除以所述倍频数值得到所述第一像素时钟的恢复值；利用所述第一像素时钟的恢复值作为所述拼接器的像素时钟；
当所述分频数值与所述倍频数值均为零时，将所述同步时钟作为所述拼接器的像素时钟；
利用所述同步信号将所述拼接器的多个输出端口同步到同一帧图像开始输出。
10.一种拼接处理系统，其特征在于，所述系统包括：多个如权利要求9所述的拼接处理系统；
其中一个所述拼接处理系统中的所述同步装置作为主设备，其他所述拼接处理系统中的所述同步装置作为从设备；
所述主设备的工作模式被设置为本地模式、外部视频模式或智能模式，所述从设备的工作模式被设置为级联模式。
CN201910646834.2A 2019-07-17 2019-07-17 用于拼接器的同步装置、拼接处理系统 Active CN110572532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910646834.2A CN110572532B (zh) 2019-07-17 2019-07-17 用于拼接器的同步装置、拼接处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910646834.2A CN110572532B (zh) 2019-07-17 2019-07-17 用于拼接器的同步装置、拼接处理系统

Publications (2)

Publication Number Publication Date
CN110572532A true CN110572532A (zh) 2019-12-13
CN110572532B CN110572532B (zh) 2021-12-14

Family

ID=68773061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910646834.2A Active CN110572532B (zh) 2019-07-17 2019-07-17 用于拼接器的同步装置、拼接处理系统

Country Status (1)

Country Link
CN (1) CN110572532B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111355861A (zh) * 2020-05-25 2020-06-30 深圳市康帕斯科技发展有限公司 一种多屏视频同步拼接装置和方法
CN111432139A (zh) * 2020-03-31 2020-07-17 北京淳中科技股份有限公司 一种分布式系统及其时钟同步切换装置
CN115379070A (zh) * 2022-08-24 2022-11-22 中船重工（武汉）凌久电子有限责任公司 基于fpga的动态配置时钟实时传输hdmi图像的方法
CN117812197A (zh) * 2024-02-27 2024-04-02 武汉精立电子技术有限公司 时间同步方法及图像信号发生装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533097A (zh) * 2003-03-20 2004-09-29 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN1630222A (zh) * 2003-12-18 2005-06-22 华为技术有限公司 一种多信号复用处理过程中时钟同步方法和装置
CN101776985A (zh) * 2009-12-29 2010-07-14 广东威创视讯科技股份有限公司 同步显示装置、同步拼接显示系统及其同步显示方法
US7924071B2 (en) * 2008-09-16 2011-04-12 Renesas Electronics Corporation Synchronization detection circuit, pulse width modulation circuit using the same, and synchronization detection method
US20130155792A1 (en) * 2011-12-14 2013-06-20 Elpida Memory, Inc. Semiconductor device having data terminal supplied with plural write data in serial
CN103207831A (zh) * 2012-01-13 2013-07-17 上海华虹集成电路有限责任公司 处理器芯片仿真器
JP2016163191A (ja) * 2015-03-02 2016-09-05 株式会社メガチップス クロック生成回路
CN205883468U (zh) * 2016-07-01 2017-01-11 北京小鸟科技股份有限公司 级联同步视频的控制装置
WO2017070930A1 (zh) * 2015-10-30 2017-05-04 华为技术有限公司 一种时钟同步方法、接收器、发送器和系统
CN207884576U (zh) * 2017-12-29 2018-09-18 成都锐成芯微科技股份有限公司 一种数字倍频器
CN108762374A (zh) * 2018-05-29 2018-11-06 西安微电子技术研究所 一种时钟管理电路及基于该电路的服务级芯片

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533097A (zh) * 2003-03-20 2004-09-29 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN1630222A (zh) * 2003-12-18 2005-06-22 华为技术有限公司 一种多信号复用处理过程中时钟同步方法和装置
US7924071B2 (en) * 2008-09-16 2011-04-12 Renesas Electronics Corporation Synchronization detection circuit, pulse width modulation circuit using the same, and synchronization detection method
CN101776985A (zh) * 2009-12-29 2010-07-14 广东威创视讯科技股份有限公司 同步显示装置、同步拼接显示系统及其同步显示方法
US20130155792A1 (en) * 2011-12-14 2013-06-20 Elpida Memory, Inc. Semiconductor device having data terminal supplied with plural write data in serial
CN103207831A (zh) * 2012-01-13 2013-07-17 上海华虹集成电路有限责任公司 处理器芯片仿真器
JP2016163191A (ja) * 2015-03-02 2016-09-05 株式会社メガチップス クロック生成回路
WO2017070930A1 (zh) * 2015-10-30 2017-05-04 华为技术有限公司 一种时钟同步方法、接收器、发送器和系统
CN205883468U (zh) * 2016-07-01 2017-01-11 北京小鸟科技股份有限公司 级联同步视频的控制装置
CN207884576U (zh) * 2017-12-29 2018-09-18 成都锐成芯微科技股份有限公司 一种数字倍频器
CN108762374A (zh) * 2018-05-29 2018-11-06 西安微电子技术研究所 一种时钟管理电路及基于该电路的服务级芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111432139A (zh) * 2020-03-31 2020-07-17 北京淳中科技股份有限公司 一种分布式系统及其时钟同步切换装置
CN111432139B (zh) * 2020-03-31 2022-05-17 北京淳中科技股份有限公司 一种分布式系统及其时钟同步切换装置
CN111355861A (zh) * 2020-05-25 2020-06-30 深圳市康帕斯科技发展有限公司 一种多屏视频同步拼接装置和方法
CN115379070A (zh) * 2022-08-24 2022-11-22 中船重工（武汉）凌久电子有限责任公司 基于fpga的动态配置时钟实时传输hdmi图像的方法
CN117812197A (zh) * 2024-02-27 2024-04-02 武汉精立电子技术有限公司 时间同步方法及图像信号发生装置
CN117812197B (zh) * 2024-02-27 2024-05-28 武汉精立电子技术有限公司 时间同步方法及图像信号发生装置

Also Published As

Publication number Publication date
CN110572532B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
CN110572532B (zh) 用于拼接器的同步装置、拼接处理系统
CN106161870B (zh) 一种多屏控制设备及同步系统
JP6401716B2 (ja) スプライススクリーンの立体表示の同期信号処理方法及び装置、スプライススクリーン
CN105657364A (zh) 一种图像处理器的显示方法、装置及系统
CN102006426B (zh) 一种拼接系统的同步方法及其装置
CN112214065B (zh) 设备同步校准方法、装置、设备及存储介质
CN101815177B (zh) 同步显示装置、同步显示方法及叠加拼接显示系统
CN103491317B (zh) 一种三维图形图像多屏同步播放方法、设备及系统
CN106097983A (zh) 液晶显示装置中的背光控制方法、装置及液晶显示装置
US20170344330A1 (en) Multi-display device
CN110581963B (zh) 一种v-by-one信号转换方法、装置及电子设备
CN105489155A (zh) 拼接墙显示单元的主控板、拼接墙显示系统及其开窗方法
CN111355861A (zh) 一种多屏视频同步拼接装置和方法
US9886935B2 (en) Method and system for driving display panel
KR100824016B1 (ko) 비동기 양안 카메라에서 생성되는 출력 데이터의 동기화를수행하는 시스템, 방법 및 기록 매체
CN111638861A (zh) 一种拼接墙信号同步方法及装置
Löffler et al. Networked Displays for VR Applications: Display as a Service.
CN105549931B (zh) Usb视频拼接播放系统
CN106097982A (zh) 液晶显示装置中的背光控制方法、装置及液晶显示装置
CZ2010226A3 (cs) Zarízení pro príjem obrazového signálu s vysokým rozlišením prenášeného s malým zpoždením asynchronní paketovou pocítacovou sítí
CN111432139B (zh) 一种分布式系统及其时钟同步切换装置
CN115225774A (zh) 一种分布式视频拼控的同步方法和系统
US20020167897A1 (en) Redundant changeover apparatus
CN112995531B (zh) 一种同步拼接显示方法、装置、解码拼接控制器和介质
CN112309311B (zh) 显示控制方法、装置和显示控制卡以及计算机可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant