JP2002290235A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2002290235A JP2002290235A JP2001085350A JP2001085350A JP2002290235A JP 2002290235 A JP2002290235 A JP 2002290235A JP 2001085350 A JP2001085350 A JP 2001085350A JP 2001085350 A JP2001085350 A JP 2001085350A JP 2002290235 A JP2002290235 A JP 2002290235A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- switching
- output
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 複数の周波数シンセサイザの一体化( 実装面
積、体積の小型化) 、低消費電力、低価格化を実現する
と共に、回路構成を変えることなく、複数の周波数帯域
に渡り、可変可能な、小型、低位相雑音、低消費電力の
周波数シンセサイザを実現する。 【解決手段】 複数の周波数帯域に対応する各々の周波
数シンセサイザユニットの外部制御発振器、位相比較器
及び分周器の共通化を図ると共に、所望の出力周波数帯
域に対応して異なる分周比を有する複数のプリスケーラ
及び異なる逓倍数を有する複数の逓倍器をそれぞれ設
け、所望の出力周波数帯域の切替えに同期して上記複数
のプリスケーラおよび複数の逓倍器を選択的に切替え
る。
積、体積の小型化) 、低消費電力、低価格化を実現する
と共に、回路構成を変えることなく、複数の周波数帯域
に渡り、可変可能な、小型、低位相雑音、低消費電力の
周波数シンセサイザを実現する。 【解決手段】 複数の周波数帯域に対応する各々の周波
数シンセサイザユニットの外部制御発振器、位相比較器
及び分周器の共通化を図ると共に、所望の出力周波数帯
域に対応して異なる分周比を有する複数のプリスケーラ
及び異なる逓倍数を有する複数の逓倍器をそれぞれ設
け、所望の出力周波数帯域の切替えに同期して上記複数
のプリスケーラおよび複数の逓倍器を選択的に切替え
る。
Description
【０００１】
【発明の属する技術分野】この発明は、周波数シンセサ
イザに係り、特にディジタル変調を用いて画像や音声情
報を伝送するディジタル伝送用装置等のディジタル無線
通信装置に用いる周波数シンセサイザに関するものであ
る。
イザに係り、特にディジタル変調を用いて画像や音声情
報を伝送するディジタル伝送用装置等のディジタル無線
通信装置に用いる周波数シンセサイザに関するものであ
る。
【０００２】
【従来の技術】従来技術として、ディジタル伝送用装置
に応用されている周波数シンセサイザについて説明す
る。 図６に分数分周式（フラクショナル−Ｎ方式）の周
波数シンセサイザを用いた従来のディジタル伝送用装置
の送信高周波部のブロック図を、図７には外部制御発振
器を含むフラクショナル−Ｎ方式の周波数シンセサイザ
のブロック図を示す。 図６において中間周波入力端子２
５から入力された第一中間周波信号は、IF増幅器・AGC
制御部２６で規定されたレベルに増幅され、周波数変換
部２７では、発振器２４より入力される第一局部発振信
号と、外部制御発振器２１あるいは外部制御発振器２２
からの局部発振信号を用いて、RF信号へ周波数変換さ
れ、電力増幅器２８によって規定の出力電力に増幅され
た後、アンテナ２９から送信される。 一方、外部制御発
振器２１，２２はそれぞれフラクショナル−Ｎ方式の周
波数シンセサイザ３１，３２で制御され、フラクショナ
ル−Ｎ方式の周波数シンセサイザ３１，３２は、ＣＰＵ
３０より送られるチャネルデータによって制御される。
に応用されている周波数シンセサイザについて説明す
る。 図６に分数分周式（フラクショナル−Ｎ方式）の周
波数シンセサイザを用いた従来のディジタル伝送用装置
の送信高周波部のブロック図を、図７には外部制御発振
器を含むフラクショナル−Ｎ方式の周波数シンセサイザ
のブロック図を示す。 図６において中間周波入力端子２
５から入力された第一中間周波信号は、IF増幅器・AGC
制御部２６で規定されたレベルに増幅され、周波数変換
部２７では、発振器２４より入力される第一局部発振信
号と、外部制御発振器２１あるいは外部制御発振器２２
からの局部発振信号を用いて、RF信号へ周波数変換さ
れ、電力増幅器２８によって規定の出力電力に増幅され
た後、アンテナ２９から送信される。 一方、外部制御発
振器２１，２２はそれぞれフラクショナル−Ｎ方式の周
波数シンセサイザ３１，３２で制御され、フラクショナ
ル−Ｎ方式の周波数シンセサイザ３１，３２は、ＣＰＵ
３０より送られるチャネルデータによって制御される。
【０００３】次にこのフラクショナル−Ｎ方式の周波数
シンセサイザの動作について、図７を用いて説明する。
図７において、外部制御発振器１から出力された信号
は、プリスケーラ２に入力される。一方で、第二局部発
振信号として、シンセサイザ出力端子１４より出力され
る。 プリスケーラ２からの分周出力はフラクショナルー
Ｎ型分周器１８でさらに分周され、基準信号発振器５か
ら入力された基準信号と位相比較され、その誤差出力が
ループフィルタ８で平滑され外部制御発振器１の制御電
圧となる。
シンセサイザの動作について、図７を用いて説明する。
図７において、外部制御発振器１から出力された信号
は、プリスケーラ２に入力される。一方で、第二局部発
振信号として、シンセサイザ出力端子１４より出力され
る。 プリスケーラ２からの分周出力はフラクショナルー
Ｎ型分周器１８でさらに分周され、基準信号発振器５か
ら入力された基準信号と位相比較され、その誤差出力が
ループフィルタ８で平滑され外部制御発振器１の制御電
圧となる。
【０００４】以下に外部制御発振器１の出力周波数につ
いて関係式をあげ説明する。外部制御発振器１の出力周
波数ｆEX-OSCは、プリスケーラ２の分周比Ｎ1 、フラク
ショナル−Ｎ方式分周器の分周比をＮ2 、基準信号発振
器５の発振周波数をｆREF として、(１) 式で与えられ
る。 ｆEX-OSC＝ｆREF ×Ｎ1 ×Ｎ2 ・・・・(１) 上記(１) 式から分かるように、外部制御発振器１を基
準信号周波数の分数値で制御できるため、通常のシンセ
サイザより基準信号発振器の出力周波数をあげることが
でき、シンセサイザの低位相雑音化が可能となり、高速
ディジタル伝送に適したシンセサイザを構成することが
できる。
いて関係式をあげ説明する。外部制御発振器１の出力周
波数ｆEX-OSCは、プリスケーラ２の分周比Ｎ1 、フラク
ショナル−Ｎ方式分周器の分周比をＮ2 、基準信号発振
器５の発振周波数をｆREF として、(１) 式で与えられ
る。 ｆEX-OSC＝ｆREF ×Ｎ1 ×Ｎ2 ・・・・(１) 上記(１) 式から分かるように、外部制御発振器１を基
準信号周波数の分数値で制御できるため、通常のシンセ
サイザより基準信号発振器の出力周波数をあげることが
でき、シンセサイザの低位相雑音化が可能となり、高速
ディジタル伝送に適したシンセサイザを構成することが
できる。
【０００５】
【発明が解決しようとする課題】前述した従来のディジ
タル伝送用装置では変調方式が多値化されるに従い、各
基準信号発振器の高安定化、低位相雑音化等が要求され
るため、複数の周波数帯域のそれぞれに対し、異なるシ
ンセサイザユニット及び基準発振器を設けなければなら
ず、消費電力、実装面積(体積) 等が増加する問題点が
あった。
タル伝送用装置では変調方式が多値化されるに従い、各
基準信号発振器の高安定化、低位相雑音化等が要求され
るため、複数の周波数帯域のそれぞれに対し、異なるシ
ンセサイザユニット及び基準発振器を設けなければなら
ず、消費電力、実装面積(体積) 等が増加する問題点が
あった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、第一の目的としては複数の周波
数シンセサイザの一体化(実装面積、体積の小型化) 、
低消費電力、低価格化を実現することにある。また、第
二の目的としては回路構成を変えることなく、複数の周
波数帯域に渡り、可変可能な周波数シンセサイザを構成
することにある。
ためになされたもので、第一の目的としては複数の周波
数シンセサイザの一体化(実装面積、体積の小型化) 、
低消費電力、低価格化を実現することにある。また、第
二の目的としては回路構成を変えることなく、複数の周
波数帯域に渡り、可変可能な周波数シンセサイザを構成
することにある。
【０００７】
【課題を解決するための手段】この発明は、外部制御発
振器の出力信号をプリスケーラ及び分周器により分周し
て得られた信号と、基準信号発振器からの基準信号とを
位相比較して誤差信号を得、該誤差信号に基づいて上記
外部制御発振器を制御すると共に、上記外部制御発振器
の出力を逓倍器を介して出力し所望の出力周波数を得る
ようにした周波数シンセサイザにおいて、上記プリスケ
ーラ及び逓倍器として、所望の出力周波数帯域に対応し
て異なる分周比を有する複数のプリスケーラ及び異なる
逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出
力周波数帯域の切替えに同期して上記複数のプリスケー
ラおよび複数の逓倍器を選択的に切替えるようになされ
ている。
振器の出力信号をプリスケーラ及び分周器により分周し
て得られた信号と、基準信号発振器からの基準信号とを
位相比較して誤差信号を得、該誤差信号に基づいて上記
外部制御発振器を制御すると共に、上記外部制御発振器
の出力を逓倍器を介して出力し所望の出力周波数を得る
ようにした周波数シンセサイザにおいて、上記プリスケ
ーラ及び逓倍器として、所望の出力周波数帯域に対応し
て異なる分周比を有する複数のプリスケーラ及び異なる
逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出
力周波数帯域の切替えに同期して上記複数のプリスケー
ラおよび複数の逓倍器を選択的に切替えるようになされ
ている。
【０００８】また、上記複数のプリスケーラを切替える
第１の切替器と、上記複数の逓倍器を切替える第２の切
替器と、所望の出力周波数帯域の切替えに同期して上記
各切替器を選択的に切替える制御手段を備えている。更
に、上記プリスケーラ及び逓倍器の組合わせを分周比と
逓倍数の積が一定になるように設定される。更に、上記
制御手段は、選択されないプリスケーラの電源を切る機
能を有している。更に、上記分周器として分数分周型分
周器を備えている。更に、上記外部制御発振器として出
力周波数がオフセット可能な発振器を使用し、所望の出
力周波数帯域の切替えに同期してオフセットさせるよう
になされている。更に、上記外部制御発振器として出力
周波数の異なる複数の外部制御発振器を備え、所望の出
力周波数帯域の切替えに同期して選択的に切替えるよう
になされている。
第１の切替器と、上記複数の逓倍器を切替える第２の切
替器と、所望の出力周波数帯域の切替えに同期して上記
各切替器を選択的に切替える制御手段を備えている。更
に、上記プリスケーラ及び逓倍器の組合わせを分周比と
逓倍数の積が一定になるように設定される。更に、上記
制御手段は、選択されないプリスケーラの電源を切る機
能を有している。更に、上記分周器として分数分周型分
周器を備えている。更に、上記外部制御発振器として出
力周波数がオフセット可能な発振器を使用し、所望の出
力周波数帯域の切替えに同期してオフセットさせるよう
になされている。更に、上記外部制御発振器として出力
周波数の異なる複数の外部制御発振器を備え、所望の出
力周波数帯域の切替えに同期して選択的に切替えるよう
になされている。
【０００９】
【発明の実施の形態】実施の形態１． 以下、本発明の実
施の形態１を図について説明する。 図１において、１は
電圧制御発振器などの外部制御発振器、２Ａ，２Ｂは各
々異なる分周比N4, N3を有するプリスケーラ、３は分周
比N1を有する分周器、４はチャネルデータ端子、５は基
準信号発振器、６は分周比N2を有する分周器、７は位相
比較器で、分周器６からの信号を基準信号発振器５から
の基準信号と位相比較して誤差信号を得る。８はループ
フィルタで、位相比較器７からの誤差信号を平滑して外
部制御発振器１の制御信号として出力する。９Ａ，９Ｂ
は各々異なる逓倍数M1, M2を有する逓倍器、１０，１１
はそれぞれプリスケーラ２Ａ，２Ｂの入力側、出力側に
接続された切替器、１２，１３はそれぞれ逓倍器９Ａ，
９Ｂの入力側、出力側に接続された切替器、１４はシン
セサイザ出力端子、１５は制御回路で、チャネルデータ
端子４からのチャネルデータに応じて切替器１０〜１３
を論理回路を用いて選択的に切替える機能を備えてい
る。
施の形態１を図について説明する。 図１において、１は
電圧制御発振器などの外部制御発振器、２Ａ，２Ｂは各
々異なる分周比N4, N3を有するプリスケーラ、３は分周
比N1を有する分周器、４はチャネルデータ端子、５は基
準信号発振器、６は分周比N2を有する分周器、７は位相
比較器で、分周器６からの信号を基準信号発振器５から
の基準信号と位相比較して誤差信号を得る。８はループ
フィルタで、位相比較器７からの誤差信号を平滑して外
部制御発振器１の制御信号として出力する。９Ａ，９Ｂ
は各々異なる逓倍数M1, M2を有する逓倍器、１０，１１
はそれぞれプリスケーラ２Ａ，２Ｂの入力側、出力側に
接続された切替器、１２，１３はそれぞれ逓倍器９Ａ，
９Ｂの入力側、出力側に接続された切替器、１４はシン
セサイザ出力端子、１５は制御回路で、チャネルデータ
端子４からのチャネルデータに応じて切替器１０〜１３
を論理回路を用いて選択的に切替える機能を備えてい
る。
【００１０】 次に動作について説明する。 図１におい
て、外部制御発振器１より出力された信号は切替器１
０，１１により切替えられ、プリスケーラ２Ａまたは２
Ｂに入力される。また、外部制御発振器１から出力され
た信号は切替器１２，１３から逓倍器９Ａまたは９Ｂを
介してシンセサイザ出力端子１４に出力される。
て、外部制御発振器１より出力された信号は切替器１
０，１１により切替えられ、プリスケーラ２Ａまたは２
Ｂに入力される。また、外部制御発振器１から出力され
た信号は切替器１２，１３から逓倍器９Ａまたは９Ｂを
介してシンセサイザ出力端子１４に出力される。
【００１１】ここで、出力周波数帯域を二つの周波数帯
域Ａ及びＢとすると、周波数帯域Ａ内の設定周波数選択
時はプリスケーラ２Ａ、及び逓倍器９Ａが選択され、ま
た周波数帯域Ｂ内の設定周波数選択時はプリスケーラ２
Ｂ、及び逓倍器９Ｂが選択される。 周波数帯域Ａが選択
されたときは、図１のように切替器１０，１１はプリス
ケーラ２Ａを選択するように切替えられ、切替器１２，
１３は逓倍器９Ａを選択するように切替えられる。ま
た、周波数帯域Ｂが選択されたときは、切替器１０，１
１はプリスケーラ２Ｂを選択するように切替えられ、切
替器１２，１３は逓倍器９Ｂが選択されるように切替え
られる。 一方、基準信号発振器５の出力は分周器６に入
力されN2分周される。また、切替器１０，１１を介して
プリスケーラ２Ａまたは２Ｂから入力される信号は分周
器８によって、N1分周される。チャネルデータ入力端子
４から入力されたチャネルデータによって、分周器３の
分周比は可変される。また、チャネルデータは制御回路
１５を介して切替器１０〜１３の切替信号として機能す
る。このとき位相比較器７においては、基準信号の分周
された信号と、プリスケーラ２Ａまたは２Ｂから入力さ
れる信号の分周信号が位相比較され、誤差信号となって
出力される。この誤差信号をループフィルタ８で平滑化
し、外部制御発振器１の出力周波数を制御する。
域Ａ及びＢとすると、周波数帯域Ａ内の設定周波数選択
時はプリスケーラ２Ａ、及び逓倍器９Ａが選択され、ま
た周波数帯域Ｂ内の設定周波数選択時はプリスケーラ２
Ｂ、及び逓倍器９Ｂが選択される。 周波数帯域Ａが選択
されたときは、図１のように切替器１０，１１はプリス
ケーラ２Ａを選択するように切替えられ、切替器１２，
１３は逓倍器９Ａを選択するように切替えられる。ま
た、周波数帯域Ｂが選択されたときは、切替器１０，１
１はプリスケーラ２Ｂを選択するように切替えられ、切
替器１２，１３は逓倍器９Ｂが選択されるように切替え
られる。 一方、基準信号発振器５の出力は分周器６に入
力されN2分周される。また、切替器１０，１１を介して
プリスケーラ２Ａまたは２Ｂから入力される信号は分周
器８によって、N1分周される。チャネルデータ入力端子
４から入力されたチャネルデータによって、分周器３の
分周比は可変される。また、チャネルデータは制御回路
１５を介して切替器１０〜１３の切替信号として機能す
る。このとき位相比較器７においては、基準信号の分周
された信号と、プリスケーラ２Ａまたは２Ｂから入力さ
れる信号の分周信号が位相比較され、誤差信号となって
出力される。この誤差信号をループフィルタ８で平滑化
し、外部制御発振器１の出力周波数を制御する。
【００１２】ここで、周波数帯域Ａ及びＢ内の設定周波
数選択時におけるシンセサイザ出力周波数ｆSYNTH-A 及
びｆSYNTH-B をそれぞれ（２)（３）式に示す。 ｆSYNTH-A ＝ｆREF /N2 ×N 1 ×N 4 ×M 1 ・・・ （２） ｆSYNTH-B ＝ｆREF /N2 ×N 1 ×N 3 ×M 2 ・・・ （３）
数選択時におけるシンセサイザ出力周波数ｆSYNTH-A 及
びｆSYNTH-B をそれぞれ（２)（３）式に示す。 ｆSYNTH-A ＝ｆREF /N2 ×N 1 ×N 4 ×M 1 ・・・ （２） ｆSYNTH-B ＝ｆREF /N2 ×N 1 ×N 3 ×M 2 ・・・ （３）
【００１３】このとき、分周器３への入力周波数をｆ
DIV とするならば、式（４) に示すように表すことがで
きる。 ｆDIV ＝ｆREF /N2 ×N 1 ・・・（４） 従って、所望の設定周波数に対して、プリスケーラ２Ａ
と逓倍器９Ａ、またはプリスケーラ２Ｂと逓倍器９Ｂの
組合わせを各々分周比と逓倍数の積（N4×M1またはN3×
M2）が分周器３への入力周波数ｆDIV を入力周波数範囲
以下にするように選択する時、単一の分周器３で、２つ
の周波数帯域ＡまたはＢに対応した周波数シンセサイザ
を構成できる。
DIV とするならば、式（４) に示すように表すことがで
きる。 ｆDIV ＝ｆREF /N2 ×N 1 ・・・（４） 従って、所望の設定周波数に対して、プリスケーラ２Ａ
と逓倍器９Ａ、またはプリスケーラ２Ｂと逓倍器９Ｂの
組合わせを各々分周比と逓倍数の積（N4×M1またはN3×
M2）が分周器３への入力周波数ｆDIV を入力周波数範囲
以下にするように選択する時、単一の分周器３で、２つ
の周波数帯域ＡまたはＢに対応した周波数シンセサイザ
を構成できる。
【００１４】この場合、周波数帯域Ａ及びＢ内の設定周
波数選択時におけるシンセサイザの出力周波数の可変周
波数ステップΔｆSYNTH-A 及びΔｆSYNTH-B はそれぞれ
（５）（６）式のように与えられる。 ΔｆSYNTH-A ＝（ｆREF /N2 ）×ΔN 1 ×N 4 ×M 1 ・・・ （５） ΔｆSYNTH-B ＝（ｆREF /N2 ）×ΔN 1 ×N 3 ×M 2 ・・・ （６） 但し、ΔN 1 ：分周器３の可変分周比ステップ従って、
プリスケーラ２Ａ及び逓倍器９Ａの組合わせ、またはプ
リスケーラ２Ｂ及び逓倍器９Ｂの組合わせを分周比と逓
倍数の積が一定になるように設定すれば、選択する周波
数帯域に依らず、シンセサイザ出力周波数の可変周波数
ステップを一定値に保つことができる。
波数選択時におけるシンセサイザの出力周波数の可変周
波数ステップΔｆSYNTH-A 及びΔｆSYNTH-B はそれぞれ
（５）（６）式のように与えられる。 ΔｆSYNTH-A ＝（ｆREF /N2 ）×ΔN 1 ×N 4 ×M 1 ・・・ （５） ΔｆSYNTH-B ＝（ｆREF /N2 ）×ΔN 1 ×N 3 ×M 2 ・・・ （６） 但し、ΔN 1 ：分周器３の可変分周比ステップ従って、
プリスケーラ２Ａ及び逓倍器９Ａの組合わせ、またはプ
リスケーラ２Ｂ及び逓倍器９Ｂの組合わせを分周比と逓
倍数の積が一定になるように設定すれば、選択する周波
数帯域に依らず、シンセサイザ出力周波数の可変周波数
ステップを一定値に保つことができる。
【００１５】また、実施の形態１の構成において、２組
であったプリスケーラと逓倍器の組合わせを３組以上に
すれば、さらに多くの周波数帯域に対応した周波数シン
セサイザを構成できる。なお、外部制御発振器１として
は電圧制御発振器のほか、ＹＴＯ（YIG TunedOscillato
r）などの制御発振器を用いることもできる。
であったプリスケーラと逓倍器の組合わせを３組以上に
すれば、さらに多くの周波数帯域に対応した周波数シン
セサイザを構成できる。なお、外部制御発振器１として
は電圧制御発振器のほか、ＹＴＯ（YIG TunedOscillato
r）などの制御発振器を用いることもできる。
【００１６】実施の形態２．図２に実施の形態２を示
す。この実施形態は上記実施形態１の構成に加え、制御
回路１５に、チャネルデータ入力端子４からの入力信号
を受けて、選択された設定周波数の切替えに同期して、
切替器１０〜１３を切替える切替信号及び選択されなか
ったプリスケーラの電源を切る切替信号を論理回路を用
いて出力する機能も備えさせるようにしたものである。
これにより、未使用時のプリスケーラの消費電力を削減
することが可能であり、省消費電力化を図る効果があ
る。
す。この実施形態は上記実施形態１の構成に加え、制御
回路１５に、チャネルデータ入力端子４からの入力信号
を受けて、選択された設定周波数の切替えに同期して、
切替器１０〜１３を切替える切替信号及び選択されなか
ったプリスケーラの電源を切る切替信号を論理回路を用
いて出力する機能も備えさせるようにしたものである。
これにより、未使用時のプリスケーラの消費電力を削減
することが可能であり、省消費電力化を図る効果があ
る。
【００１７】実施の形態３．図３に実施の形態３を示
す。この実施形態は上記実施形態２の構成における分周
器３の代りに分数分周型分周器３００を用いるようにし
たものであり、周波数帯域Ａ：５GHz 帯、周波数帯域
Ｂ：１０GHz 帯の場合を例に説明する。 図３に示す各回
路要素のパラメータ、可変周波数ステップ、分数分周型
分周器３００の入力周波数範囲を以下のように仮定す
る。 分周比：N 1 ＝５４３．７５〜７０３．１２５（５GHZ 帯) N 1 ＝１０９３．７５〜１１４７．５（１０GHZ 帯） N 2 ＝１０，N3＝２，N 4 ＝４ 逓倍数：M 1 = １（５GHZ 帯），M 2 ＝２（１０GHZ 帯） 基準信号発振器５の基準発振周波数：２０MHｚ 外部制御発振器１の出力周波数：４３５０MHz 〜５６２５MHz （５GHZ 帯) ４３７５MHz 〜４５９０MHz （１０GHZ 帯) 分数分周型分周器３１の定格入力周波数範囲：〜１５００MHz シンセサイザ出力周波数可変ステップ：１MHz
す。この実施形態は上記実施形態２の構成における分周
器３の代りに分数分周型分周器３００を用いるようにし
たものであり、周波数帯域Ａ：５GHz 帯、周波数帯域
Ｂ：１０GHz 帯の場合を例に説明する。 図３に示す各回
路要素のパラメータ、可変周波数ステップ、分数分周型
分周器３００の入力周波数範囲を以下のように仮定す
る。 分周比：N 1 ＝５４３．７５〜７０３．１２５（５GHZ 帯) N 1 ＝１０９３．７５〜１１４７．５（１０GHZ 帯） N 2 ＝１０，N3＝２，N 4 ＝４ 逓倍数：M 1 = １（５GHZ 帯），M 2 ＝２（１０GHZ 帯） 基準信号発振器５の基準発振周波数：２０MHｚ 外部制御発振器１の出力周波数：４３５０MHz 〜５６２５MHz （５GHZ 帯) ４３７５MHz 〜４５９０MHz （１０GHZ 帯) 分数分周型分周器３１の定格入力周波数範囲：〜１５００MHz シンセサイザ出力周波数可変ステップ：１MHz
【００１８】このとき、式(２) 〜(６) により、以下の
ような周波数シンセサイザの構成が実現できる。 シンセサイザ出力周波数： ｆSYNTH-A ＝４３５０MHz 〜５６２５６Hz(５GHZ 帯) ｆSYNTH-B ＝８７５０MHz 〜９１８０MHz (１０GHZ 帯) 分数分周型分周器３００の入力周波数範囲ｆDIV : １０８７．５〜１４０６．２５MHz シンセサイザ出力周波数可変ステップ：１MHz （一定） 以上のように、本構成によれば単一の周波数シンセサイ
ザで２つの周波数帯域に対応した周波数を出力すること
ができ、且つ可変周波数ステップを小さく、基準信号発
振器の出力周波数を上げ、ループ内の総分周数を低減す
ることで、シンセサイザの低位相雑音化が可能となり、
高速ディジタル伝送に適したシンセサイザを構成するこ
とができる。
ような周波数シンセサイザの構成が実現できる。 シンセサイザ出力周波数： ｆSYNTH-A ＝４３５０MHz 〜５６２５６Hz(５GHZ 帯) ｆSYNTH-B ＝８７５０MHz 〜９１８０MHz (１０GHZ 帯) 分数分周型分周器３００の入力周波数範囲ｆDIV : １０８７．５〜１４０６．２５MHz シンセサイザ出力周波数可変ステップ：１MHz （一定） 以上のように、本構成によれば単一の周波数シンセサイ
ザで２つの周波数帯域に対応した周波数を出力すること
ができ、且つ可変周波数ステップを小さく、基準信号発
振器の出力周波数を上げ、ループ内の総分周数を低減す
ることで、シンセサイザの低位相雑音化が可能となり、
高速ディジタル伝送に適したシンセサイザを構成するこ
とができる。
【００１９】実施の形態４．図４に実施の形態４を示
す。この実施形態では実施の形態２の構成に加え、制御
回路１５に、チャネルデータ入力端子４からの入力信号
を受けて２つの外部制御発振器１の出力周波数をオフセ
ットするためのオフセット信号を論理回路を用いて出力
する機能も付加するようにしたものである。これにより
出力周波数をオフセットし、且つループで制御すること
で安定した出力周波数が得られるため、広帯域に渡り低
位相雑音化を図ることができる。
す。この実施形態では実施の形態２の構成に加え、制御
回路１５に、チャネルデータ入力端子４からの入力信号
を受けて２つの外部制御発振器１の出力周波数をオフセ
ットするためのオフセット信号を論理回路を用いて出力
する機能も付加するようにしたものである。これにより
出力周波数をオフセットし、且つループで制御すること
で安定した出力周波数が得られるため、広帯域に渡り低
位相雑音化を図ることができる。
【００２０】実施の形態５．図５に実施の形態５を示
す。この実施形態では実施の形態１の構成において、外
部制御発振器１を２つの外部制御発振器１Ａ，１Ｂに置
き換え、且つ制御回路１５がチャネルデータ入力端子４
からの入力信号を受けて２つの外部制御発振器１Ａ，１
Ｂを設定周波数に応じて切替える切替信号、及び外部制
御発振器１Ａ，１Ｂの入出力端子を設定周波数に応じて
切替える切替器１６，１７の制御信号を論理回路を用い
て出力する機能も有するようにしたものである。このよ
うに２個以上の外部制御発振器を設定周波数に応じて切
替えて用いるようにすれば、単一のシンセサイザで多く
の周波数帯域に渡る出力周波数を得ることができる。
す。この実施形態では実施の形態１の構成において、外
部制御発振器１を２つの外部制御発振器１Ａ，１Ｂに置
き換え、且つ制御回路１５がチャネルデータ入力端子４
からの入力信号を受けて２つの外部制御発振器１Ａ，１
Ｂを設定周波数に応じて切替える切替信号、及び外部制
御発振器１Ａ，１Ｂの入出力端子を設定周波数に応じて
切替える切替器１６，１７の制御信号を論理回路を用い
て出力する機能も有するようにしたものである。このよ
うに２個以上の外部制御発振器を設定周波数に応じて切
替えて用いるようにすれば、単一のシンセサイザで多く
の周波数帯域に渡る出力周波数を得ることができる。
【００２１】
【発明の効果】以上説明したように本発明によれば、外
部制御発振器の出力信号をプリスケーラ及び分周器によ
り分周して得られた信号と、基準周波数発振器からの基
準周波数信号とを位相比較して誤差信号を得、該誤差信
号に基づいて上記外部制御発振器を制御すると共に、上
記外部制御発振器の出力を逓倍器を介して出力し所望の
出力周波数を得るようにした周波数シンセサイザにおい
て、上記プリスケーラ及び逓倍器として、所望の出力周
波数帯域に対応して異なる分周比を有する複数のプリス
ケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞ
れ設け、所望の出力周波数帯域の切替えに同期して上記
複数のプリスケーラおよび複数の逓倍器を選択的に切替
えるように構成したので、複数の周波数帯域に対応して
大容量なディジタル伝送を行うためのシンセサイザにお
いて、著しい小型化、省消費電力化、低コスト化が可能
となる。
部制御発振器の出力信号をプリスケーラ及び分周器によ
り分周して得られた信号と、基準周波数発振器からの基
準周波数信号とを位相比較して誤差信号を得、該誤差信
号に基づいて上記外部制御発振器を制御すると共に、上
記外部制御発振器の出力を逓倍器を介して出力し所望の
出力周波数を得るようにした周波数シンセサイザにおい
て、上記プリスケーラ及び逓倍器として、所望の出力周
波数帯域に対応して異なる分周比を有する複数のプリス
ケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞ
れ設け、所望の出力周波数帯域の切替えに同期して上記
複数のプリスケーラおよび複数の逓倍器を選択的に切替
えるように構成したので、複数の周波数帯域に対応して
大容量なディジタル伝送を行うためのシンセサイザにお
いて、著しい小型化、省消費電力化、低コスト化が可能
となる。
【００２２】また、上記複数のプリスケーラを切替える
第１の切替器と、上記複数の逓倍器を切替える第２の切
替器と、所望の出力周波数帯域の切替えに同期して上記
各切替器を選択的に切替える制御手段を備えたことによ
り、単一の分周器で複数の周波数帯域に対応した周波数
シンセサイザを構成できる。更に、上記プリスケーラ及
び逓倍器の組合わせを分周比と逓倍数の積が一定になる
ようにしたことにより、シンセサイザ出力周波数の可変
ステップを一定値に保つことができる。更に、上記制御
手段は、選択されないプリスケーラの電源を切る機能を
有することにより、未使用時のプリスケーラの消費電力
を削減でき、省消費電力化を図ることができる。更に、
上記分周器として分数分周型分周器を備えたことによ
り、可変周波数ステップを小さくし、基準信号発振器の
出力周波数を上げ、ループ内の総分周数を低減すること
ができ、より一層の低位相雑音化が可能となる。更に、
上記外部制御発振器として出力周波数をオフセット可能
な発振器を使用し、所望の出力周波数帯域の切替えに同
期してオフセットさせるようにしたことにより、広帯域
に渡り低位相雑音化が図れる。更に、上記外部制御発振
器として出力周波数の異なる複数の外部制御発振器を備
え、所望の出力周波数帯域の切替えに同期して選択的に
切替えるようにしたことにより、単一のシンセサイザで
多数の周波数帯域に渡る出力周波数を得ることができ
る。
第１の切替器と、上記複数の逓倍器を切替える第２の切
替器と、所望の出力周波数帯域の切替えに同期して上記
各切替器を選択的に切替える制御手段を備えたことによ
り、単一の分周器で複数の周波数帯域に対応した周波数
シンセサイザを構成できる。更に、上記プリスケーラ及
び逓倍器の組合わせを分周比と逓倍数の積が一定になる
ようにしたことにより、シンセサイザ出力周波数の可変
ステップを一定値に保つことができる。更に、上記制御
手段は、選択されないプリスケーラの電源を切る機能を
有することにより、未使用時のプリスケーラの消費電力
を削減でき、省消費電力化を図ることができる。更に、
上記分周器として分数分周型分周器を備えたことによ
り、可変周波数ステップを小さくし、基準信号発振器の
出力周波数を上げ、ループ内の総分周数を低減すること
ができ、より一層の低位相雑音化が可能となる。更に、
上記外部制御発振器として出力周波数をオフセット可能
な発振器を使用し、所望の出力周波数帯域の切替えに同
期してオフセットさせるようにしたことにより、広帯域
に渡り低位相雑音化が図れる。更に、上記外部制御発振
器として出力周波数の異なる複数の外部制御発振器を備
え、所望の出力周波数帯域の切替えに同期して選択的に
切替えるようにしたことにより、単一のシンセサイザで
多数の周波数帯域に渡る出力周波数を得ることができ
る。
【図１】 本発明の実施形態１による周波数シンセサイ
ザの一実施例を示すブロック図。
ザの一実施例を示すブロック図。
【図２】 本発明の実施形態２による周波数シンセサイ
ザの一実施例を示すブロック図。
ザの一実施例を示すブロック図。
【図３】 本発明の実施形態３による周波数シンセサイ
ザの一実施例を示すブロック図。
ザの一実施例を示すブロック図。
【図４】 本発明の実施形態４による周波数シンセサイ
ザの一実施例を示すブロック図。
ザの一実施例を示すブロック図。
【図５】 本発明の実施形態５による周波数シンセサイ
ザの一実施例を示すブロック図。
ザの一実施例を示すブロック図。
【図６】 従来のディジタル伝送用装置の一例を示すブ
ロック図。
ロック図。
【図７】 従来のシンセサイザの一例を示すブロック
図。
図。
１：外部制御発振器、２Ａ，２Ｂ：プリスケーラ、３：
分周器、４：チャネルデータ入力端子、５：基準信号発
振器、６：分周器、７：位相比較器、８：ループフィル
タ，９Ａ，９Ｂ：逓倍器、１０〜１３切替器、１４：シ
ンセサイザ出力端子、１５：制御回路、１６，１７：切
替器、１Ａ，１Ｂ：外部制御発振器、３００：分数分周
型分周器
分周器、４：チャネルデータ入力端子、５：基準信号発
振器、６：分周器、７：位相比較器、８：ループフィル
タ，９Ａ，９Ｂ：逓倍器、１０〜１３切替器、１４：シ
ンセサイザ出力端子、１５：制御回路、１６，１７：切
替器、１Ａ，１Ｂ：外部制御発振器、３００：分数分周
型分周器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾崎 裕 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 飯田 明夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J039 AC18 KK01 KK27 KK33 MM04 5J106 AA04 BB02 CC01 CC21 CC41 CC53 CC54 DD08 GG01 GG09 HH01 KK38 KK40 LL06 PP03 RR06 RR09 RR12 RR17 RR20
Claims (7)
- 【請求項１】 外部制御発振器の出力信号をプリスケー
ラ及び分周器により分周して得られた信号と、基準信号
発振器からの基準信号とを位相比較して誤差信号を得、
この該誤差信号に基づいて上記外部制御発振器を制御す
ると共に、上記外部制御発振器の出力を逓倍器を介して
出力し所望の出力周波数を得るようにした周波数シンセ
サイザにおいて、上記プリスケーラ及び逓倍器として、
所望の出力周波数帯域に対応して異なる分周比を有する
複数のプリスケーラ及び異なる逓倍数を有する複数の逓
倍器をそれぞれ設け、所望の出力周波数帯域の切替えに
同期して上記複数のプリスケーラおよび複数の逓倍器を
選択的に切替えるようにしたことを特徴とする周波数シ
ンセサイザ。 - 【請求項２】 請求項１において、上記複数のプリスケ
ーラを切替える第１の切替器と、上記複数の逓倍器を切
替える第２の切替器と、所望の出力周波数帯域の切替え
に同期して上記各切替器を選択的に切替える制御手段を
備えたことを特徴とする周波数シンセサイザ。 - 【請求項３】 請求項１または２において、上記プリス
ケーラ及び逓倍器の組合わせを分周比と逓倍数の積が一
定になるように設定したことを特徴とする周波数シンセ
サイザ。 - 【請求項４】 請求項２において、上記制御手段は、選
択されないプリスケーラの電源を切る機能を有すること
を特徴とする周波数シンセサイザ。 - 【請求項５】 請求項１〜４のいづれかにおいて、上記
分周器として分数分周型分周器を備えたことを特徴とす
る周波数シンセサイザ。 - 【請求項６】 請求項１〜５のいづれかにおいて、上記
外部制御発振器として出力周波数がオフセット可能な発
振器を使用し、所望の出力周波数帯域の切替えに同期し
てオフセットさせるようにしたことを特徴とする周波数
シンセサイザ。 - 【請求項７】 請求項１〜６のいづれかにおいて、上記
外部制御発振器として出力周波数の異なる複数の外部制
御発振器を備え、所望の出力周波数帯域の切替えに同期
して選択的に切替えるようにしたことを特徴とする周波
数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085350A JP3556917B2 (ja) | 2001-03-23 | 2001-03-23 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085350A JP3556917B2 (ja) | 2001-03-23 | 2001-03-23 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290235A true JP2002290235A (ja) | 2002-10-04 |
| JP3556917B2 JP3556917B2 (ja) | 2004-08-25 |
Family
ID=18940872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085350A Expired - Fee Related JP3556917B2 (ja) | 2001-03-23 | 2001-03-23 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556917B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
| US7391841B2 (en) | 2004-01-26 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JP2010521075A (ja) * | 2006-10-16 | 2010-06-17 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | 寄生低周波生成の除去をした広帯域周波数シンセサイザ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107612A (en) * | 1976-05-05 | 1978-08-15 | Frederick Electronics Corporation | Phase locked loop exciter generator for high frequency transmitter |
| JPS6256020A (ja) * | 1985-09-04 | 1987-03-11 | Fujitsu Ltd | シンセサイザ |
| JPH10271030A (ja) * | 1997-03-20 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 無線受信方法及び無線受信装置 |
-
2001
- 2001-03-23 JP JP2001085350A patent/JP3556917B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107612A (en) * | 1976-05-05 | 1978-08-15 | Frederick Electronics Corporation | Phase locked loop exciter generator for high frequency transmitter |
| JPS6256020A (ja) * | 1985-09-04 | 1987-03-11 | Fujitsu Ltd | シンセサイザ |
| JPH10271030A (ja) * | 1997-03-20 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 無線受信方法及び無線受信装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
| US7391841B2 (en) | 2004-01-26 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JP2010521075A (ja) * | 2006-10-16 | 2010-06-17 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | 寄生低周波生成の除去をした広帯域周波数シンセサイザ |
| JP4833340B2 (ja) * | 2006-10-16 | 2011-12-07 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | 寄生低周波生成の除去をした広帯域周波数シンセサイザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3556917B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408201A (en) | Frequency synthesizer using three subfrequency synthesizers for generating two different frequencies | |
| US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JP2003087116A (ja) | Ｐｌｌシンセサイザ | |
| KR100339687B1 (ko) | 다중대역을갖는위상잠금주파수합성장치 | |
| JP2002290235A (ja) | 周波数シンセサイザ | |
| US4095190A (en) | Tuning system | |
| JP2000244360A (ja) | 複数周波数帯域移動無線装置 | |
| KR101306458B1 (ko) | 주파수 합성 장치 및 방법 | |
| JP3964426B2 (ja) | 発振器、集積回路、通信装置 | |
| JP2005210604A (ja) | 周波数シンセサイザ | |
| JP3479279B2 (ja) | 周波数発生回路 | |
| JP4220836B2 (ja) | マルチバンド発振器 | |
| JP2639289B2 (ja) | 注入同期形逓倍発振器 | |
| JPH08213838A (ja) | 電圧制御発振器 | |
| KR200325843Y1 (ko) | 하이브리드를이용한광대역전압제어발진기 | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JP2563256B2 (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH07131251A (ja) | 周波数変換器 | |
| JPH0559614B2 (ja) | ||
| JP2004312588A (ja) | 水晶発振器切替式ｐｌｌ発振回路 | |
| JP3076256B2 (ja) | 複数周波数出力回路 | |
| JPH07235893A (ja) | 無線電話用の中間周波数信号の形成方法とその装置 | |
| JPH06244719A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040513 |
|
| LAPS | Cancellation because of no payment of annual fees |