JP2010521075A - 寄生低周波生成の除去をした広帯域周波数シンセサイザ - Google Patents

Abstract

広帯域周波数シンセサイザ（１）が、高周波出力信号（ＦＳ）を供給するための電圧制御発振器（４）と、デュアルモード分周回路（５）と、分周回路の分周モードを選択するための手段（９）と、位相検出器（２）と、ローパスフィルタ（３）とを含む。位相検出器（２）は、基準周波数信号（Ｆｒｅｆ）を分周回路の分周した周波数信号（Ｆｄｉｖ）と比較して、発振器（４）の電圧を制御するためのフィルタリングした信号を供給する。分周回路（５）は、第１のモードＭ１における第１の分周係数Ｎ１で、又は第２のモードＭ２における第１の係数Ｎ１とは異なる第２の係数Ｎ２で、出力信号の周波数を分周して、分周した周波数信号（Ｆｄｉｖ）を供給する。選択手段（９）は、第１及び第２の分周係数Ｎ１及びＮ２により定められる周波数帯域において、分周回路の第１又は第２の分周モードを、プログラムした出力信号の周波数の関数として所定の時間により選択する。この周波数が周波数帯域の中心に近い場合、デュアルモード分周回路が、選択手段（９）のプログラミングに基づいて、第１のモードＭ１における第３の係数Ｎ３で、又は第２のモードＭ２における第３の係数Ｎ３とは異なる第４の分周係数Ｎ４でもって出力信号の周波数を分周する。少なくとも第３の分周係数Ｎ３又は第４の分周係数Ｎ４は、第１又は第２の分周係数Ｎ１又はＮ２とは異なる。この結果、第３及び第４の係数Ｎ３及びＮ４により定まる周波数帯域の中心が、プログラムした出力信号の周波数に対してシフトされる。
【選択図】 図１

Description

本発明は、主にシンセサイザの周波数帯域の中心に近い出力信号周波数に対する低周波の信号生成又は成分を除去することができる広帯域周波数シンセサイザに関する。位相ロックループシンセサイザが、少なくとも１つの高周波出力信号を供給するための電圧制御発振器を含む。この高周波信号の周波数が、デュアルモード分周回路において、第１の選択モードにおける第１の分周係数Ｎ１、又は第２の選択モードにおける第１の係数とは異なる第２の分周係数Ｎ２により分周される。シンセサイザの位相検出器が、基準周波数信号を、分周回路が供給する分周した周波数信号と比較する。位相検出器に続き、ローパスフィルタが位相検出器の出力信号をフィルタリングして、フィルタリング済みの制御信号を電圧制御発振器に供給する。分周モード選択手段が、分周回路を制御して、所定の時間により分周回路の第１又は第２の分周モードを選択する。このモード選択手段は、プログラムした電圧制御発振器の出力信号の周波数の関数として、第１及び第２の分周モードの平均値を適時定める。

周波数シンセサイザは、特に無線通信システムにおいて、或いは、より一般的には通信システムにおいて使用することができる。これらの周波数シンセサイザは、例えば、米国のＩＭＳバンド（９０２ＭＨｚから９２８ＭＨｚまで）のような通信帯域をカバーするために、所定の周波数帯域の範囲内で高周波信号を供給する。電圧制御発振器の出力側で所望の出力周波数を得るために、モード選択手段が供給する２進選択信号が、分周回路における一連の選択モードに所定の順序で命令を与える。０に等しい第１のモードＭ１では、電圧制御発振器の出力信号の周波数が分周回路の第１の分周係数によって分周されるのに対し、１に等しい第２のモードＭ２では、分周回路の第２の分周係数によって分周が行われる。

周波数帯域の中心に近いシンセサイザ出力信号周波数が選択された場合、一般に、低周波の信号生成又は成分から、寄生又は干渉に関する問題が生じる。これらの寄生信号生成は、シンセサイザの出力信号に支障を来たす可能性がある。シンセサイザの周波数帯域の下限及び上限において選択された周波数にも同じことが当てはまるが、一般にシンセサイザには、通信周波数帯域よりも広い周波数帯域が与えられる。従って、寄生信号生成の問題は、基本的に帯域の中心に影響することになる。

寄生低周波信号生成の問題は、主にプログラムしたモード選択手段を通じて行われる一連のモードにおいて適時発生し、このモード選択手段は、好ましくはシグマデルタ型の変調器であってもよい。シグマデルタ型の変調器は、分周回路を制御する２進選択信号の形の疑似ランダム構成に基づいて一連のモードを定める。この０に等しいモードと１に等しいモードとの連続は、選択された電圧制御発振器の出力信号の周波数から受信したプログラミング信号によって決まる。

この種のシグマデルタ変調器では、通常、モードの連続における１に等しいモードと０に等しいモードとの変動は、ローパスフィルタのカットオフ周波数よりも高い周波数において行われる。こうすることにより、ノイズを高周波数の方へ押しやることが可能となり、このノイズはフィルタリングされる。しかしながら、帯域の中心に近いプログラムした出力信号の周波数では、０に等しいモードの回数は、１に等しいモードの回数にほぼ等しい。２進信号モードの連続における０と１との周期性に応じて、時として０の代わりに１が出現する場合があり、或いは１の代わりに０が出現する場合がある。この結果、時間の経過に伴い、モードの連続における個々の１又は０の出現時に低周波数が生じるようになる。従って、２進信号モードの連続におけるこれらのまれに出現する１又は０はローパスフィルタによってフィルタリングされず、これが電圧制御発振器に支障を来たすことになる。

これらの寄生低周波信号生成の問題は、周波数帯域の下限又は上限において選択される出力信号の周波数についても同じである。このような場合、周波数帯域の下限側の周波数ではモードの連続のすべての０の中に１が出現する可能性はめったになく、或いは周波数帯域の上限側の周波数ではすべての１の中に０が出現することはめったにない。しかしながら、周波数シンセサイザの所定の周波数帯域は通信周波数帯域よりも一般に広いため、周波数帯域の下限及び上限に近い周波数は決してプログラムされることはない。従って、寄生信号生成の主な問題は、周波数帯域の中心に近い電圧制御発振器の周波数のプログラミングに関するものとなる。

寄生低周波成分に関連する問題の軽減を試みるために、シグマデルタ型の位相ロックループの中へランダムノイズを注入することが知られている。しかしながら、この実施には、これらの寄生又は干渉成分を部分的にしか除去しないという難点があり、さらに、有用な周波数シンセサイザ信号に広帯域ノイズが加わるという難点もある。

米国特許パブリケーション第２００３／０２２７３０１号（特許文献１）から、ノイズ低減周波数シンセサイザが公知である。この周波数シンセサイザは、従来の位相ロックループ（ＰＬＬ）及びシグマデルタ変調器の使用に基づくものであり、マルチモード分周器の分周率の選択を行う。このシンセサイザの１つの目的は、不感帯の問題を解決することであり、この場合、分周係数はＮ又はＮ＋１に等しくなるように選択される。従って、このシンセサイザは、発振器の基準周波数を分周するための第１の分周器ブロックと、電圧制御発振器の高周波信号の周波数を、選択された係数によって分周するための第２の分周器ブロックと、シグマデルタ変調器を有する分周率コントローラとを含むことになる。第２の分周器ブロックは、第１の係数Ｎ、又は第２の係数Ｎ＋１、又は第３の係数Ｎ＋２により高周波信号の周波数を分周する。モードコントローラと組み合わせたシグマデルタ変調器が供給する選択信号の関数として、分周係数の選択が行われる。時間経過に伴う３つの分周係数の間の一連のモードにより、定量化ノイズを低減することが可能となる。

しかしながら、シンセサイザの周波数帯域の中心に近いプログラムした出力信号周波数に対する寄生信号の生成又は成分の除去をするように、この周波数シンセサイザを構成することは想定されていない。さらに、第２の分周器ブロックの３つの分周係数を継続的に使用することにより、２ビットの選択信号によって制御されるモード切り替えが時間の経過と共に行われ、これにより大量の電気エネルギが消費され、比較的実現が複雑なものとなる。

米国特許パブリケーション第２００３／０２２７３０１号 欧州特許第１，３００，９５０号

従って、本明細書で上述した現状技術の難点を解決するとともに、主に周波数帯域の中心に近い電圧制御発振器出力信号周波数に対する低周波信号生成を容易に除去できる広帯域周波数シンセサイザの提供が、本発明の目的となる。

従って本発明は、広帯域周波数シンセサイザに係り、特に、請求項１に記載の特徴を有するシンセサイザに関するものである。
本発明の好ましい実施の態様は、請求項２〜８に記載されている。

本発明による周波数シンセサイザの１つの利点は、常にデュアルモードで動作する分周回路により、シンセサイザの周波数帯域の範囲内で選択される任意の周波数に干渉を引き起こす寄生低周波信号生成又は成分を除去することができるという事実にある。米国特許出願第２００３／０２２７３０１号（特許文献１）の場合のように３つの分周係数を継続的に使用する周波数シンセサイザと比較して、位相ロックループにおいて常時２つの分周係数を使用する。この結果、電気エネルギの節約が実現され、さらにこのシンセサイザは製造が非常に簡単である。

プログラムした周波数が、周波数帯域の下限又は上限と中心との間の中間帯に存在する場合、分周回路は、第１の選択モードにおける第１の係数Ｎ１で、又は第２の選択モードにおける第２の係数Ｎ２で、出力信号の周波数を分周することができる。異なる第１及び第２の分周係数Ｎ１及びＮ２の値が、シンセサイザの所定の周波数帯域を定める。

しかしながら、プログラムした周波数が所定の周波数帯域の中心に近い場合、例えば、帯域の中心付近の±５％の幅の中に存在する場合、デュアルモード分周回路は、モード選択手段により、出力信号の周波数を第１の選択モードにおける第３の係数Ｎ３で、又は第２の選択モードにおける第４の係数Ｎ４でもって分周するように構成される。通常、第３の係数Ｎ３又は第４の係数Ｎ４のいずれかは、第１の係数Ｎ１又は第２の係数Ｎ２とは異なる値を有する。所定の帯域の中心に近いプログラムした周波数では、これにより、第３及び第４の分周係数に基づいて帯域の中心をシフトできるようになり、ひいては干渉を引き起こす寄生低周波成分を除去するようになる。

分周回路は、好ましくは、選択されたモードに基づいて第１又は第２の分周係数で出力信号周波数を分周する第１の分周器ブロックと、選択されたモードに基づいて第３又は第４の分周係数で出力信号周波数を分周する第２の分周器ブロックとを含む。分周回路のスイッチ素子により、選択された周波数が周波数帯域中に占める位置に依存する受信され制御信号の関数として、第１の分周器ブロック又は第２の分周器ブロックのいずれかが選択される。

周波数シンセサイザは、シグマデルタ型変調器をモード選択手段として使用して広帯域シグマデルタ型周波数合成を行えることが好ましい。シグマデルタ型変調器は、デュアルモード分周回路に２進選択信号（１ bit）を供給する。

図面を参照しながら、本発明を限定するものではない実施形態の説明を行うことにより、広帯域周波数シンセサイザの目的、利点及び特徴がさらに明らかになるであろう。

本発明による広帯域周波数シンセサイザを形成する様々な要素を単純化した態様で示す図である。 プログラムした電圧制御発振器の出力信号の周波数に基づく寄生低周波信号生成の問題を含む、周波数シンセサイザのローパスフィルタの上流側でフィルタリングすべき有用な信号及び寄生信号のスペクトルのグラフを単純化した態様で示す図である。

以下の説明では、当技術分野における当業者には周知の広帯域又はワイドバンド周波数シンセサイザのすべての要素について単純化した態様でのみ述べることにする。

図１は、通信システムにおいて使用可能な広帯域周波数シンセサイザ１の１つの実施形態のすべての要素を概略的に示す図である。この周波数シンセサイザ１は、位相ロックループにおいて、位相検出器２と、ローパスフィルタ３と、電圧制御発振器（ＶＣＯ）４と、モード選択手段９により制御されるデュアルモード分周回路５とを含む。位相検出器２は、図示しない従来型の基準発振器から供給される、例えば１３ＭＨｚの、安定周波数の基準信号Ｆｒｅｆを、分周回路５から供給される分周した周波数信号Ｆｄｉｖと比較する。フィルタリング済みの制御信号ＳＦを電圧制御発振器４に供給するために、検出器の出力信号Ｓ１が、好ましくは１００ｋＨｚのカットオフ周波数を有するローパスフィルタ３によりフィルタリングされる。この制御信号ＳＦに基づいて、電圧制御発振器４が、シンセサイザの所定の周波数帯域の範囲内に含まれる高周波出力信号ＦＳを生成する。

デュアルモード分周回路５は、第１のデュアルモード分周器ブロック７を含む。この第１の分周器ブロックは、１又は複数の同期型及び／又は非同期型の２分周器又は３分周器により、公知の態様で構成することができる。第１の分周器ブロックは、電圧制御発振器４の高周波出力信号の周波数を、第１の選択モードＭ１における第１の係数Ｎ１で、又は、第２の選択モードＭ２における第１の係数Ｎ１とは異なる第２の係数Ｎ２でもって分周する。第１の係数Ｎ１の値は、好ましくは２以上の整数であるＮに等しく、第２の係数Ｎ２の値はＮ＋Ｍに等しく、この場合、Ｍは３などに等しい１以上の整数である。

位相ロックループにおいて、第１及び第２の分周係数Ｎ１及びＮ２は周波数シンセサイザの所定の周波数帯域を定め、所望の通信周波数帯域をカバーする。第１の係数が例えば６９（Ｎ）に等しく、第２の係数Ｎ２が例えば７２（Ｎ＋Ｍ）に等しい場合、これは、周波数が１３ＭＨｚに等しい基準信号Ｆｒｅｆを含む８９７ＭＨｚから９３６ＭＨｚまでの周波数帯域を定めることになる。このシンセサイザ１は、例えば、９０２ＭＨｚから９２８ＭＨｚまでの米国のＩＳＭバンドにおける周波数合成に使用することができる。

電圧制御発振器４の出力信号周波数帯域における周波数の選択は、デュアルモード分周回路５用のモード選択手段９に対してのプログラミング信号に基づいて、得られる。このプログラミング信号は、２進プログラミング言語であってもよく、図示しない従来型のマイクロプロセッサから供給される。分周回路５用のプログラム済みのモード選択手段は、所定の時間間隔ごとに、分周回路の第１の分周モードＭ１又は第２の分周モードＭ２を選択する。これにより、時間の経過に伴うシンセサイザの第１及び第２の分周モードＭ１及びＭ２の平均値、又は主に第１及び第２の分周係数Ｎ１及びＮ２の平均値が定まる。この平均値は、所定の周波数帯域における、電圧制御発振器４の出力信号のプログラムした周波数ＦＳの関数である。

モード選択手段９は、従来型のシグマデルタ変調器であることが好ましく、通常は位相ロックループにおいて発生したノイズを高周波数側へ戻す。そのノイズはローパスフィルタ３によってフィルタリングされる。このシグマデルタ変調器は、選択信号、すなわち、分周回路５の第１の選択モードＭ１及び第２の選択モードＭ２にそれぞれ対応する一連の０及び１から成る選択信号を供給する。一連の０及び１は、疑似ランダム構成において、分周回路の分周した周波数信号Ｆｄｉｖによるクロック制御によって得られる。この結果、上述したように、（モード）選択信号における０の回数に対する１の回数の関数として、時間の経過に伴うモードの平均値が決定できる。従って、この平均値が、電圧制御発振器４のフィルタリングした制御信号を定めることにより、電圧制御発振器４が所望の周波数ＦＳを正確に生成する。

選択された周波数が、周波数帯域の中間帯、すなわち帯域の下限又は上限と中心との間に存在する場合、デュアルモード分周回路５は、第１のデュアルモード分周器ブロック７を使用して周波数分割を行う。一方、この周波数が帯域の中心に近い場合、例えば、８９７ＭＨｚから９３６ＭＨｚまでの周波数帯域において９１６．５ＭＨｚの±５％の幅の中に存在する場合、ローパスフィルタの上流側の周波数スぺクトルには、寄生低周波成分が付加される。本明細書で図２を参照しながら以下に示すように、これらの低周波成分を上記ローパスフィルタ３によりフィルタリングすることはできない。従って、この低周波成分が電圧制御発振器の制御信号ＳＦに干渉する結果、この制御信号は、周波数スぺクトルにおけるＤｉｒａｃのような良好に定められた高周波出力信号の周波数を有しないことになる。

上述したように、寄生低周波成分からの干渉の問題又は寄生低周波成分の問題は、主にシグマデルタ型変調器により行われる時間の経過に伴う一連のモードにおいて発生する。通常、モード選択信号における１に等しいモードと０に等しいモードとの変動は、ローパスフィルタのカットオフ周波数（１００ｋＨｚ）よりもより高い周波数において行われる。しかしながら、帯域の中心に近い、出力信号のプログラムした周波数では、０に等しいモードの回数は１に等しいモードの回数とほぼ等しい。時として０の代わりに１が出現し、１の代わりに０が出現する。この結果、一連のモードにおける時間の経過に伴う個々の１又は０の出現時に低周波数が生じることになる。従って、２進選択信号のモードの連続におけるこれらの１又は０のまれな出現はローパスフィルタによりフィルタリングされず、これが電圧制御発振器に干渉する。

帯域の中心に近い出力信号周波数に対する寄生低周波の生成又は成分を除去するために、分周回路５は、第２のデュアルモード分周器ブロック８を含む。プログラムしたシンセサイザ周波数が周波数帯域の中心近くに存在することが検出された場合、第１のデュアルモード分周器７の代わりに、第２の分周器ブロック８がオンになる。動作中の第２の分周器ブロック８は、第１の選択モードＭ１における第３の分周係数Ｎ３で、又は第２の選択モードＭ２における第４の分周係数Ｎ４で、出力信号周波数ＦＳを分周する。少なくとも第３の分周係数Ｎ３又は第４の分周係数Ｎ４は、第１及び／又は第２の分周係数Ｎ１及びＮ２とは異なる。第３の係数Ｎ３の値を、第１の係数Ｎ１の値のようにＮに等しくしてもよいのに対し、第４の係数Ｎ４の値はＮ＋Ｍ＋１に等しくしてもよい。しかしながら、第３の係数Ｎ３の値を、第２の係数Ｎ２のようにＮ＋Ｍに等しくしてもよい。

第３及び第４の分周係数Ｎ３及びＮ４は、出力信号の所望の周波数ＦＳを含む別の周波数帯域を定める。従って、この別の周波数帯域の中心（例えば９２３ＭＨｚ）は、第１及び第２の分周係数Ｎ１及びＮ２により定められる周波数帯域の中心（例えば９１６．５ＭＨｚ）からシフトされる。この結果、この別の周波数帯域の２つの中間部分の一方にプログラムした周波数を位置付けることができ、この周波数が上記寄生成分を除去する。第１及び第２の係数Ｎ１及びＮ２がそれぞれ６９及び７２に等しいことに対して、第３及び第４の分周係数Ｎ３及びＮ４を、それぞれ７０及び７２に等しくすることができる。

周波数シンセサイザ１の周波数帯域における選択された出力信号の周波数ＦＳの位置の関数として、デュアルモード分周回路５は、第１の分周器ブロック７又は第２の分周器ブロック８を選択するためのスイッチ素子６をさらに含む。図１に示す実施形態では、このスイッチ素子６は、分周回路の入力側において高周波出力信号ＦＳを受信するように構成される。このスイッチ素子６は制御信号Ｓｅｌにより制御され、このスイッチ素子６は、所定の周波数帯域における選択された周波数の位置の関数である。周波数帯域の中間部分の一方に位置する周波数に関しては、スイッチ素子６は、分周すべき出力信号を第１の分周器ブロック７に対してのみ供給する。しかしながら、周波数帯域の中心に近い周波数に関しては、スイッチ素子６は、分周すべき出力信号を第２の分周器ブロック８に対してのみ供給する。

電源の電力供給端子と、個々の分周器ブロック７、８の対応する電力供給端子との間にスイッチ素子６を配置することが推測できるであろう。このスイッチ素子は、例えば、従来型のマルチプレクサによって形成することができる。このような場合、個々の分周器ブロックは、出力信号ＦＳを電圧制御発振器４から直接受信する。一方の又は他方の分周器ブロックを選択するために、スイッチ素子６は、制御信号Ｓｅｌに基づいて、第１の分周器ブロック又は第２の分周器ブロックのいずれかへ電力を供給する。

寄生低周波信号生成からの干渉に関する問題又は寄生低周波信号生成に関する問題を単純化した態様で示すために、位相検出器の出力信号Ｓ１のスペクトルのグラフを詳細に示す図２を参照する。このグラフの斜線をつけた部分は、１００ｋＨｚの状態のカットオフ周波数ＦＣを有するローパスフィルタによりフィルタリングされた信号ＳＦを定めるものである。フィルタリングすべき有用な信号を、斜線をつけた部分において矢印で終了する点線の三角形でのみ示す。説明を簡単にするために、干渉信号又は寄生信号Ｐｃ、Ｐｉの包絡線のみを示す。

周波数帯域の中心近くに位置するプログラムした周波数では、寄生信号Ｐｃ（ノイズ）が低周波成分を含み、この低周波成分はローパスフィルタによりフィルタリングされず、有用な信号に加えられる。詳細には、シグマデルタ変調器により生成されたこれらの寄生信号の高周波部分は、ローパスフィルタによりフィルタリングされる。逆に、周波数帯域の中間帯の一方に位置するプログラムした周波数では、寄生信号Ｐｉは低周波成分を含まず、従って、ローパスフィルタにより十分にフィルタリングされる。

帯域の中心に近いプログラムした周波数の場合に分周回路の第２のデュアルモード分周器ブロックを選択することで、曲線Ｐｉのような寄生信号が生成されることになり、信号Ｐｃから、干渉を引き起こす寄生低周波成分を除去することが可能となる。

これまでの説明から、当業者であれば、特許請求の範囲により定められる本発明の範囲から逸脱することなく、広帯域周波数シンセサイザの多くの変形を考案することができよう。同じクロック信号により同時にクロック制御される２つのカウンタを有する論理回路によってモード選択手段を形成することができるが、ゼロにリセットする前に個々のカウンタがカウントする回数は異なる。分周回路の第２の分周器ブロックの選択を、シンセサイザの周波数帯域の下限又は上限近くの選択された出力信号の周波数に対して行うこともできる。欧州特許第１，３００，９５０号（特許文献２）に示されるような、整数でない分周係数を想定することもできる。分周回路は、周波数帯域における選択された周波数の位置に応じて２つの分周係数のみが選択される３つの係数のうちの一組だけを含むこともできる。

１ 周波数シンセサイザ
２ 位相検出器
３ ローパスフィルタ
４ 電圧制御発振器
５ 分周回路
６ スイッチ素子
７ 第１の分周器ブロック
８ 第２の分周器ブロック
９ シグマデルタ変調器

Claims (8)

1. 位相ロックループ中に、
   − 所定の周波数帯域の範囲内で少なくとも１つの高周波出力信号（ＦＳ）を供給する電圧制御発振器（４）と、
   − 分周した周波数信号（Ｆｄｉｖ）を供給するよう、第１の選択モードＭ１における第１の係数Ｎ１で、又は第２の選択モードＭ２における前記第１の係数Ｎ１とは異なる第２の係数Ｎ２で、前記出力信号の周波数を分周するデュアルモード分周回路（５）と、
   − 前記第１及び第２の分周係数Ｎ１及びＮ２により定められる前記周波数帯域において、プログラムした前記電圧制御発振器（４）の前記出力信号の周波数の関数として、時間の経過と共に第１の分周モードＭ１及び第２の分周モードＭ２の平均値を定めるよう、前記分周回路の前記第１の分周モード又は前記第２の分周モードを所定の時間で選択する、前記分周回路の前記分周モードを選択する手段（９）と、
   − 基準周波数信号（Ｆｒｅｆ）を、前記分周回路から供給される前記分周した周波数信号と比較する位相検出器（２）と、
   − 前記位相検出器の出力信号（Ｓ１）をフィルタリングして、フィルタリング済みの制御信号を電圧制御発振器に供給するローパスフィルタ（３）と、
   を含む広帯域周波数シンセサイザであって、
   前記出力信号の周波数が、前記第１及び第２の分周係数Ｎ１及びＮ２により定められる前記周波数帯域の中心に近い場合、前記デュアルモード分周回路（５）は、第３及び第４の係数Ｎ３及びＮ４で定まる前記周波数帯域の中心を、前記プログラムした出力信号の周波数に対してシフトさせるように、前記選択手段（９）のプログラミングに基づいて、第１の選択モードＭ１における前記第３の係数Ｎ３で、又は第２の選択モードＭ２における前記第３の係数Ｎ３とは異なる前記第４の分周係数Ｎ４でもって前記出力信号の周波数を分周するように構成され、少なくとも前記第３の分周係数Ｎ３又は前記第４の分周係数Ｎ４は、前記第１又は第２の分周係数Ｎ１及びＮ２とは異なる、
   ことを特徴とする広帯域周波数シンセサイザ。
2. 前記デュアルモード分周回路は、前記電圧制御発振器の前記出力信号の周波数を、前記選択されたモードの関数として前記第１の分周係数Ｎ１又は前記第２の分周係数Ｎ２で分周するための第１の分周器ブロック（７）と、
   前記出力信号の周波数が前記所定の周波数帯域の中心又は前記周波数帯域の下限ないし上限に近い場合、前記出力信号の周波数を、前記選択されたモードの関数として前記第３の分周係数Ｎ３で又は前記第４の分周係数Ｎ４でもって、前記第１の分周器ブロックの代わりに、分周する第２の分周器ブロック（８）とを含む、
   ことを特徴とする請求項１に記載の周波数シンセサイザ。
3. 前記デュアルモード分周回路（５）は、受信した制御信号（Ｓｅｌ）に基づいて前記第１の分周器ブロック（７）又は前記第２の分周器ブロック（８）を選択するためのスイッチ素子（６）を含み、該スイッチ素子（６）は、前記周波数帯域における前記電圧制御発振器（４）の前記プログラムした周波数の位置の関数である、
   ことを特徴とする請求項２に記載の周波数シンセサイザ。
4. 前記スイッチ素子（６）は、前記デュアルモード分周回路（５）の入力側において、前記電圧制御発振器から前記出力信号を受信し、前記受信した制御信号（Ｓｅｌ）に基づいて、前記第１の分周器ブロック（７）又は前記第２の分周器ブロック（８）のいずれかに前記出力信号を供給するように構成される、
   ことを特徴とする請求項３に記載の周波数シンセサイザ。
5. 前記スイッチ素子（６）は、電源の電力供給端子と、前記電圧制御発振器（４）から前記出力信号を受信する個々の分周器ブロックの対応する電力供給端子との間で、前記受信した制御信号（Ｓｅｌ）に基づいて、前記第１の分周器ブロック又は前記第２の分周器ブロックのいずれかに前記電力を供給するように構成される、
   ことを特徴とする請求項３に記載の周波数シンセサイザ。
6. 前記分周モード選択手段（９）は、前記分周回路（５）が供給する前記分周した周波数信号によりクロック制御される１ビットの定量化を含むシグマデルタ変調器である、
   ことを特徴とする請求項１から請求項５のいずれかに記載の周波数シンセサイザ。
7. 前記第１の係数Ｎ１は２以上の整数であるＮに等しく、前記第２の係数Ｎ２はＭを１以上の整数とするＮ＋Ｍに等しく、前記第３の係数はＮに等しく、前記第４の係数はＮ＋Ｍ＋１に等しい、
   ことを特徴とする請求項１から請求項６のいずれかに記載の周波数シンセサイザ。
8. 前記第１の係数Ｎ１は２以上の整数であるＮ、好ましくは６９に等しく、第２の係数Ｎ２はＭを３以上の整数とするＮ＋Ｍ、好ましくは７２に等しく、前記第３の係数はＮ＋１に等しく、前記第４の係数はＮ＋Ｍに等しい、
   ことを特徴とする請求項１から請求項６のいずれかに記載の周波数シンセサイザ。

Images