TWI439055B - 用以抑制寄生低頻傳輸之寬頻帶頻率合成器 - Google Patents

用以抑制寄生低頻傳輸之寬頻帶頻率合成器 Download PDF

Info

Publication number
TWI439055B
TWI439055B TW096137842A TW96137842A TWI439055B TW I439055 B TWI439055 B TW I439055B TW 096137842 A TW096137842 A TW 096137842A TW 96137842 A TW96137842 A TW 96137842A TW I439055 B TWI439055 B TW I439055B
Authority
TW
Taiwan
Prior art keywords
frequency
mode
output signal
factor
equal
Prior art date
Application number
TW096137842A
Other languages
English (en)
Other versions
TW200838149A (en
Inventor
Arnaud Casagrande
Original Assignee
Swatch Group Res & Dev Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Res & Dev Ltd filed Critical Swatch Group Res & Dev Ltd
Publication of TW200838149A publication Critical patent/TW200838149A/zh
Application granted granted Critical
Publication of TWI439055B publication Critical patent/TWI439055B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

用以抑制寄生低頻傳輸之寬頻帶頻率合成器
本發明係有關於可抑制主要用於接近合成器頻帶的中心之輸出訊號頻率的低頻傳輸或成分之寬頻帶頻率合成器。
鎖相迴路合成器包括用以提供至少一個高頻輸出訊號的壓控振盪器。在雙模除頻電路中，在第一選擇模式中，此高頻訊號的頻率會除以第一除頻因素N1，或在第二選擇模式中，此高頻訊號的頻率會除以與第一因素N1不同的第二除頻因素N2。合成器的相位偵測器將參考頻率訊號與由除頻電路所提供的除頻訊號做比較。接在相位偵測器之後的是低通濾波器，用以將相位偵測器的輸出訊號濾波，以將經濾波的控制訊號提供給壓控振盪器。除頻模式選擇機構藉由經決定時間週期來控制除頻電路，以便選擇除頻電路的第一或第二除頻模式。此模式選擇機構將隨著時間之第一及第二除頻模式的均數界定為壓控振盪器之經程式化的頻率之函數。
頻率合成器可特別使用於無線通訊系統中，或更一般而言，可使用於電信系統中。這些頻率合成器供應所決定的頻帶內之高頻訊號，以涵蓋電信頻帶，諸如例如是美國ISM頻帶(902至928MHz)。為了在壓控振盪器輸出處獲得到所想要的輸出頻率，由模式選擇機構所提供的二進 位選擇訊號會以經決定的順序，控制除頻電路中的選擇模式系列。在等於0的第一模式M1中，壓控振盪器的輸出訊號頻率除以除頻電路的第一除頻模式，而在等於1的第二模式M2中，除頻係藉由除頻電路的第二除頻模式來予以實施。
當選擇接近頻帶的中心之合成器輸出訊號時，一般會遭遇有關於因低頻傳輸或成分所導致之寄生或干擾有關的問題。這些寄生傳輸會擾亂合成器輸出訊號。在合成器頻帶的下限及上限處所選擇之頻率也同樣如此，但是一般而言，合成器具有比通訊頻帶的頻寬更大之頻寬。因此，寄生傳輸的問題基本上涉及頻帶的中心。
寄生低頻傳輸的問題主要發生在經由經程式化的模式選擇機構(其較佳可為sigma-delta型調變器)所實施之隨著時間的此模式系列中。sigma-delta型的調變器依據控制除頻電路的二進位選擇訊號中之虛擬隨機組構來界定模式系列。此等於0的模式及等於1的模式係依據接收自壓控振盪器輸出訊號之所選擇的頻率之程式化訊號。
對於此類型的sigma-delta調變器而言，模式系列中之等於1的模式及等於0的模式之變化正常會在比低通濾波器截止頻率更高的頻率。這能將雜訊推向高頻，其會予以濾波。然而，對於接近頻帶的中心之經程式化的輸出訊號頻率而言，等於0的模式之數量實質上與等於1的模式之數量相等。依據二進位訊號模式系列中的0與1之週期性，1有時會出現來代替0，或0來代替1。這會導致在隨 著時間的模式系列中之1或0的每次出現處之低頻。因此，這些二進位訊號模式系列中之罕見出現的1或0不會藉由低通濾波器來予以濾波，這會擾亂壓控振盪器。
對於頻帶的下限或上限處所選擇之輸出訊號頻率而言，這些寄生低頻傳輸的問題相同。在此種情況中，對於頻帶的下限處之頻率而言，1很少會出現在所有為0的模式系列之中，或對於頻帶的上限處之頻率而言，0很少會出現在所有為1之中。然而，因為頻率合成器之經決定的頻帶一般會比電信頻帶更寬廣，所以接近頻帶的下限及上限之頻率將從不會程式化。因此，寄生傳輸的主要問題係有關於接近頻帶的中心之壓控振盪器頻率的程式化。
為了試圖降低與寄生低頻成分有關的問題，將隨機雜訊引入sigma-delta型鎖相迴路是已知的。然而，此實施有僅部分抑制這些寄生或干擾的成分之缺點，而且有使寬頻帶雜訊加入有用的頻率合成器訊號之缺點。
雜訊降低頻率合成器係自美國專利第2003/0227301號案中得知。此頻率合成器係根據習知的鎖相迴路(PLL)及使用sigma-delta調變器，其用以選擇多模式除頻器的除頻比率。此合成器的目的之一為解決所選擇的除頻因素等於N或N+1時之死帶(dead band)的問題。因此，此合成器包括用以將振盪器的參考頻率除頻之第一除頻區塊、用以將壓控振盪器的高頻訊號頻率除以所選擇的因素之第二除頻區塊、以及具有sigma-delta調變器的除頻比率控制器。第二除頻區塊將高頻訊號頻率除以第一因 素N，或除以第二因素N+1，或除以第三因素N+2。除頻因素的選擇係實施為藉由與模式控制器結合的sigma-delta調變器所提供之選擇訊號的函數。由於可在三個除頻因素之間選擇隨著時間的模式系列，所以可降低量化雜訊。
然而，對於接近合成器之中心的輸出訊號之經程式化的頻率而言，為了去除寄生傳輸或成分而組構此頻率合成器並未達成預期的效果。此外，隨著時間的模式切換係藉由連續使用第二除頻區塊的三個除頻因素(其於是藉由2位元選擇訊號來予以控制)來予以實施，這會耗費大量電能，且實施相當複雜。
因此，本發明之目的在於提出一種寬頻帶頻率合成器，其可輕易地去除主要用於接近頻帶的中心之壓控振盪器輸出訊號的頻率之低頻傳輸，而同時克服在此之前所引用的技術之狀態的缺點。
因此，本發明係有關於包括如申請專利範圍第1項所界定的特徵之在此之前所引用的型式之寬頻帶頻率合成器。
此頻率合成器的有助益實施例係界定於附屬項申請專利範圍第2至8項中。
依據本發明之頻率合成器的一個優點在於其可在除頻電路總是運作在雙模中時，去除造成合成器頻帶內所選擇之任何頻率的干擾之寄生低頻傳輸或成分。與如美國專利 申請案第2003/0227301號中連續使用三個除頻因素的頻率合成器相較，一對除頻因素總是係使用於鎖相迴路中。因此，達成電能的節省，且實施此合成器更為簡單。
若經程式化的頻率位於頻帶的下限或上限，與中心之間的中間區域內，則除頻電路在第一選擇模式中，將輸出訊號頻率除以第一因素N1，或在第二選擇模式中，將輸出訊號頻率除以第二因素N2。不同值的第一除頻因素N1與第二除頻因素N2界定出此合成器之經決定的頻帶。
然而，若經程式化的頻率接近經決定的頻帶之中心(例如，在此頻帶的中心附近之±5%的邊限內)，則雙模除頻電路係組構來藉由模式選擇機構，在第一選擇模式中，將輸出訊號頻率除以第三因素N3，或在第二選擇模式中，將輸出訊號頻率除以第四因素N4。正常而言，第三因素N3，或第四因素N4具有與第一因素N1或與第二因素N2不同的值。對於接近經決定的頻帶之中心之經程式化的頻率而言，這樣使頻帶中心能夠根據第三及第四除頻因素來予以移位，因此去除造成干擾之寄生低頻成分。
有助益的是，此除頻電路包括用以將輸出訊號頻率依據所選擇的模式而除以第一或第二除頻因素之第一除頻器區塊，及用以將輸出訊號頻率依據所選擇的模式而除以第三或第四除頻因素之第二除頻器區塊。此除頻電路的切換元件能選擇第一除頻器區塊或第二除頻器區塊，所接收到的控制訊號為依據此頻帶中之經選擇的頻率之位置的函數。
有助益的是，此頻率合成器可使用sigma-delta型調變器做為模式選擇機構來實施頻帶sigma-delta型頻率合成。此sigma-delta型調變器將二進位選擇訊號(1位元)供應給雙模除頻電路。
在下面的說明中，此技術領域中之熟習此項技術者所熟知的寬頻帶或寬廣頻帶(wideband)頻率合成器之所有元件將僅以簡化方式來予以敘述。
圖1示意地例舉可使用於電信系統中之寬頻帶頻率合成器1的一實施例之所有元件。寬頻帶頻率合成器1包括在鎖相迴路中之相位偵測器2、低通濾波器3、壓控振盪器(VCO)4、及藉由模式選擇機構9來予以控制的雙模除頻電路5。相位偵測器2將具有由未顯示出的習知參考振盪器所供應之穩定頻率(例如，13MHz)的參考訊號Fref ，與由除頻電路5所供應的除頻訊號Fdiv 做比較。偵測器S1 的輸出訊號係藉由低通濾波器3(其較佳具有100kHz的截止頻率)來予以濾波，以便將經濾波的控制訊號SF 提供給壓控振盪器4。根據此控制訊號SF ，壓控振盪器4產生高頻輸出訊號Fs ，其頻率係包含在合成器之經決定的頻帶內。
雙模除頻電路5主要包括第一雙模除頻器區塊7。此第一除頻器區塊可以用已知的方式而由同步及/或非同步型式之除以2或除以3的一個或多個除頻器所組成。此第 一除頻器區塊在第一選擇模式M1中，將壓控振盪器4的高頻輸出訊號Fs 頻率除以第一因素N1，或在第二選擇模式M2中，將高頻輸出訊號Fs 頻率除以與第一因素N1不同的第二因素N2。第一因素N1的值等於N，其較佳為大於或等於2的整數，而第二因素N2的值等於N+M，其中M為大於或等於1的整數，例如等於3。
在鎖相迴路中，第一除頻因素N1及第二除頻因素N2界定頻率合成器之經決定的頻帶，以涵蓋想要的通訊頻帶。使用例如等於69(N)的第一因素N1及例如等於72(N+M)的第二因素N2，這樣會以頻率等於13MHz的參考訊號Fref 來界定自897至936MHz的頻帶。此合成器1可使用於例如在902至928MHz的美國ISM頻帶中之頻率合成。
壓控振盪器4的輸出訊號Fs 之頻帶中所選擇的頻率係根據用於雙模除頻電路5的模式選擇機構9之程式化訊號而得。此程式化訊號(其可為二進位程式化字元)係藉由未顯示的習知微處理器來予以提供。除頻電路5之經程式化的模式選擇機構於每一個經決定的時間週期，會選擇除頻電路的第一除頻模式M1或第二除頻模式M2。這樣界定出隨著時間之合成器的第一除頻模式M1及第二除頻模式M2之均數，或主要為第一除頻因素N1及第二除頻因素N2的均數。此均數為在經決定的頻帶中，壓控振盪器4的輸出訊號之經程式化的頻率Fs 之函數。
模式選擇機構9較佳為習知的sigma-delta調變器， 其正常會使鎖相迴路中所產生的雜訊返回至高頻，其係藉由低通濾波器3來予以濾波。此sigma-delta調變器供應由分別對應於除頻電路5的第一M1選擇模式及第二M2選擇模式之一連串的0與1所組成的選擇訊號。此一連串的0與1係在藉由除頻電路5的除頻訊號Fdiv 所提供之時脈的虛擬隨機組態中獲得到。因此，如同以上所表示的，可決定出隨著時間之模式的均數為相對於(模式)選擇訊號中的一些0之一些1的函數。因此，此均數界定壓控振盪器4之經濾波的控制訊號，使得其產生真正想要的頻率Fs 。
若所選擇的頻率Fs 在頻帶的中間區域內(亦即，在頻帶的下限或上限與中心之間)，則雙模除頻電路5使用第一雙模除頻器區塊7來實施除頻。然而，若此頻率接近頻帶的中心(例如在897至936MHz的頻帶中之916.5MHz的±5%邊限內)，則低通濾波器的頻譜上游會有寄生低頻成分。這些低頻成分不能藉由此低通濾波器3來予以濾波，如同之後參考圖2所表示的。因此，這樣會干擾壓控振盪器的控制訊號SF ，於是不再具有良好界定的頻率，如高頻輸出訊號中之頻譜的Dirac(狄雷克)。
應該要注意的是，因寄生低頻成分或其他所導致的干擾問題主要發生在藉由如以上所解釋的sigma-delta型調變器所實施之隨著時間的模式系列中發生。正常而言，模式選擇訊號中之等於1的模式及等於0的模式之變化會在比低通濾波器截止頻率(100kHz)更高的頻率。然而， 對於接近頻帶的中心之經程式化的輸出訊號頻率而言，等於0的模式之數量實質上與等於1的模式之數量相等。1有時會出現來代替0，或0來代替1。這會導致在隨著時間的模式系列中之1或0的每次出現處之低頻。因此，這些二進位選擇訊號的模式系列中之罕見出現的1或0不會藉由低通濾波器來予以濾波，這會擾亂壓控振盪器。
為了去除接近頻帶的中心之輸出訊號頻率的寄生低頻傳輸或成分，除頻電路5包括第二雙模除頻器區塊8。當偵測出經程式化的合成器頻率接近頻帶的中心時，第二雙模除頻器區塊8會切換為導通，來代替第一雙模除頻器區塊7。此運作的第二除頻器區塊8在第一選擇模式M1中，將輸出訊號頻率Fs 除以第三除頻因素N3，或在第二選擇模式M2中，將輸出訊號頻率Fs 除以第四除頻因素N4。至少第三除頻因素N3或第四因除頻素N4係與第一及/或第二除頻因素N1及N2不同。第三因素N3的值可等於與第一因素N1的值類似之N，而第四因素N4的值可等於N+M+1。然而，第三因素N3的值也可等於與第二因素N2的值類似之N+M。
第三除頻因素N3及第四因除頻素N4界定包括想要的輸出訊號頻率Fs 之另一頻帶。此另一頻帶的中心(例如923MHz)於是會自藉由第一除頻因素N1及第二除頻因素N2所界定之頻帶的中心(例如916.5MHz)移位。因此，經程式化的頻率可位於另一頻帶之兩個中間部分的其中之一內，這樣可去除寄生此寄生成分。相等於第一因 素N1及第二因素N2分別等於69及等於72，第三除頻因素N3及第四因除頻素N4可分別等於70及等於72。
在頻率合成器1的頻帶中，就所選擇的輸出訊號頻率Fs 之位置的函數而言，雙模除頻電路5更包括用以選擇第一除頻器區塊7或第二除頻器區塊8之切換元件6。在圖1中所顯示的實施例中，此切換元件6係配置於用以接收高頻輸出訊號Fs 之除頻電路的輸入處。此切換元件6係藉由控制訊號Sel(其為經決定的頻帶中之所選擇的頻率之位置的函數)來予以控制。對於位於頻帶之中間部分的其中之一內之頻率而言，切換元件6供應僅傳送至第一除頻器區塊7而除頻之輸出訊號。然而，對於接近頻帶的中心之頻率而言，切換元件6供應僅傳送至第二除頻器區塊8而除頻之輸出訊號。
應該要注意的是，可料想到將切換元件6放置於電壓源的電供應端與各除頻器區塊7，8的對應電供應端之間。此切換元件可例如由習知的多工器所組成。在此種情況中，各除頻器區塊直接接收來自壓控振盪器4的輸出訊號Fs 。對於一除頻器區塊或另一除頻器區塊的選擇而言，切換元件6根據控制訊號Sel而將電力供應給第一除頻器區塊或第二除頻器區塊。
為了以簡化方式來舉例說明與因寄生低頻傳輸或其他所造成的干擾相關之問題，會參考特別顯示相位偵測器的輸出訊號S1 之頻譜的圖形之圖2。此圖的影線部分界定藉由低通濾波器(其有100kHz的等級之截止頻率fc )來予 以濾波的訊號SF 。被濾波的有用訊號僅由影線部分中之箭頭的虛線端中之三角形來予以繪示。由於簡化的緣故，所以僅顯示干擾或寄生訊號PC ，Pi 的包絡圖。
對於接近頻帶的中心之經程式化的頻率而言，寄生訊號Pc(雜訊)包括低頻成分，其不會藉由低通濾波器來予以濾波)，且其會加入有用訊號。特別而言，藉由sigma-delta調變器所產生之這些寄生訊號的高頻部分係藉由低通濾波器來予以濾波。反之，對於頻帶之中間區域中的其中之一內之經程式化的頻率而言，寄生訊號Pi 不包括低頻成分，因此可藉由低通濾波器來予以良好地濾波。
由於在接近頻帶的中心之經程式化的頻率之情況中，選擇除頻電路的第二雙模除頻器區塊，因此可去除因藉由產生類似曲線的寄生訊號Pi 之訊號Pc所造成的干擾之寄生低頻成分。
自剛才已給予的說明中，熟習此項技術者在不脫離由申請專利範圍所界定之本發明的範圍之下，可想出寬頻帶頻率合成器的多種變形。模式選擇機構可藉由具有藉由相同時脈訊號來予以同步時控之兩個計數器的邏輯電路所構成，但是在零重置之前，由各計數器所計算出的數目不同。對於接近合成器頻帶的下限或上限之所選擇的輸出訊號頻率而言，也會出現選擇除頻電路的第二除頻器區塊。也可想到如歐洲專利第1 300 950號所表示之非整數的除頻因素。除頻電路可包含僅一組三個因素，其僅有兩個除頻因素係依據頻帶中之所選擇的頻率之位置來予以選擇。
1‧‧‧寬頻帶頻率合成器
2‧‧‧相位偵測器
3‧‧‧低通濾波器
4‧‧‧壓控振盪器(VCO)
5‧‧‧雙模除頻電路
6‧‧‧切換元件
7‧‧‧第一雙模除頻器區塊
8‧‧‧第二雙模除頻器區塊
9‧‧‧模式選擇機構
寬頻帶頻率合成器的目的、優點及特徵將於底下參照圖式之非限制實施例的說明中更清楚地顯現出來，其中：圖1以簡化方式顯示構成依據本發明的寬頻帶頻率合成器之各種元件；以及圖2以簡化方式顯示有依據壓控振盪器輸出訊號之經程式化的頻率之寄生低頻傳輸的問題，而上傳至此頻率合成器的低通濾波器來予以濾波之有用且寄生的訊號之頻譜圖。
1‧‧‧寬頻帶頻率合成器
2‧‧‧相位偵測器
3‧‧‧低通濾波器
4‧‧‧壓控振盪器(VCO)
5‧‧‧雙模除頻電路
6‧‧‧切換元件
7‧‧‧第一雙模除頻器區塊
8‧‧‧第二雙模除頻器區塊
9‧‧‧模式選擇機構

Claims (7)

  1. 一種包含在鎖相迴路中之寬頻帶頻率合成器，該寬頻帶頻率合成器包括：壓控振盪器，用以提供在所決定的頻帶內之至少一高頻輸出訊號；雙模除頻電路，該雙模除頻電路包含：第一除頻器區塊，用以在第一可選擇模式M1中，將該輸出訊號頻率除以第一除頻因素N1，或在第二可選擇模式M2中，將該輸出訊號頻率除以與該第一除頻因素N1不同的第二除頻因素N2，以便供應除頻訊號；第二除頻器區塊，當該輸出訊號的頻率接近由該第一及第二除頻因素N1及N2所界定之該頻帶的下限和上限時，被啟動以取代該第一除頻器區塊，用以在該第一可選擇模式M1中，將該輸出訊號頻率除以第三除頻因素N3，或在該第二可選擇模式M2中，將該輸出訊號頻率除以與該第三除頻因素N3不同的第四除頻除頻因素N4，至少該第三除頻因素N3或該第四除頻除頻因素N4分別與該第一除頻器區塊之該第一及第二除頻因素N1及N2係不同的，該寬頻帶頻率合成器也包含：選擇機構，用以選擇該雙模除頻電路的除頻模式，以藉由所決定的時間週期來選擇該雙模除頻電路的該第一除頻模式M1或該第二除頻模式M2，以便將該除頻模式隨著時間的均數界定為該輸出訊號之經程式化的頻率之函數； 相位偵測器，用以將參考頻率訊號與由該雙模除頻電路所提供之該除頻訊號做比較；以及低通濾波器，用以將該相位偵測器的輸出訊號濾波，以將經濾波的控制訊號提供給該壓控振盪器，其中，也當該輸出訊號的頻率接近由該第一及第二除頻因素N1及N2所界定之該頻帶的中心時，該第二除頻器區塊被啟動以取代該第一除頻器區塊。
  2. 如申請專利範圍第1項之頻率合成器，其中，該雙模除頻電路包括切換元件，用以根據所接收到的控制訊號來選擇該第一除頻器區塊或該第二除頻器區塊，該所接收到的控制訊號為在該頻帶中之該壓控振盪器的該經程式化頻率之位置的函數。
  3. 如申請專利範圍第2項之頻率合成器，其中，該切換元件係配置於該雙模除頻電路的輸入處，用以接收來自該壓控振盪器的該輸出訊號，且根據該所接收到的控制訊號，而將該輸出訊號供應至該第一除頻器區塊，或供應至該第二除頻器區塊。
  4. 如申請專利範圍第2項之頻率合成器，其中，該切換元件係配置於電壓源的電供應端與各除頻器區塊之接收來自該壓控振盪器之該輸出訊號的相對應電供應端之間，用以根據該所接收到的控制訊號而將電力供應給該第一除頻器區塊，或供應給該第二除頻器區塊。
  5. 如申請專利範圍第1項之頻率合成器，其中，該除頻模式選擇機構為具有1位元的定量之sigma-delta調 變器，其係藉由由雙模該除頻電路所供應的該除頻訊號來予以時控。
  6. 如申請專利範圍第1項之頻率合成器，其中，該第一除頻因素N1係等於N，N為大於或等於2的整數，其中，該第二除頻因素N2係等於N+M，其中，M為大於或等於1的整數，其中，該第三除頻因素係等於N，且其中，該第四除頻因素係等於N+M+1。
  7. 如申請專利範圍第1項之頻率合成器，其中，該第一除頻因素N1係等於N，N為大於或等於2的整數，較佳等於69，其中，該第二除頻因素N2係等於N+M，較佳等於72，其中，M為大於或等於3的整數，其中，該第三除頻因素係等於N+1，且其中，該第四除頻因素係等於N+M。
TW096137842A 2006-10-16 2007-10-09 用以抑制寄生低頻傳輸之寬頻帶頻率合成器 TWI439055B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP06122367A EP1914893A1 (fr) 2006-10-16 2006-10-16 Synthétiseur de fréquence à large bande à suppression d'émissions parasites basses fréquences

Publications (2)

Publication Number Publication Date
TW200838149A TW200838149A (en) 2008-09-16
TWI439055B true TWI439055B (zh) 2014-05-21

Family

ID=37814257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137842A TWI439055B (zh) 2006-10-16 2007-10-09 用以抑制寄生低頻傳輸之寬頻帶頻率合成器

Country Status (10)

Country Link
US (1) US7928805B2 (zh)
EP (2) EP1914893A1 (zh)
JP (1) JP4833340B2 (zh)
KR (1) KR101251708B1 (zh)
CN (1) CN101529725B (zh)
AT (1) ATE478475T1 (zh)
DE (1) DE602007008599D1 (zh)
HK (1) HK1137865A1 (zh)
TW (1) TWI439055B (zh)
WO (1) WO2008046741A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101277496B (zh) * 2008-05-12 2012-06-06 中兴通讯股份有限公司 一种双卡双模手机
TWI528725B (zh) 2013-05-06 2016-04-01 國立中山大學 寬頻頻率合成器及其頻率合成方法
JP6439915B2 (ja) 2014-09-12 2018-12-19 セイコーエプソン株式会社 フラクショナルｎ−ｐｌｌ回路、発振器、電子機器及び移動体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2834923B2 (ja) * 1991-11-26 1998-12-14 三洋電機株式会社 位相ロックループ及びこれを用いたインタフェース回路
CA2267496C (en) * 1998-03-31 2003-03-11 Philsar Electronics Inc. A fractional-n divider using a delta-sigma modulator
CA2233831A1 (en) * 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
JP3556917B2 (ja) * 2001-03-23 2004-08-25 三菱電機株式会社 周波数シンセサイザ
JP3548557B2 (ja) * 2001-10-02 2004-07-28 Ｎｅｃ化合物デバイス株式会社 フラクショナルｎ周波数シンセサイザ
EP1300950A1 (fr) 2001-10-05 2003-04-09 Asulab S.A. Circuit compteur diviseur double mode à phase commutée pour un synthétiseur de fréquence
US7231196B2 (en) * 2001-12-12 2007-06-12 Broadcom Corporation Method and apparatus for fractional-N synthesis
KR100468734B1 (ko) 2002-06-11 2005-01-29 삼성전자주식회사 노이즈를 감소시키기 위한 주파수 합성 회로
JP2005033581A (ja) * 2003-07-07 2005-02-03 Mitsubishi Electric Corp フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ

Also Published As

Publication number Publication date
KR20090067157A (ko) 2009-06-24
JP2010521075A (ja) 2010-06-17
WO2008046741A1 (fr) 2008-04-24
US7928805B2 (en) 2011-04-19
DE602007008599D1 (de) 2010-09-30
EP2080269B1 (fr) 2010-08-18
TW200838149A (en) 2008-09-16
EP2080269A1 (fr) 2009-07-22
CN101529725A (zh) 2009-09-09
EP1914893A1 (fr) 2008-04-23
KR101251708B1 (ko) 2013-04-05
JP4833340B2 (ja) 2011-12-07
CN101529725B (zh) 2012-10-03
US20100295624A1 (en) 2010-11-25
ATE478475T1 (de) 2010-09-15
HK1137865A1 (en) 2010-08-06

Similar Documents

Publication Publication Date Title
JP4754825B2 (ja) Ｐｌｌ回路のノイズを抑制するシステム及び方法
US7379522B2 (en) Configurable multi-modulus frequency divider for multi-mode mobile communication devices
US8278982B2 (en) Low noise fractional divider using a multiphase oscillator
CN103001631B (zh) 小数n锁相环路
US6873213B2 (en) Fractional N frequency synthesizer
US8565368B1 (en) Wide range multi-modulus divider in fractional-N frequency synthesizer
JP2014510439A (ja) オクターブ境界を越えて拡張された同期範囲を有する分周器
WO2012021511A2 (en) High-speed frequency divider and phase locked loop using same
TWI423590B (zh) 使用兩鎖相迴路之頻率合成器
US20100073052A1 (en) Fractional resolution integer-n frequency synthesizer
JP4199664B2 (ja) デュアル・モジュラス・プレスケーラ回路
JP4900753B2 (ja) 周波数シンセサイザおよび低雑音周波数合成方法
EP1623503B1 (en) Method and apparatus for a low jitter dual-loop fractional -n synthesizer
TWI439055B (zh) 用以抑制寄生低頻傳輸之寬頻帶頻率合成器
JP6366523B2 (ja) 周波数シンセサイザ
JP2004236141A (ja) 位相同期ループ回路及び雑音成分除去方法
JPH09312567A (ja) Ｐｌｌ周波数シンセサイザの制御回路
US7035367B2 (en) Fractional multi-modulus prescaler
KR100721727B1 (ko) Ｐｌｌ 회로와 분주 방법
JP2010119075A (ja) 位相検出回路
US9000853B1 (en) Packaged MEMS-based oscillator circuits that support frequency margining and methods of operating same
RU70059U1 (ru) Цифровой синтезатор частот
KR100665008B1 (ko) 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치
JPH1188164A (ja) 周波数シンセサイザ
Zhang et al. An ultra low power frequency synthesizer based on multiphase fractional frequency divider

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees