KR100665008B1 - 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치 - Google Patents

프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치 Download PDF

Info

Publication number
KR100665008B1
KR100665008B1 KR1020040095351A KR20040095351A KR100665008B1 KR 100665008 B1 KR100665008 B1 KR 100665008B1 KR 1020040095351 A KR1020040095351 A KR 1020040095351A KR 20040095351 A KR20040095351 A KR 20040095351A KR 100665008 B1 KR100665008 B1 KR 100665008B1
Authority
KR
South Korea
Prior art keywords
divider
division ratio
prescaler
output
oscillation frequency
Prior art date
Application number
KR1020040095351A
Other languages
English (en)
Other versions
KR20060056085A (ko
Inventor
신성철
김유환
권기성
이수웅
이진택
문요섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040095351A priority Critical patent/KR100665008B1/ko
Publication of KR20060056085A publication Critical patent/KR20060056085A/ko
Application granted granted Critical
Publication of KR100665008B1 publication Critical patent/KR100665008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 펄스 스왈로 방식 위상 동기 루프를 구현하는데 있어서, 프리스케일러의 분주비를 발진주파수의 고저에 따라서 적절히 조정함으로서, 전 주파수 대역에서 스위칭 노이즈를 최소화시킬 수 있는 프로그래머블 분주기 및 이를 이용하여 구현된 위상동기루프 장치에 관한 것으로서, 본 발명은 스왈로 방식 위상 동기루프에 있어서 프로그래머블 분주기를, 1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러; 1/M 분주비로 설정되어 상기 프리스케일러로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터; 상기 프리스케일러로부터 출력된 펄스를 카운팅하여 상기 프리스케일러가 P 혹은 P+1 분주로 분주하도록 제어하는 스왈로 카운터; 발진주파수fo에 대응하는 총분주비 N에 비례하여 상기 프로스케일러의 분주비를 제어하여, 상기 메인카운터의 분주비가 설정된 범위로 유지시키는 제어부로 구성하는데 특징이 있다.
위상 동기 루프, 스왈로 방식, 분주기, 프로그래머블, 스위칭 노이즈

Description

프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치{Programmable divider and phase locked loop apparatus using the same}
도 1은 위상 동기 루프 회로의 기본 구성을 나타낸 블럭도이다.
도 2는 위상 동기 루프에서 발진주파수의 분주에 이용되는 종래의 펄스 스왈로우 분주기를 나타낸 블럭도이다.
도 3은 본 발명에 의한 프로그래머블 분주기의 기본 구성을 보인 블럭도이다.
도 4는 본 발명에 의한 프로그래머블 분주기를 이용한 위상 동기 루프 장치를 나타낸 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
31 : 가변 프리스케일러
32 : 카운터
33 : 펄스 스왈로우 카운터
본 발명은 펄스 스왈로우(pulse swallow)방식 위상 동기 루프에 관한 것으로서, 보다 상세하게는 전압제어발진기의 발진주파수의 고저에 따라서 분주비를 가변하여 스위칭 노이즈를 최소화시킨 프로그래머블 분주기 및 이를 이용하여 구현된 위상동기루프 장치에 관한 것이다.
위상동기루프(phase locked loop)는 소정 주파수의 발진주파수를 발생시키는 전압제어발진기의 발진주파수의 위상과 기준주파수의 위상을 비교하여 발진주파수의 위상을 기준클럭에 동기시켜, 발진주파수가 고정시키는 장치이다.
이런 위상동기루프 장치는 도 1에 도시된 바와 같이, 입력 전압에 비례하는 주파수를 출력하는 전압제어발진기(Voltage Controlled Oscillator, VCO)(10)와, 상기 전압제어발진기(10)의 고주파를 소정 분주비로 분주하는 분주기(11)와, 상기 분주기(11)의 출력신호와 기준신호의 위상을 비교하여 위상차에 비례하는 전압을 출력하는 위상비교기(Phase Detector, PD)(13)와, 상기 위상비교기(13)로부터 입력되는 위상차 전압에서 에러 신호를 걸러내며, 위상동기루프의 피드백 루프를 보상하여 상기 전압제어발진기(10)로 인가하는 루프필터(Loop Filter, LP)(14)로 이루어진다.
상기에서, 분주기(11)는 전압제어발진기(10)의 높은 출력 주파수(fo)를 기준클럭(4MHz)과 같은 수준의 분주하여 위상 비교가 가능토록 하는 것으로서, 종래 펄스 스왈로우 방식의 경우 도 2와 같이, 1/P 및 1/(P+1)의 분주비를 갖고 상기 전압제어발진기(10)의 출력주파수(fo)를 1/P 혹은 1/(P+1) 로 분주하는 프리스케일러 (21)와, 1/M 분주비를 갖고 상기 프리스케일러(21)로부터 출력되는 펄스를 카운팅하는 메인카운터(22)와, 상기 프리스케일러(21)의 분주비를 1/P 혹은 1/(P+1)로 선택 제어하는 스왈로 카운터(23)로 이루어진다.
상기 전압제어발진기(10)로부터 출력된 주파수 fo는 상기 프리스케일러(21)에 의해 1/P 혹은 1/(P+1) 로 분주된 후, 메인카운터(22) 및 스왈로 카운터(23)로 입력된다.
상기 스왈로 카운터(23)는 프리스케일러(21)의 분주비 제어용으로 사용되는 것으로서, 스왈로 카운터(23)가 동작중인 경우 프리스케일러(21)의 분주비는 1/(P+1)로 세트된다. 그리고, 상기 스왈로 카운터(23)가 S개의 펄스를 카운터하면 프리스케일러(21)의 분주비는 1/P로 세트된다. 이에 상기 펄스스왈로 방식의 분주기는, S/M의 시간동안은 1/[(P+1)×M]의 분주로, (M-S)/M의 시간은 1/(P×M)의 분주로 되며, 총 분주비 N은 (P×M)+(P+1)×S가 된다. 상기에서, 메인카운터(22)의 설정값 M과 스왈로카운터(23)의 설정값 S는 S<M 의 관계를 갖는다.
그런데, 이와 같은 펄스 스왈로 방식 분주기에서 프리스케일러(21)의 분주비 P는 하나로 고정되어 있기 때문에, 상기 전압제어발진기(10)의 발진주파수가 높아지는 경우, 메인카운터(22)의 설정값 M이 증가되며, 이는 메인카운터(22)의 카운팅횟수를 증가시킴으로서, 스위칭 잡음을 증가시킨다.
따라서, 무선 채널에 점차 광대역화되어 가는 추세에서, 상기의 위상동기루프는 고주파수 대역에서는 위상잡음의 증가로 특성 저하 문제가 발생할 수 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 펄스 스왈로 방식 위상 동기 루프를 구현하는데 있어서, 프리스케일러의 분주비를 발진주파수의 고저에 따라서 적절히 조정함으로서, 전 주파수 대역에서 스위칭 노이즈를 최소화시킬 수 있는 프로그래머블 분주기 및 이를 이용하여 구현된 위상동기루프 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명은 스왈로 방식 위상 동기 루프 장치에 구비되어 발진주파수를 N의 분주비로 분지하는 프로그래머블 분주기에 있어서,
1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러;
제1 분주비(1/M 분주비)로 설정되어 상기 프리스케일러로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터;
상기 프리스케일러로부터 출력된 펄스를 카운팅하여 상기 프리스케일러가 제2 분주비(P 혹은 P+1)로 분주하도록 제어하는 스왈로 카운터;
발진주파수(fo)에 대응하는 총분주비(N)에 비례하여 상기 프로스케일러의 상기 제2 분주비를 제어하여, 상기 메인카운터의 상기 제1 분주비가 설정된 범위로 유지시키는 제어부로 이루어지는 것을 특징으로 한다.
상기 프로그래머블 분주기에 있어서, 상기 프리스케일러는
1/4 및 1/5 분주비를 갖으며 상기 스왈로 카운터의 제어신호에 따라서 1/4 또는 1/5로 입력된 발진주파수(fo)를 분주하는 제1분주기;
1/2 및 1/4 분주비를 갖으며 상기 제어부의 총분주비에 따른 제어신호에 의하여 상기 제1분주기로부터 출력되는 펄스를 다시 1/2 혹은 1/4로 분주하는 제2분주기;
상기 제어부의 총분주비에 따른 선택제어신호에 의하여 제1분주기 혹은 제2분주기의 출력중 하나를 선택 출력하는 멀티플렉서; 및
상기 멀티플렉서의 출력펄스를 발진주파수(fo)에 동기시켜 출력하는 D-플립플롭로 이루어지는 것을 특징으로 한다.
또한, 상기 프로그래머블 분주기에 있어서, 상기 제어부는
총 분주비 N<80인 경우, 상기 멀티플렉서가 제1분주기의 출력을 선택하도록 제어하고, 총분주비 80<N<272인 경우, 상기 제2분주기가 1/2로 분주하고, 멀티플럭서가 제2분주기의 출력을 선택하도록 제어하고, 총분주비 272<N 인 경우, 상기 제2분주기가 1/4로 분주하고, 멀티플렉서가 제2분주기의 출력을 선택하도록 제어하는 것을 특징으로 한다.
더하여, 본 발명에 의한 위상 동기 루프 장치는 4MHz의 기준 클럭을 발생시키는 크리스탈 발진기; 상기 크리스탈 발진기로부터 출력된 4MHz 클럭을 1/2로 분주하여 2MHz 기준클럭을 발생시키는 1/2분주기; 상기 1/2분주기로부터 입력된 기준 클럭과 프로그래머블 분주기로부터 분주된 출력신호의 위상을 비교하여 위상차에 비례하는 전압을 출력하는 위상비교기; 상기 위상비교기로부터 입력되는 위상차 전압에서 에러 신호를 걸러내며, 위상동기루프의 피드백 루프를 보상하여 출력하는 루프필터; 상기 루프필터로부터 인가된 위상차 전압에 비례하는 발진주파수(fo)를 출력하는 전압제어발진기; 및 1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러와, 제1 분주비(1/M 분주비)로 설정되어 상기 프리스케일러로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터와, 상기 프리스케일러로부터 출력된 펄스를 카운팅하여 상기 프리스케일러가 제2 분주비(P 혹은 P+1)로 분주하도록 제어하는 스왈로 카운터와, 발진주파수(fo)에 대응하는 총분주비(N)에 비례하여 상기 프로스케일러의 상기 제2 분주비를 제어하는 제어부로 이루어져, 상기 전압제어발진기로부터 출력된 발진주파수(fo)를 기준클럭(2MHz)에 의하여 결정된 분주비 N로 분주하여 상기 위상비교기에 제공하는 프로그래머블 분주기를 포함하여 이루어진다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명에 의한 펄스 스왈로 방식을 채용한 프로그래머블 분주기의 블럭구성도이다.
상기 도 3을 참조하면, 본 발명의 프로그래머블 분주기는, 1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러(31)와, 1/M 분주비로 설정되어 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터(32)와, 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 상기 프리스케일러(31)가 P 혹은 P+1 분주로 분주하도록 제어하는 스왈로 카운터(33)와, 발진주파수와 위상비교될 기준주파수에 의해서 결정된 발진주파수에 대한 총분주비로부터 상기 메인카운터(32)의 분주비가 적정수준을 유지하도록 프리스케일러(31)의 분주비를 제어하는 제어부(34)로 이루어진다.
상기 프리스케일러(31)는 더 구체적으로, 1/4 및 1/5 분주비를 갖으며 상기 스왈로카운터(33)의 제어신호에 따라서 1/4 또는 1/5로 입력된 발진주파수(fo)를 분주하는 제1분주기(311)와, 1/2 및 1/4 분주비를 갖으며 상기 제어부(34)의 총분주비에 따른 제어신호에 의하여 상기 제1분주기(311)로부터 출력되는 펄스를 다시 1/2 혹은 1/4로 분주하는 제2분주기(312)와, 상기 제어부(34)의 총분주비에 따른 선택제어신호에 의하여 제1분주기(311) 혹은 제2분주기(312)의 출력중 하나를 선택 출력하는 멀티플렉서(313)와, 상기 멀티플렉서(313)의 출력펄스를 발진주파수(fo)에 동기시켜 출력하는 D-플립플롭(314)로 이루어진다.
그리고, 상기 제어부(34)는 외부로부터 발진주파수(fo)에 대응하여 입력되는 총분주값을 2진신호로 입력받아 상기 총분주데이타에 따라서, 상기 제2분주기(312)와 멀티플렉서(313)의 동작제어신호(sel_A, sel_B)를 발생시키도록 설계된 다수의 논리소자의 조합으로 구현될 수 있다.
상기 제어부(34)에서 이루어지는 총 분주비 대비, 프리스케일러(31)에서 분주되는 분주비는 다음의 표 1과 같다.
총 분주비(N) 발진주파수(fo) 프리스케일러(31)의 분주비 P
N<80 fo<160MHz 4 및 7
80<N<272 160MHz<fo<544MHz 8 및 9
272<N 540MHz<fo 16 및 17
이때, 위상동기루프에서 위상 동기를 위해 사용되는 기준 주파수는 2MHz로 한다. 이와 관련된 위상 동기 루프 장치는 이후에 다시 설명한다.
상기 표 1의 분주비 P는 상기 메인카운터(32)의 설정값 M과 스왈로 카운터(33)의 설정값 S 간의 관계 S<M과, 총분주비 N=P×M+(P+1)×S 의 공식을 만족시키면서, 메인카운터(32)의 설정값 M이 일정 값 이상으로 증가되지 않도록 설정되는 것이다.
따라서, 상기 제어부(34)는 총분주비 N이 80 이하인 경우, 제2분주기(312)는 동작시키지 않고, 멀티플렉서(313)은 제1분주기(311)의 출력을 선택하도록 제어한다. 이에, 발진주파수(fo)는 제1분주기(311)에서 1/4 및 1/5로 분주된 후, 멀티플 렉서(313) 및 D 플립플롭(314)를 통해 출력된다. 따라서, 프리스케일러(31)의 분주비 P는 1/4 및 1/5가 된다.
또한, 총분주비 N이 80이상 272 이하인 경우, 제어부(34)는 제2분주기(312)가 1/2 분주비로 동작하고, 멀티플렉서(313)는 제2분주기(312)의 출력을 선택하도록 제어한다. 따라서, 발진주파수(fo)는 제1분주기(211)에서 1/4 및 1/5로 분주된 후, 제2분주기(312)에서 다시 1/2로 분주하며, 이런 제2분주기(312)의 출력이 멀티플렉서(313) 및 D 플립플롭(314)를 통해 출력된다. 결과적으로, 프리스케일러(31)로부터 출력된 펄스신호는 발진주파수(fo)를 (1/4 및 1/5)×1/2=1/8 및 1/9 로 분주한 펄스신호가 된다.
또한, 총분주비 N이 272이 이상인 경우, 제어부(34)는 제2분주기(312)가 1/4 분주하도록 제어하고, 멀티플렉서(313)이 제2분주기(312)의 출력을 선택하도록 제어한다. 따라서, 발진주파수(fo)는 제1분주기(211)에서 1/4 및 1/5로 분주된 후, 제2분주기(312)에서 다시 1/4로 분주하며, 이런 제2분주기(312)의 출력이 멀티플렉서(313) 및 D 플립플롭(314)를 통해 출력된다. 따라서, 프리스케일러(31)로부터 출력되는 펄스신호는 발진주파수(fo)를 (1/4 및 1/5)×1/4=1/16 및 1/17로 분주한 펄스신호가 된다.
그리고, 상기와 같이 프리스케일러(31)로부터 출력된 총분주비에 따른 분주비로 분주된 펄스는 스왈로 카운터(33)로 입력되고, 스왈로 카운터(33)는 입력된 펄스에 따라서 상기 제1분주기(311)의 분주비를 제어하는데, 도 2에서 설명한 바와 마찬가지로, S/M의 시간동안은 1/P+1로 분주하도록, (M-S)/M의 시간은 1/P로 분주 하도록 제어한다.
상기 제어부(34) 및 스왈로 카운터(33)의 제어에 따른 분주비로 프리스케일러(31)로부터 출력된 펄스는 메인카운터(32)로 출력되며, 상기 메인카운터(32)는 입력된 펄스를 카운팅하여 1/M 분주비에 대응하는 펄스신호를 출력한다.
상기에 의하여, 최종적으로 메인카운터(32)로부터 출력되는 펄스는 발진주파수 fo가 총분주비 N으로 분주된 신호가 된다.
상기에 의하면, 본 발명의 프로그래머블 분주기는 총 분주비에 비례하여 프리스케일러(31)에서의 분주비를 증가시킴으로서, 후단의 메인카운터(32)에서의 분주비율이 일정 범위 이상을 넘어서지 않도록 한다.
이때, 상기 프리스케일러(31)는 일반적으로 소신호로 동작되어질 CML(Current-mode-logic) 셀로 구성되기 때문에, 스위칭 노이즈가 거의 발생되지 않으며, 더불어, 후단의 메인카운터(32)는 상기 프리스케일러(31)에 의해서 소정 주파수 범위 이내의 저주파수로 주파수다운된 신호를 입력되기 때문에, 카운팅횟수가 일정 범위 이상 증가되지 않아, 스위칭잡음의 발생이 감소될 수 있다.
도 4는 이상과 같이 구성된 프로그래머블 분주기를 이용하여 구현된 위상 동기 루프 장치를 나타낸 블럭도이다.
상기 도 4를 참조하면, 본 발명의 위상 동기 루프 장치는, 4MHz의 기준 클럭을 발생시키는 크리스탈 발진기(41)와, 상기 크리스탈 발진기(41)로부터 출력된 4MHz 클럭을 1/2로 분주하여 2MHz 기준클럭을 발생시키는 1/2분주기(42)와, 상기 1/2분주기(42)로부터 입력된 기준 클럭과 프로그래머블 분주기(46)로부터 분주된 출력신호의 위상을 비교하여 위상차에 비례하는 전압을 출력하는 위상비교기(43)와, 상기 위상비교기(43)로부터 입력되는 위상차 전압에서 에러 신호를 걸러내며, 위상동기루프의 피드백 루프를 보상하여 출력하는 루프필터(44)와, 상기 루프필터(44)로부터 인가된 위상차 전압에 비례하는 발진주파수(fo)를 출력하는 전압제어발진기(45)와, 1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러(31)와 1/M 분주비로 설정되어 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터(32)와 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 상기 프리스케일러(31)가 P 혹은 P+1 분주로 분주하도록 제어하는 스왈로 카운터(33)와 발진주파수와 위상비교될 기준주파수에 의해서 결정된 발진주파수에 대한 총분주비로부터 상기 메인카운터(32)의 분주비가 적정수준을 유지하도록 프리스케일러(31)의 분주비를 제어하는 제어부(34)로 이루어져, 상기 전압제어발진기(45)로부터 출력된 발진주파수(fo)를 기준클럭(2MHz)에 의하여 결정된 분주비 N로 분주하여 상기 위상비교기(43)에 제공하는 프로그래머블 분주기(46)로 이루어진다.
상기 도 4에 보인 위상 동기 루프 장치는 도 1과 비교하여 볼때, 본 발명에 의한 프로그래머블 분주기(46)를 구비하면서, 이를 사용하기 위해 위상비교기(43)로 입력되는 기준 클럭으로 2MHz의 신호로 사용한다는 점에서 차이가 있으며, 그외 위상비교기(43), 루프필터(44), 및 전압제어발진기(45)의 구성 및 작용은 동일하다.
더 구체적으로 설명하면, 상기 위상비교기(43)의 PFD는 위상차뿐만 아니라 주파수차이도 검출해내는 것으로서, PFD(Phase frequency detector)는 출력 제어 전압이 록이 되지 않은 상태에서는 출력이 주파수 에러에 대한 함수가 되고, 록이 된 상태에서는 위상 에러의 함수가 되어, 주파수 및 위상 제어를 수행하는데, 동기 속도를 향상시킬 수 있기 때문에 PLL의 위상비교에 많이 사용되는 것으로서, 잘 알려져 있다. 이런 PFD의 출력은 차지펌프(CP)를 통해 루프필터(44)에 연결되는데, 이는 전원 전압 잡음에 둔감하게 하여, 정상상태 위상에러를 줄이기 위해 주로 이용된다. 이러한 위상비교기(43)와 루프필터(44)의 구성은 일반적으로 많이 이용되는 것이다.
다만, 상기 위상비교기(43)로 입력되는 비교될 위상신호는 본 발명에 의한 프로그래머블 분주기(46)에 의하여 발진주파수(fo)를 N 분주하여 출력되는데, 이때, 프로그래머블 분주기(46)는 발진주파수(fo)에 따른 총분주비 N에 비례하여, 프로스케일러(31)의 분주비율을 증가시킴으로서, 메인카운터(32)의 분주비율을 소정 범위 이하로 낮춰 스위칭 잡음 발생을 감소시킬 수 있다.
상기 프로그래머블 분주기(46)로부터 출력되는 발진주파수(fo)를 N 분주한 신호는 위상비교기(43)에서 2MHz의 기준 클럭과 위상비교되어 위상차가 검출되고, 루프필터(44)를 통해 검출된 위상차에 비례하여 전압제어발진기(45)의 발진주파수를 증감시킴으로서, 발진주파수(fo)의 위상이 흔들림없이 고정될 수 있도록 제어한다.
상기와 같이 본 발명에 의한 위상 동기 루프 장치를 무선 통신 시스템에 적 용할 경우, 무선 통신 시스템의 신호 특성을 저하시킬 수 있는 스위칭 잡음 감소시킴으로서, 무선 통신 시스템의 특성 개선 효과를 얻을 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 상기에 한정되지 않고 여러가지 변형이 본 발명의 범위에서 벗어나지 않은 한 이루어질 수 있다.
상술한 바와 같이, 본 발명은 스왈로 방식 분주기에 있어서, 프리스케일러의 분주비를 총 분주비에 비례하여 가변시킴으로서, 총 분주비가 증가되더라도 메인카운터에서의 분주비율이 증가되지 않도록 하여, 메인카운터의 스위칭 횟수를 줄이고, 그 결과 스위칭 잡음을 감소시킬 수 있는 우수한 효과가 있다.
더하여, 본 발명은 스위칭 잡음 감소시킴으로서 해당 위상동기루프를 사용하는 무선 통신 시스템에서의 신호 특성 저하를 방지할 수 있다.

Claims (4)

  1. 스왈로 방식 위상 동기 루프 장치에 구비되어 발진주파수를 총분주비(N)의 분주비로 분지하는 프로그래머블 분주기에 있어서,
    1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러(31);
    제1 분주비(1/M 분주비)로 설정되어 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터(32);
    상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 상기 프리스케일러(31)가 제2 분주비(P 혹은 P+1)로 분주하도록 제어하는 스왈로 카운터(33);
    발진주파수(fo)에 대응하는 총분주비(N)에 비례하여 상기 프로스케일러(31)의 상기 제2 분주비를 제어하여, 상기 메인카운터(32)의 상기 제1 분주비가 설정된 범위로 유지시키는 제어부(34)로 이루어지는 프로그래머블 분주기.
  2. 제 1 항에 있어서, 상기 프리스케일러(31)는
    1/4 및 1/5 분주비를 갖으며 상기 스왈로 카운터(33)의 제어신호에 따라서 1/4 또는 1/5로 입력된 발진주파수(fo)를 분주하는 제1분주기(311);
    1/2 및 1/4 분주비를 갖으며 상기 제어부(34)의 총분주비에 따른 제어신호에 의하여 상기 제1분주기(311)로부터 출력되는 펄스를 다시 1/2 혹은 1/4로 분주하는 제2분주기(312);
    상기 제어부(34)의 총분주비에 따른 선택제어신호에 의하여 제1분주기(311) 혹은 제2분주기(312)의 출력중 하나를 선택 출력하는 멀티플렉서(313); 및
    상기 멀티플렉서(313)의 출력펄스를 발진주파수(fo)에 동기시켜 출력하는 D-플립플롭(314)로 이루어지는 것을 특징으로 하는 프로그래머블 분주기.
  3. 제 2 항에 있어서, 상기 제어부(34)는
    총 분주비 N<80인 경우, 상기 멀티플렉서(313)가 제1분주기의 출력을 선택하도록 제어하고,
    총분주비 80<N<272인 경우, 상기 제2분주기(312)가 1/2로 분주하고, 멀티플럭서(313)가 제2분주기(312)의 출력을 선택하도록 제어하고,
    총분주비 272<N 인 경우, 상기 제2분주기(312)가 1/4로 분주하고, 멀티플렉서(313)가 제2분주기(312)의 출력을 선택하도록 제어하는 것을 특징으로 하는 프로그래머블 분주기.
  4. 4MHz의 기준 클럭을 발생시키는 크리스탈 발진기(41);
    상기 크리스탈 발진기(41)로부터 출력된 4MHz 클럭을 1/2로 분주하여 2MHz 기준클럭을 발생시키는 1/2분주기(42);
    상기 1/2분주기(42)로부터 입력된 기준 클럭과 프로그래머블 분주기(46)로부터 분주된 출력신호의 위상을 비교하여 위상차에 비례하는 전압을 출력하는 위상비교기(43);
    상기 위상비교기(43)로부터 입력되는 위상차 전압에서 에러 신호를 걸러내며, 위상동기루프의 피드백 루프를 보상하여 출력하는 루프필터(44);
    상기 루프필터(44)로부터 인가된 위상차 전압에 비례하는 발진주파수(fo)를 출력하는 전압제어발진기(45); 및
    1/4 및 1/5, 1/8 및 1/9, 1/16 및 1/17의 분주비중 하나를 선택하여 입력된 발진주파수(fo)를 분주하는 프리스케일러(31)와, 제1 분주비(1/M 분주비)로 설정되어 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 1/M 분주펄스를 출력하는 메인카운터(32)와, 상기 프리스케일러(31)로부터 출력된 펄스를 카운팅하여 상기 프리스케일러(31)가 제2 분주비(P 혹은 P+1)로 분주하도록 제어하는 스왈로 카운터(33)와, 발진주파수fo에 대응하는 총분주비(N)에 비례하여 상기 프로스케일러(31)의 상기 제2 분주비를 제어하는 제어부(34)로 이루어져, 상기 전압제어발진기(45)로부터 출력된 발진주파수(fo)를 기준클럭(2MHz)에 의하여 결정된 분주비 N로 분주하여 상기 위상비교기(43)에 제공하는 프로그래머블 분주기(46)를 포함하는 위상 동기 루프 장치.
KR1020040095351A 2004-11-19 2004-11-19 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치 KR100665008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040095351A KR100665008B1 (ko) 2004-11-19 2004-11-19 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095351A KR100665008B1 (ko) 2004-11-19 2004-11-19 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치

Publications (2)

Publication Number Publication Date
KR20060056085A KR20060056085A (ko) 2006-05-24
KR100665008B1 true KR100665008B1 (ko) 2007-01-09

Family

ID=37151992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095351A KR100665008B1 (ko) 2004-11-19 2004-11-19 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치

Country Status (1)

Country Link
KR (1) KR100665008B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975040B1 (ko) * 2008-09-02 2010-08-11 고려대학교 산학협력단 프로그램 가능한 주파수 분주기 및 분주 방법
US7843239B2 (en) 2008-01-02 2010-11-30 Samsung Electronics Co., Ltd. Dividing circuit and phase locked loop using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843239B2 (en) 2008-01-02 2010-11-30 Samsung Electronics Co., Ltd. Dividing circuit and phase locked loop using the same
KR100975040B1 (ko) * 2008-09-02 2010-08-11 고려대학교 산학협력단 프로그램 가능한 주파수 분주기 및 분주 방법

Also Published As

Publication number Publication date
KR20060056085A (ko) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100418236B1 (ko) 위상 동기 루프
EP1160984B1 (en) Phase-locked loop with improved trade-off between lock-up time and power dissipation
US7881419B2 (en) Semiconductor device, spread spectrum clock generator and method thereof
US8085101B2 (en) Spread spectrum clock generation device
US7605662B2 (en) Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
TWI460998B (zh) 數位鎖相迴路系統及方法
US6633185B2 (en) PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
US20030198311A1 (en) Fractional-N frequency synthesizer and method
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
AU2007325558B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
JP2006086740A (ja) 電圧制御発振器及び通信用半導体集積回路
US7356111B1 (en) Apparatus and method for fractional frequency division using multi-phase output VCO
US9385688B2 (en) Filter auto-calibration using multi-clock generator
KR20000062471A (ko) Ｐｌｌ회로 및 이를 이용한 주파수변조방법
KR100665008B1 (ko) 프로그래머블 분주기 및 이를 이용한 위상 동기 루프 장치
EP1545008A1 (en) PLL architecture
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
US20120286835A1 (en) Pll circuit
WO2006017519A1 (en) Frequencey prescaler
US7928805B2 (en) Broadband frequency synthesizer for suppressing parasitic low frequency transmissions
US6956440B2 (en) PLL having a controller for dividing values of a VCO
WO2004082196A2 (en) Frequency synthesizer with prescaler
KR100345397B1 (ko) 고속 동작이 가능한 주파수 합성기
KR20170094431A (ko) 오실레이터 캘리브레이션
EP1201034A1 (en) Pll noise smoothing using dual-modulus interleaving

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee