JP2010119075A - 位相検出回路 - Google Patents
位相検出回路 Download PDFInfo
- Publication number
- JP2010119075A JP2010119075A JP2009000454A JP2009000454A JP2010119075A JP 2010119075 A JP2010119075 A JP 2010119075A JP 2009000454 A JP2009000454 A JP 2009000454A JP 2009000454 A JP2009000454 A JP 2009000454A JP 2010119075 A JP2010119075 A JP 2010119075A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- divider
- phase
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000873 masking effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 41
- 230000009977 dual effect Effects 0.000 claims description 40
- 238000001514 detection method Methods 0.000 claims description 22
- 230000006870 function Effects 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】位相検出回路は、参照信号を受信するように構成された参照入力と、フィードバック経路においてディバイダ回路からの分周信号を受信するように構成されたフィードバック入力と、参照信号と分周信号の間の周波数及び位相関係に従って位相ロックループ内のチャージポンプを制御するための制御パルスを生成するように構成されたパルス生成回路と、を有し、分周信号は、分周信号の周期の半分よりも短い長さを具備するパルスを有し、且つ、パルス生成回路は、分周信号のエッジ及び参照信号のエッジから制御パルスのエッジを定義するように、分周信号のパルスをマスクとして使用して参照信号をマスキングすることにより、制御パルスを生成するように構成されている。
【選択図】図11
Description
を有し、補助ディバイダは、サイクルごとにパルスを有する分周信号を生成し、且つ、パルスを位相検出回路に出力するように構成される。
メインディバイダの出力信号によってクロッキングされるシフトレジスタを有する補助ディバイダであって、シフトレジスタは、サイクルの開始時点において分数選択信号の形態においてパラレル入力データを受信するように構成されたパラレル入力と、メインディバイダの制御入力に接続されたシリアル出力と、を有し、補助ディバイダは、シリアル出力データを生成するように構成されており、シリアル出力データのそれぞれのビットは、メインディバイダにデュアルモジュラスメイン分周比のペアの中のどれか一方を使用して動作させるためのデュアルモジュラス選択信号として機能する、補助ディバイダと、を有し、補助ディバイダは、シフトレジスタの1つのサイクル当たりに1つのパルスを生成し、且つ、パルスを位相ロックループ周波数シンセサイザの位相検出器に出力するように構成される。
1)出力電流源の直接的な雑音生成。この場合には、相対的に大きな装置サイズが、雑音を低減する方法である。
2)スイッチング速度の制限に起因した非線形性。この結果、非線形のΣΔ値対チャージの依存性がもたらされる。この非線形の依存性は、キャリアに近い広帯域シグマデルタ雑音を畳み込み、帯域内位相雑音を増大させる。相対的に小さな装置サイズが、相対的に高いスイッチング速度を可能にし、この結果、雑音の畳み込みが低減されるが、これは、第1の依存性と矛盾している。
Claims (15)
- 位相ロックループ周波数シンセサイザ用の位相検出回路において、
参照信号を受信するように構成された参照入力と、
前記位相ロックループのフィードバック経路においてディバイダ回路からの分周信号を受信するように構成されたフィードバック入力と、
前記参照信号と前記分周信号の間の周波数及び位相関係に従って前記位相ロックループ内のチャージポンプを制御するための制御パルスを生成するように構成されたパルス生成回路と、
を有し、
この場合に、前記分周信号は、前記分周信号の周期の半分よりも短い長さを具備するパルスを有し、且つ、この場合に、前記パルス生成回路は、前記分周信号のエッジ及び前記参照信号のエッジから前記制御パルスのエッジを定義するように、前記分周信号の前記パルスをマスクとして使用して前記参照信号をマスキングすることにより、前記制御パルスを生成するように構成される、位相検出回路。 - 前記パルス生成回路は、前記分周信号及び前記参照信号を入力として受信し、且つ、前記制御パルスを出力として生成するように構成された論理回路を有する請求項1記載の位相検出回路。
- 前記論理回路は、前記参照信号と、前記ディバイダ回路からの前記分周信号を受信し、アップパルスを出力信号として生成するように構成された第1ANDゲートを有し、且つ、前記分周信号と、前記参照信号の反転されたバージョンを受信し、且つ、ダウンパルスを出力信号として生成するように適合された第2ANDゲートを更に有する請求項2記載の位相検出回路。
- 前記パルス生成回路は、制御パルスを生成するように構成され、前記制御パルスの長さの合計は、前記分周信号の周期の半分よりも小さい上記請求項のいずれかに記載の位相検出回路。
- 前記パルス生成回路は、前記分周信号の前記パルスをアップパルスとダウンパルスに分割するように構成される上記請求項のいずれかに記載の位相検出器。
- 前記パルス生成回路は、前記参照信号のエッジによって分割される制御パルス長を有し、且つ、アップ及びダウン制御パルスの長さの合計を規定する制御パルス長を具備した制御パルスを生成するように構成される上記請求項のいずれかに記載の位相検出回路。
- 前記パルス生成回路は、前記分周信号のパルスの半分からアップパルス及びダウンパルスの中の1つのものを生成し、且つ、前記分周信号の前記パルスのもう1つの半分から前記アップパルス及びダウンパルスの中のもう1つのものを生成するように構成される上記請求項のいずれかに記載の位相検出回路。
- 上記請求項のいずれかに記載の前記位相検出回路を有し、且つ、前記分周信号の周期の半分よりも短い長さを具備した前記パルスを有する前記分周信号を生成するように構成された前記ディバイダ回路を更に有する位相ロックループ周波数シンセサイザ。
- 前記ディバイダ回路は、
前記位相ロックループ周波数シンセサイザのフィードバック経路から受信した入力信号をデュアルモジュラス選択信号に従ってデュアルモジュラス分周率のペアから選択された分周率によって分周し、且つ、前記分周された入力信号を出力信号として出力するように構成されたメインディバイダであって、前記デュアルモジュラス選択信号を受信する制御入力を有するメインディバイダと、
前記メインディバイダの前記出力信号によってクロッキングされるシフトレジスタを有する補助ディバイダであって、前記シフトレジスタは、サイクルの開始時点において分数選択信号の形態においてパラレル入力データを受信するように構成されたパラレル入力と、前記メインディバイダの前記制御入力に接続されたシリアル出力と、を有し、前記補助ディバイダは、シリアル出力データを生成するように構成され、このそれぞれのビットは、前記メインディバイダに前記デュアルモジュラスメイン分周率のペアの中の1つのもの又はもう1つのものを使用して動作させるための前記デュアルモジュラス選択信号として機能する、補助ディバイダと、
を有し、
前記補助ディバイダは、サイクルごとに前記パルスを有する前記分周信号を生成し、且つ、前記パルスを前記位相検出回路に出力するように構成される、請求項8記載の位相ロックループ周波数シンセサイザ。 - 位相ロックループ周波数シンセサイザ用の位相検出回路を動作させる方法において、
参照信号を受信する段階と、
前記位相ロックループのフィードバック経路においてディバイダ回路から分周信号を受信する段階と、
前記参照信号と前記分周信号の間の周波数及び位相関係に従って前記位相ロックループ内のチャージポンプを制御する制御パルスを生成する段階と、
を有し、
この場合に、前記分周信号は、前記分周信号の周期の半分よりも短い長さを具備するパルスを有し、且つ、この場合に、前記方法は、前記分周信号のエッジ及び前記参照信号のエッジから前記制御信号のエッジを定義するように、前記分周信号の前記パルスをマスクとして使用して前記参照信号をマスキングすることにより、前記制御パルスを生成する段階を有する、方法。 - 論理回路を使用し、前記分周信号及び前記参照信号を入力として受信し、且つ、前記制御パルスを出力として生成する段階を有する請求項10記載の方法。
- 第1ANDゲートを使用し、前記参照信号及び前記ディバイダ回路からの前記分周信号を受信し、且つ、アップ信号を出力信号として生成する段階を有し、且つ、第2ANDゲートを使用し、前記分周信号と、前記参照信号の反転されたバージョンを受信し、且つ、ダウンパルスを出力信号として生成する段階を更に有する請求項11記載の方法。
- 位相ロックループ周波数シンセサイザを動作させる方法において、前記方法は、請求項10〜12の中のいずれか一項記載の方法を有し、且つ、ディバイダ回路を使用し、前記分周信号の周期の半分よりも短い長さを具備したパルスを有する前記分周信号を生成する段階を更に有する、方法。
- メインディバイダを使用し、前記位相ロックループ周波数シンセサイザのフィードバック経路から受信した入力信号をデュアルモジュラス選択信号に従ってデュアルモジュラス分周率のペアから選択された分周率によって分周し、且つ、前記分周された入力信号を出力信号として出力する段階と、
前記メインディバイダの前記出力信号によってクロッキングされるシフトレジスタを有する補助ディバイダを使用する段階であって、前記シフトレジスタは、サイクルの開始時点において分数選択信号の形態においてパラレル入力データを受信するように構成されたパラレル入力と、前記メインディバイダの制御入力に接続されたシリアル出力と、を有し、前記補助ディバイダは、シリアル出力データを生成するように使用され、このそれぞれのビットは、前記メインディバイダに前記デュアルモジュラスメイン分周率のペアの中の1つのもの又はもう1つのものを使用して動作させるための前記デュアルモジュラス選択信号として機能する、段階と、
前記補助ディバイダを使用し、サイクルごとに前記パルスを有する前記分周信号を生成し、且つ、前記パルスを前記位相検出回路に出力する段階と、
を有する請求項13記載の方法。 - コンピュータ内に読み込まれた際に、前記コンピュータが、請求項1〜9の中のいずれか一項記載の前記装置になるか、又は請求項10〜14の中のいずれか一項記載の前記方法を実行するようにさせるコンピュータプログラムであって、前記プログラムは、任意選択により、保持媒体によって保持され、この場合に、前記保持媒体は、記録媒体又は伝送媒体であってよい、コンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08169190A EP2187524A1 (en) | 2008-11-14 | 2008-11-14 | Phase detector circuitry |
EP08169190.9 | 2008-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010119075A true JP2010119075A (ja) | 2010-05-27 |
JP5326578B2 JP5326578B2 (ja) | 2013-10-30 |
Family
ID=40352101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000454A Expired - Fee Related JP5326578B2 (ja) | 2008-11-14 | 2009-01-05 | 位相検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7898307B2 (ja) |
EP (1) | EP2187524A1 (ja) |
JP (1) | JP5326578B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015534086A (ja) * | 2012-11-08 | 2015-11-26 | シコラ アーゲー | フレネル回折の境界プロファイルを評価する方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8891725B2 (en) | 2012-07-02 | 2014-11-18 | Qualcomm Incorporated | Frequency divider with improved linearity for a fractional-N synthesizer using a multi-modulus prescaler |
WO2014108181A1 (en) * | 2013-01-09 | 2014-07-17 | Qualcomm Technologies, Inc. | Phase detector |
US10218365B1 (en) * | 2018-05-01 | 2019-02-26 | Micro Lambda Wireless, Inc. | Microwave frequency synthesizers with rapid frequency switching |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09191420A (ja) * | 1996-01-10 | 1997-07-22 | Toshiba Corp | Pll回路装置 |
JPH1032486A (ja) * | 1996-07-16 | 1998-02-03 | Fujitsu Ltd | 分数分周器及びpll回路 |
JP2003519951A (ja) * | 2000-01-06 | 2003-06-24 | コネクサント システムズ、インコーポレイテッド | 制御されたディバイダパルス幅を用いたpll周波数シンセサイザ |
JP2005223542A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 分数分周周波数シンセサイザー |
JP2005286467A (ja) * | 2004-03-29 | 2005-10-13 | Fujitsu Ltd | デジタルdll装置、デジタルdll制御方法、デジタルdll制御プログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3468964B2 (ja) * | 1996-01-29 | 2003-11-25 | 富士通株式会社 | Pll周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ |
DE69829270T2 (de) * | 1998-04-03 | 2005-07-28 | Motorola Semiconducteurs S.A. | Frequenzsynthetisierer |
KR100725935B1 (ko) * | 2001-03-23 | 2007-06-11 | 삼성전자주식회사 | 프랙셔널-앤 주파수 합성기용 위상 고정 루프 회로 |
US6642747B1 (en) * | 2002-03-15 | 2003-11-04 | National Semiconductor Corporation | Frequency detector for a phase locked loop system |
KR100492690B1 (ko) * | 2002-11-04 | 2005-06-07 | 매그나칩 반도체 유한회사 | 프리스케일러를 포함하는 위상 제어 루프 회로 |
US6987406B1 (en) * | 2004-05-17 | 2006-01-17 | National Semiconductor Corporation | Wide frequency range phase-locked loop circuit with phase difference |
TWI337009B (en) * | 2007-06-08 | 2011-02-01 | Faraday Tech Corp | Spread spectrum clock generator with low jitter |
-
2008
- 2008-11-14 EP EP08169190A patent/EP2187524A1/en not_active Withdrawn
- 2008-12-30 US US12/346,269 patent/US7898307B2/en not_active Expired - Fee Related
-
2009
- 2009-01-05 JP JP2009000454A patent/JP5326578B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09191420A (ja) * | 1996-01-10 | 1997-07-22 | Toshiba Corp | Pll回路装置 |
JPH1032486A (ja) * | 1996-07-16 | 1998-02-03 | Fujitsu Ltd | 分数分周器及びpll回路 |
JP2003519951A (ja) * | 2000-01-06 | 2003-06-24 | コネクサント システムズ、インコーポレイテッド | 制御されたディバイダパルス幅を用いたpll周波数シンセサイザ |
JP2005223542A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 分数分周周波数シンセサイザー |
JP2005286467A (ja) * | 2004-03-29 | 2005-10-13 | Fujitsu Ltd | デジタルdll装置、デジタルdll制御方法、デジタルdll制御プログラム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015534086A (ja) * | 2012-11-08 | 2015-11-26 | シコラ アーゲー | フレネル回折の境界プロファイルを評価する方法 |
US9797712B2 (en) | 2012-11-08 | 2017-10-24 | Sikora Ag | Method for evaluating Fresnel diffraction border profiles |
KR101833396B1 (ko) * | 2012-11-08 | 2018-02-28 | 시코라 아게 | 프레넬 회절 보더 프로파일들을 평가하여 오브젝트의 적어도 하나의 에지의 포지션을 결정하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20100123482A1 (en) | 2010-05-20 |
US7898307B2 (en) | 2011-03-01 |
EP2187524A1 (en) | 2010-05-19 |
JP5326578B2 (ja) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7791415B2 (en) | Fractional-N synthesized chirp generator | |
JP6375317B2 (ja) | 高速周波数分周の方法 | |
US9170564B2 (en) | Time-to-digital converter and PLL circuit using the same | |
US7098708B2 (en) | Low-power direct digital synthesizer with analog interpolation | |
US6147561A (en) | Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain | |
US8106690B2 (en) | Semiconductor integrated circuit device | |
US8437441B2 (en) | Phase locked loop capable of fast locking | |
US7372340B2 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
EP2187523A1 (en) | Phase-locked loop control circuitry | |
US20090201066A1 (en) | Digitally Clock with Selectable Frequency and Duty Cycle | |
JP6141833B2 (ja) | 線形性が改善されたデジタル位相補間器のための装置及びシステム | |
KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티-모듈러스 분할기 | |
JP5326578B2 (ja) | 位相検出回路 | |
US7127225B2 (en) | Accumulator controlled prescaler in a phased locked loop | |
US20090167374A1 (en) | Jitter-Free Divider | |
JP2007288375A (ja) | 半導体集積回路 | |
JP2010119073A (ja) | ディバイダ回路 | |
Shen et al. | A low-jitter spread spectrum clock generator using FDMP | |
TWI795035B (zh) | 小數-n鎖相環及其電荷泵控制方法 | |
US11784651B2 (en) | Circuitry and methods for fractional division of high-frequency clock signals | |
JP2006211208A (ja) | スペクトラム拡散クロック生成回路 | |
US10469088B1 (en) | Multi-GHZ fully synthesizable CMOS fractional divider | |
TWI530102B (zh) | 數位式鎖相迴路及其相位頻率偵測器模組 | |
US7643580B2 (en) | Signal generator circuit having multiple output frequencies | |
Cheng et al. | A programmbale 8-channel multiphase clock generator with 360 phases for focus ultrasound applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |