-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung betrifft einen Frequenzsynthesizer und ein
Verfahren zum Erzeugen von Trägersignalen
unterschiedlicher Frequenzen und insbesondere einen Frequenzsynthesizer
und ein Verfahren zum Erzeugen von Trägersignalen unterschiedlicher
Frequenzen zur Verwendung in einer Transceivervorrichtung eines
Funktelefonsystems.
-
Hintergrund
der Erfindung
-
1 ist
ein schematisches Blockdiagramm eines bekannten Frequenzsynthesizers 30.
Er umfasst im Wesentlichen einen Referenzfrequenzsignalgenerator 1,
der ein im Wesentlichen konstantes Frequenzreferenzsignal 11 erzeugt,
das eine Frequenz Fref von beispielsweise einigen wenigen MHz aufweist,
eine PLL-Anordnung 2, 3, 4, 5 ("PLL = Phase Lock
Loop"/Phasenregelkreis)
und einen Sequenzgenerator und -an wender 10. Die PLL-Anordnung 2, 3, 4, 5 umfasst
einen spannungsgesteuerten Oszillator ("VCO = Voltage Controlled Oszillator") 4, der
ein Signal 14 mit variabler Frequenz erzeugt, das im Allgemeinen
von einer wesentlich höheren
Frequenz ist als das Referenzsignal 11. Das Signal 14 mit
variabler Frequenz wird auf einen programmierbaren Frequenzteiler 5 angewendet,
der das Eingangssignal mit variabler Frequenz durch einen ganzzahligen
Betrag teilt und ein geteiltes Abwärts-Signal 15 ausgibt.
Den ganzzahligen Betrag, durch den das Signal 14 mit variabler
Frequenz geteilt wird, kann man den Divisor nennen und es wird durch
den Sequenzgenerator und -anwender 10 erzeugt und auf den
Teiler 5 in der Form eines digitalen Divisorsignals 20 angewendet.
Das geteilte Abwärtssignal 15 wird
dann einem Phasendetektor 2 eingegeben. Das Referenzsignal 11 wird
ebenfalls dem Phasendetektor 2 eingegeben. Der Phasendetektor 2 vergleicht
die Phase der zwei Eingangssignale 11, 15 und
gibt ein Phasenfehlersignal 12 aus, das von der relativen
Phasendifferenz zwischen den zwei Eingangssignalen 11, 15 abhängt. Das
Phasenfehlersignal 12 wird dann über einen Tiefpassfilter 3 weitergeleitet,
um ein gemitteltes Phasenfehlersignal 13 zu erzeugen, das
dann auf den VCO 4 angewendet wird.
-
Wie
im Stand der Technik bekannt ist, besteht die Nettoauswirkung des
gemittelten Phasenfehlersignals 13, auf den VCO 4 angewendet,
darin, die Frequenz des Signals 14 mit variabler Frequenz, das
von dem VCO ausgegeben wird, zu variieren, um die Frequenzdifferenz
zwischen den beiden auf den Phasendetektor 2 angewendeten
Signalen zu minimieren. Auf diese Weise wird die Frequenz des Signals 14 mit
variabler Frequenz, das von dem VCO ausgegeben wird, auf die Frequenz
des Referenzsignals 14 eingeregelt, das mit dem Divisor
multipliziert wird, der auf den Teiler 5 über das
Divisorsignal 20 angewendet wird. Das Signal 14 mit
variabler Frequenz, das von dem VCO ausgegeben wird, bildet den
Ausgang des Frequenzsynthesizers 30 als Ganzes.
-
Der
Sequenzgenerator und -anwender 10 ist eine fest zugeordnete
Schaltung vom Typ Sigma-Delta, die ein relativ schnell variierendes
Signal 20 in Abhängigkeit
von einem Eingangssignal erzeugt, das der Frequenz entspricht, die
durch den Frequenzsynthesizer 30 erzeugt werden soll. Obwohl der
Teiler 5 lediglich in der Lage ist, durch einen ganzzahligen
Wert zu einem beliebigen Augenblick zu teilen, ist es jedoch durch
ein ausreichend häufiges
Variieren des Divisors verglichen mit der Eckfrequenz des Tiefpassfilters 3 möglich, die
Frequenz des Signals 14 mit variabler Frequenz, das von
dem VCO ausgegeben wird, auf das Produkt der Frequenz des Referenzsignals 14 und
des Durchschnittswertes des Divisors einzuregeln (zeitgemittelt über einen
Zeitraum, der mit dem Kehrwert der Eckfrequenz des Tiefpassfilters 3 vergleichbar
ist).
-
Der
Sequenzgenerator und -anwender 10 arbeitet nach einem Sigma-Delta-Prinzip.
Um dies zu tun, umfasst er mindestens einen Akkumulator, der die
Eingangszahl akkumuliert und das Trägerausgangssignal ausgibt.
Den Anteil der Zeit, den das Trägerausgangssignal
in einem höherwertigen
Zustand verbringt, ist dann gleich dem Verhältnis der Eingangszahl zu der
maximalen Ausgangszahl, die der Akkumulator speichern kann, bevor
das Trägerausgangssignal
in einen höherwertigen
Zustand geht und der Akkumulator zurück auf Null springt. Ein Frequenzsynthesizer,
der einen Sequenzgenerator und -anwender dieses Typs verwendet,
wird im Stand der Technik regelmäßig als
ein Fractional-N-Synthesizer bezeichnet, da Frequenzen synthetisiert
werden können,
die gleich einem Vielfachen der Referenzsignalfrequenz plus einem
Bruchteil der Referenzsignalfrequenz sind. Es ist gut bekannt, dass derartige
Frequenzsynthesizer eine Anzahl von Vorteilen gegenüber konventionellen
PLL-Frequenzsynthesizern hinsichtlich der Ausgabe von Rauschen durch
den Frequenzsynthesizer aufweisen.
-
Die
Verwendung einer zugeordneten Schaltung als Sequenzgenerator und
-anwender weist jedoch eine Anzahl von Nachteilen auf. Erstens wird
Silizium benötigt,
auf dem die Schaltung gebildet wird und es wird durch die gesamte
Schaltung während der
Verwendung Leistung verbraucht, die ständig in einem konventionellen
Sequenzgenerator benötigt wird.
Weitere Nachteile eines konventionellen Sequenzgenerators und -anwenders
werden während der
folgenden detaillierten Beschreibung der vorliegenden Erfindung
klar werden.
-
Aus
der Veröffentlichung "Delta Sigma Modulation
in Fractional-N Synthesis" von
Riley et al. in IEEE Journal of Solid State Circuits Band 28, Nummer
5, 1. Mai 1993, Seiten 553–559,
ist ein Sequenzgenerator und -anwender zur Anwendung einer Sequenz
auf einen Frequenzteiler bekannt, der einen Teil eines Frequenzsynthesizers
bildet, wobei der Sequenzgenerator und -anwender Erzeugungsmittel zum
Erzeugen einer Sequenz umfasst, die mit einer zu synthetisierenden
Frequenz durch den Frequenzsynthesizer in Bezug steht, Schieberegisterspeichermittel
zum Speichern der einmal erzeugten Sequenz und Anwendungsmittel
zum Anwenden der Sequenz von den Speichermitteln auf den Frequenzteiler.
In diesem bekannten Sequenzgenerator und -anwender weist das Schieberegister
jedoch eine feste Einzelbitbreite auf.
-
Zusammenfassung
der Erfindung
-
Die
Erfindung stellt einen Sequenzgenerator und -anwender wie in den
begleitenden Ansprüchen beschrieben
zur Verfügung.
-
Der
Begriff Erzeugen einer Sequenz soll nicht nur Echtzeitberechnungen
durch eine geeignete Schaltung, sondern auch einfaches erneutes
Zugreifen auf die Sequenz aus einem Speicher abdecken, in dem die
fragliche Sequenz vorher gespeichert wurde.
-
Ein
einzelnes, geeignet angeordnetes Schaltungselement kann mehr als
eine Funktion durchführen;
beispielsweise könnte
ein geeignet verbundenes Schieberegister die Funktionen sowohl der
Speichermittel als auch der Anwendungsmittel durchführen, oder
ein Adresszeiger könnte
sowohl die Funktionen der Erzeugungsmittel als auch der Anwendungsmittel
durchführen.
Wird die Sequenz vorher gespeichert, kann dies entweder in einem
nicht-flüchtigem Speicher
geschehen, wobei in diesem Fall die Sequenzen extern auf eine beliebige
geeignete Weise (z. B. durch einen Computer) erzeugt werden können oder
die Sequenz kann auch in einem geeigneten flüchtigen Speicher gespeichert
werden, der ein Teil des Gerätes
bildet, in das der Frequenzsynthesizer zu integrieren ist, wobei
in diesem Fall die Sequenz durch eine Verarbeitungseinheit, die
einen Teil des Gerätes
bildet, entweder beim Einschalten des Gerätes oder bei der ersten Gelegenheit,
zu der eine derartige Sequenz benötigt wird, erzeugt wird.
-
Vorzugsweise
wird die Sequenz zyklisch auf den Frequenzteiler angewendet. In
einer bevorzugten Ausführungsform
wird dies durch die Verwendung eines Schieberegisters erreicht,
dessen Eingang mit seinem Ausgang während der Anwendung der Sequenz
auf den Frequenzteiler verbunden ist. Idealerweise weist das Schieberegister
eine variable Länge
hinsichtlich der Anzahl an Wörtern
auf, die die Sequenz vor dem Vervollständigen eines einzelnen Zyklus
der Sequenz bilden. Darüber
hinaus weist das Schieberegister ebenfalls idealerweise eine variable Wortlänge auf.
-
In
einer alternativen Ausführungsform
wird der Frequenzsynthesizer verwendet, um ein frequenz- oder phasenmoduliertes
Signal zu erzeugen, wobei in diesem Fall die Sequenz nicht zyklisch
auf den Frequenzteiler angewendet wird. In diesem Fall stellt jede
Sequenz keine speziell feste Frequenz dar, sondern einen endlichen
Teil eines frequenz- oder phasenmodulierten Signals. In dieser alternativen Ausführungsform
wird die Sequenz vorzugsweise so generiert, wie sie von einer Verarbeitungseinheit
benötigt
wird, die bei einer Rate arbeitet, die größer ist als die Rate, mit der
die Sequenz auf den Frequenzteiler angewendet wird. In dieser alternativen
Ausführungsform
umfassen die Speichermittel vorzugsweise einen ersten FIFO-Pufferspeicher
("FIFO = First-In-First-Out")(oder einen ähnlichen
Typ desselben), der es erlaubt, die Sequenz in den Puffer mit einer
höheren
Rate zu lesen (aber für
einen kürzeren Zeitraum),
als sie ausgelesen wird.
-
Kurze Beschreibung
der Figuren
-
Um
die vorliegende Erfindung besser verständlich zu machen, werden Ausführungsformen derselben
jetzt beispielhaft unter Bezugnahme auf die begleitenden Zeichnungen
beschrieben, in denen:
-
1 ein
schematisches Blockdiagramm eines Frequenzsynthesizers darstellt,
der einen bekannten Sequenzgenerator und -anwender umfasst;
-
2 ein
schematisches Blockdiagramm eines Frequenzsynthesizers darstellt,
der einen Sequenzgenerator und -anwender gemäß einer ersten Ausführungsform
der vorliegenden Erfindung umfasst;
-
3 ein
schematisches Blockdiagramm eines Sequenzgenerators und -anwenders
gemäß einer
zweiten Ausführungsform
der vorliegenden Erfindung darstellt;
-
4 ein
schematisches Blockdiagramm einer Schieberegisteranordnung darstellt,
die zur Verwendung mit der vorliegenden Erfindung zusammen mit einem
Frequenzteiler geeignet ist;
-
5 ähnlich zur 4 eine
leicht unterschiedliche Anordnung der Schieberegisteranordnung zeigt;
-
6 ähnlich den 4 und 5 eine
andere leicht unterschiedliche Anordnung der Schieberegisteranordnung
zeigt; und
-
7 ein
schematisches Blockdiagramm eines Schieberegisters darstellt, das
zur Verwendung in einer Schieberegisteranordnung geeignet ist, die zur
Verwendung in der vorliegenden Erfindung geeignet ist.
-
Detaillierte
Beschreibung
-
Zunächst ist
unter Bezugnahme auf 2 ein schematisches Blockdiagramm
eines Frequenzsynthesizers 50 gezeigt. Mit Ausnahme des
Sequenzgenerators und -anwenders 90 (an Stelle des Sequenzgenerators
und -anwenders 10 der 1) ist dieser
dem Frequenzsynthesizer der 1 ähnlich und ähnliche
Bezugszeichen wurden verwendet, um auf entsprechende Elemente Bezug
zu nehmen. Demnach umfasst der Frequenzsynthesizer der 2 im
Wesentlichen einen Referenzfrequenzsignalgenerator 1, der
ein im Wesentlichen konstantes Frequenzreferenzsignal 11 mit
einer Frequenz Fref von beispielsweise einigen wenigen MHz erzeugt, eine
PLL-Anordnung 2, 3, 4, 5 ("PLL = Phase Lock Loop"/Phasenregelkreis)
und einen Sequenzgenerator und -anwender 90. Die PLL-Anordnung 2, 3, 4, 5 umfasst
einen variablen Spannungsgesteuerten Oszillator ("VCO = Voltage Controlled
Oszillator") 4,
der ein Signal 14 mit variabler Frequenz erzeugt, das im Allgemeinen
eine weitaus höhere
Frequenz aufweist als das Referenzsignal 11. Das Signal 14 mit
variabler Frequenz wird auf einen programmierbaren Frequenzteiler 5 angewendet,
der das Eingangssignal mit variabler Frequenz mit einem ganzzahligen
Betrag teilt und ein geteiltes Abwärtssignal 15 ausgibt. Der
ganzzahlige Betrag, durch den das Signal 14 mit variabler
Frequenz geteilt wird, kann Divisor genannt werden und wird durch
den Sequenzgenerator und -anwender 90 erzeugt und auf den
Teiler 5 in der Form eines digitalen Divisorsignals angewendet.
Es sei bemerkt, dass das Ausgangssignal 111 von der unten
ste hend beschriebenen Registeranordnung 100 lediglich einen
Teil des digitalen Divisorsignals 20 der 1 bildet.
Das geteilte Abwärtssignal 15 wird
dann einem Phasendetektor 2 eingegeben. Das Referenzsignal 11 wird
ebenfalls dem Phasendetektor 2 eingegeben. Der Phasendetektor 2 vergleicht die
Phase der zwei Eingangssignale 11, 15 und gibt ein
Phasenfehlersignal 12 aus, das von der relativen Phasendifferenz
zwischen den zwei Eingangssignalen 11, 15 abhängt. Das
Phasenfehlersignal 12 wird dann durch einen Tiefpassfilter 3 geleitet,
um ein gemitteltes Phasenfehlersignal 13 zu erzeugen, das dann
auf den VCO 4 angewendet wird.
-
Dem
Stand der Technik gut bekannt, dient die Nettoauswirkung des gemittelten
Phasenfehlersignals 13, wie es auf den VCO 4 angewendet
wird, dazu, die Frequenz des Signals 14 mit variabler Frequenz,
das von dem VCO ausgegeben wird, zu variieren, um die Frequenzdifferenz
zwischen den beiden Signalen, die auf den Phasendetektor 2 angewendet
werden, zu minimieren. Auf diese Weise wird die Frequenz des Signals 14 mit
variabler Frequenz, die von dem VCO 4 ausgegeben wird,
auf die Frequenz des Referenzsignals 11 eingeregelt, das
mit dem Divisor multipliziert wird, der auf den Teiler 5 durch
das Divisorsignal angewendet wird. Das Signal 14 mit in
variabler Frequenz, das von dem VCO ausgegeben wird, bildet den
Ausgang des Frequenzsynthesizers 50 als Ganzes.
-
Der
Sequenzgenerator und -anwender 90 umfasst eine Schieberegisteranordnung 100,
die als Speichermittel, Anwendungsmittel und Erzeugungsmittel 120 arbeitet.
Die Schieberegisteranordnung 100 weist einen Eingang 101,
einen Ausgang 102, einen Taktanschluss 103 und
einen Parallelein gang 104 auf. Der Ausgang 102 ist
sowohl mit dem Frequenzteiler 5 als auch mit dem Eingang 101 der Schieberegisteranordnung 100 verbunden.
Die Schieberegisteranordnung 100 wird über ihren Taktanschluss 103 durch
das geteilte Abwärtssignal 15, das
von dem Teiler 5 ausgegeben wird, getaktet. Die Erzeugungsmittel 120 weisen
einen Paralleleingang 121 auf, der mit dem Paralleleingang 104 der
Schieberegisteranordnung 100 verbunden ist.
-
Im
Betrieb erzeugen die Erzeugungsmittel 120 eine Sequenz
unter der Steuerung einer geeigneten Steuerungsverarbeitungseinheit
(nicht abgebildet), wie etwa einer Mikrocontrollereinheit oder einem
digitalen Signalprozessor (DSP). Die so erzeugte Sequenz wird dann
in die Schieberegisteranordnung 100 über ein paralleles Digitalsignal 106 geladen.
Sowie die Sequenz in das Schieberegister 100 geladen ist,
wird die Sequenz zyklisch auf den Frequenzteiler 5 angewendet.
Das Schieberegister wird durch das geteilte Abwärtssignal 15 getaktet,
um eine gute Synchronisation zwischen dem Wechsel des Divisorwertes
und des Ausgangssignals 14 sicherzustellen, was für eine Minimierung
des Rauschanteils des Ausgangssignals 14 wichtig ist. Die
Sequenz wird kontinuierlich zyklisch auf den Frequenzteiler 5 angewendet,
bis eine neue Frequenz benötigt
wird, woraufhin der oben beschriebene Prozess unter der Steuerung
der Steuerverarbeitungseinheit wiederholt wird.
-
Die
Erzeugungsmittel 120 in diesem Beispiel bestehen aus einer
Hardwareimplementierung ähnlich
der des Sequenzgenerators und -anwenders 10 der 1.
Es gibt jedoch zwei wichtige Unterscheidungen zwischen den Erzeugungsmitteln 120 und dem
Sequenzgenerator und -anwender 10. Erstens muss Ersterer
nicht durch das geteilte Abwärtssignal auf grund
des Puffereffektes getaktet werden, der durch die Schieberegisteranordnung 100 zur
Verfügung
gestellt wird, die durch das geteilte Abwärtssignal getaktet wird. Zweitens
benötigt
Letzterer, wo der Frequenzsynthesizer 50 verwendet wird,
um eine im Wesentlichen konstante Frequenz zu synthetisieren, eine
konstante Verarbeitung, wohingegen der Erstere lediglich eine einzelne
Sequenz verarbeiten muss und dann untätig sein kann, bis der Frequenzsynthesizer
benötigt
wird, um eine neue Frequenz zu erzeugen.
-
Der
erste Unterschied ermöglicht
es, die Erzeugungsmittel 120 langsamer zu takten als den
Sequenzgenerator und -anwender 10, wobei in diesem Fall
entweder Energieverbrauchseinsparungen während des Betriebs, Kosteneinsparungen
bei der Herstellung oder beides als Ergebnis der geringeren benötigten Verarbeitungsgeschwindigkeit
erzielt werden können.
Alternativ können
die Erzeugungsmittel 120 schneller als der Sequenzgenerator
und -anwender 10 getaktet werden. Dies ist dort vorteilhaft,
wo die Erzeugungsmittel 120 tatsächlich ein nicht fest zugeordneter
DSP sind, da dann die Sequenz in einem sehr kurzen Zeitraum erzeugt
werden kann (relativ zu der Zeit, die gebraucht wird, um die Sequenz auf
den Frequenzteiler 5 anzuwenden – d. h., mit einem niedrigen
Tastverhältnis).
Auf diese Weise kann ein nicht fest zugeordneter DSP, der ohnehin
in dem Gerät
für andere
Funktionen vorhanden ist, aber eine geringe Überkapazität hinsichtlich der MIPS ("MIPS = Millions of
Instructions Per Second"/Millionen
Anweisungen pro Sekunde) aufweist, dazu eingesetzt werden, demzufolge
den Bedarf nach einer separaten spezifischen Schaltung für die Erzeugungsmittel 120 zu
beseitigen.
-
Aus
dem zweiten Unterschied resultieren dort Energieeinsparungen, wo
der Frequenzsynthesizer 50 die gleiche Frequenz für signifikant
lange Zeitperioden relativ zu der Zeit, die dazu verwendet wird,
eine einzelne Sequenz auf den Frequenzteiler 5 anzuwenden,
synthetisiert, wie es bei vielen Anwendungen der Fall ist, da die
Schieberegisteranordnung 100 im Allgemeinen weitaus weniger
Energie als der konventionelle Sequenzgenerator und -anwender 10 verbraucht.
Darüber
hinaus ist. der zweite Unterschied ebenfalls eine Basis einer Lösung der
vorliegenden Erfindung für
ein Problem, das mit dem konventionellen Sequenzgenerator und -anwender 10 verbunden
ist. Das Problem betrifft die Erzeugung von Rauschbändern bei
Frequenzen, die subharmonische der Referenzfrequenz Fref darstellen.
Diese subharmonischen Bänder
können
bei einer konventionellen Anordnung bei ungünstigen niedrigen Frequenzen
als Ergebnis der Erzeugung von Sequenzen durch den Sequenzgenerator
und -anwender 10 auftreten, und nicht so kurz sein wie
sie sein sollten.
-
Beispielsweise
könnte
in einer einfachen ein Bit breiten Sequenz, die ein Signal synthetisieren möchte, dessen
Frequenz ein beliebiges ganzzahliges Vielfaches der Fref plus einem
Viertel von Fref: darstellt, der Sequenzgenerator und -anwender 10 die
Sequenz 00100100/00100100/00100100 erzeugen. Man sieht, dass sich
diese Sequenz alle acht Bit wiederholt, obwohl tatsächlich lediglich
die ersten vier Bits benötigt
werden, um den gewünschten
Abschnitt zu erzeugen. Gemäß der vorliegenden
Erfindung wäre
es möglich,
lediglich die vier ersten Bits der Sequenz in das Schieberegister
zu laden, was die Sequenz 0010/0010/0010, hervorrufen würde, die
sich alle vier Bits wiederholt. Da die Shiftregisteranordnung durch
das geteilte Abwärtssignal 15 getaktet
wird, dessen Frequenz im Mittel ungefähr gleich mit Fref ist, ist
es offensichtlich, dass eine Periodizität von acht Bits ein subharmonisches
Band bei Fref/8 hervorrufen kann. Wo benachbarte Kanäle um eine
Frequenz Fref/4 separiert sind, würde dies ein Band in der Mitte
des Kanals erzeugen, wohingegen die Sequenz mit einer Periode von
vier Bits lediglich ein Band bei Fref/4 erzeugen würde, was
sich am Rand des Kanals befinden würde und demzufolge herausgefiltert
würde.
-
Wo
ein nicht fest zugeordneter DSP für die Generationsmittel 120 verwendet
wird, ist es möglich,
anspruchsvolle Sequenzerzeugungsalgorithmen zu verwenden, die das
Quantisierungsrauschen, das mit dem Umschalten zwischen verschiedenen
Frequenzen verbunden ist, formen. Dies könnte die digitale Integration
des Rauschens beinhalten, wie es im Allgemeinen bei konventionellen Sequenzgeneratoren
und -anwendern durchgeführt wird
um, sicherzustellen, dass sich bei DC eine Nullstelle im Rauschen
befindet; es könnte
jedoch vorteilhafter Weise ein komplizierteres Rauschformen enthalten,
um sicherzustellen, dass weitere Nullstellen bei Nicht-DC-Frequenzen
gebildet werden (siehe die mit-anhängige Europäische Patentanmeldung 98400498.6,
wobei die Inhalte derselben im Hinblick auf Rauschformen hierdurch
eingefügt
werden). Zusätzlich
könnte
es weiterhin dort vorteilhaft sein, wo die Erzeugungsmittel 120 zur
direkten Modulation verwendet werden, das modulierende Signal so
zu gestalten, dass eine beliebige Verzerrung des Signals, die durch
den PLL-Prozeß des
Frequenzsynthesizers erzeugt wird, berücksichtigt wird.
-
3 zeigt
eine zweite Ausführungsform
eines Sequenzgenerator und -anwenders 290 gemäß der vorliegenden
Erfindung. Seine Hauptkomponenten sind wiederum eine Schieberegisteranordnung 200 und
Erzeugungsmittel 220, wenngleich zusätzlich ein Addierer 250 gezeigt
ist, dessen Funktion detaillierter unten stehend beschrieben wird.
Die Schieberegisteranordnung nimmt in diesem Fall die Form einer
Mehrzahl von ein Bit breiten Schieberegistern an, die parallel arbeiten,
so dass die Ausgabe der Schiebregisteranordnung ein Mulitbit-Digitalsignal 211 ist,
das auf den Addierer 250 angewendet werden kann. Die Schieberegisteranordnung 200 wird durch
ein geteiltes Abwärtssignal 15 wie
bisher getaktet. Die Schieberegisteranordnung 200 umfasst außerdem einen
Paralleleingang 204 und einen Einrasteingang ("latch input") 207, die
zusammen so arbeiten, dass, wenn ein auf den Einrasteingang 207 angewendetes
Einrastsignal einen geeigneten Wert annimmt (d. h. einen "Einrast-Wert" im Gegensatz zu einem "Nicht-Einrast-Wert"), die auf den Paralleleingang 207 angewendeten
Daten in die Schieberegisteranordnung 207 eingelesen werden.
-
Die
Erzeugungsmittel 220 umfassen hauptsächlich einen Speicherabschnitt,
der als Nachschlagetabelle 230 konfiguriert ist und ein
einfaches Verarbeitungssegment, das als Zeigercontroller 225 arbeitet,
um einen Adresszeiger 225 auf die Nachschlagetabelle 230 zur
Verfügung
zu stellen. Die Nachschlagetabelle 230 enthält so viele
Speicherstellen, wie es Sequenzen gibt, die notwendigerweise bei
jeder Speicherstelle "erzeugt" werden müssen, die
eine benötigte
Sequenz speichert. Die Nachschlagetabelle 230 weist einen
Ausgang 231 auf, aus dem ein Nachschlagetabellenausgabesignal 206 ausgegeben
wird, das einfacherweise den Speicher stellen entspricht, auf die
durch den Adresszeiger 226 gezeigt wird.
-
Aus
Gründen,
die detaillierter unten stehend erklärt werden, ist die Anzahl an
benötigten
Sequenzen (und demzufolge die in der Nachschlagetabelle 230 benötigte Speicherstellen)
im Allgemeinen beträchtlich
geringer als die Anzahl an unterschiedlichen Frequenzen, welche
der Frequenzsynthesizer in der Lage ist, zu synthetisieren, sodass
lediglich eine relativ mäßige Anzahl
an Speicher für
diesen Zweck benötigt
wird. Jede Sequenz umfasst jedoch eine Anzahl an Worten, wovon jedes
mehr als ein Bit breit sein kann. Allgemein gesprochen, wenn jede Sequenz
DEN Wörter
lang ist und jedes Wort C Bit breit ist (wobei DEN und C Variablen
sind, die unten stehend detaillierter beschrieben werden), dann
werden für
einen Konstantfrequenzsynthesizer (im Gegensatz zu einem Synthesizer
mit modulierter Frequenz) DEN-1 Speicherstellen in der Nachschlagetabelle 230 benötigt, wobei
jede Stelle in der Lage ist, DEN x C Bits zu speichern. Dies kann
bequem durch die Verwendung von C ähnlichen Speichern erreicht werden,
von denen jeder in der Lage ist, DEN Bits zu speichern, wobei die
Speicher parallel arbeiten und jeder Speicher mit seinem eigenen
ein Bit breiten Schieberegister in Bezug steht.
-
Während des
Betriebes des Sequenzgenerators und -anwenders 290 der 3 erzeugt
eine Steuerbearbeitungseinheit Werte für die Variablen N, A und NUM
(deren Bedeutungen detaillierter unten stehend beschrieben werden)
und wendet NUM auf den Zeigercontroller 225 mittels eines
digitalen NUM-Signals 224 an. Der Zeigercontroller 225 wird durch
das geteilte Abwärtssignal 15 getaktet
und erzeugt das Adresszeigersignal 226 in Abhängigkeit von
dem Ein gangs-NUM-Signal bei jedem DEN-Taktzyklus (es sei bemerkt,
dass der Adresszeiger kontinuierlich angewendet wird, sich aber
lediglich alle DEN Taktzyklen ändert).
Er erzeugt auch ein Einrastsignal 205, das auf den Einrasteingang 207 der Schieberegisteranordnung 200 angewendet
wird.
-
Im
Allgemeinen weist ein Einrastsignal 205 einen nicht "Einrast-Wert" auf, aber es nimmt
für einen
einzelnen Taktzyklus nach jedem DEN-Taktzyklus einen "Einrast-Wert" an (dies gilt auch
für den gleichen
Taktzyklus, wenn ein neues Adresszeigersignal 226 erzeugt
werden kann – wenn
NUM sich seit der letzten Gelegenheit verändert hat). wenn das Einrastsignal
einen "Einrast-Wert" aufweist, wird die Schieberegisteranordnung
mit den Inhalten derjenigen Speicherstel-le in der Nachschlagetabelle 230 geladen,
auf die durch den Adresszeiger 226 gezeigt wird. Danach
wird die in das Schieberegister 200 geladene Sequenz seriell
auf den Addierer 250 mittels des Signals 211 angewendet.
Nach DEN Taktzyklen endet die Sequenz und eine neue Sequenz wird
in die Schieberegisteranordnung 200 geladen. Wenn die gleiche
Frequenz durch den Frequenzsynthesizer zu synthetisieren ist, verbleibt
das NUM-Signal konstant und demzufolge wird die gleiche Sequenz
wiederum in die Schieberegisteranordnung 200 geladen und
demzufolge wird effektiv die gleiche Sequenz zyklisch aus der Schieberegisteranordnung 200 wie
zuvor ausgegeben, bis ein neuer NUM-Wert auf den Zeigercontroller 225 angewendet
wird.
-
Selbstverständlich könnte die
Schieberegisteranordnung 200 so gestaltet werden, dass
sie selbstzyklisch ist (siehe 7 und die
unten stehende begleitende Beschreibung). Mit einer derartigen Anordnung
wäre es
nicht notwendig, das einfache Verarbeitungssegment 225 und
die Nachschlagetabel le 230 zu starten, bis eine neue Sequenz
in die Schieberegisteranordnung 200 einzufügen ist.
-
Die
Variable A wird ebenfalls auf den Addierer 250 mittels
des digitalen A-Signals 212 angewendet. Der Addierer 250 erzeugt
ein Addiererausgangssignal 251, 514, das detaillierter
unten stehend beschrieben wird.
-
Bezugnehmend
auf 4 wird eine Schieberegisteranordnung 300 zusammen
mit einem Frequenzteiler 5 detaillierter gezeigt. Die Schieberegisteranordnung 300 umfasst
C ein Bit breite Schieberegister 305, die zusammen parallel
arbeiten. Jedes Schieberegister 305 weist lediglich einen
seriellen Eingang 310 auf (kein paralleler Eingang), der
ein Signal empfängt,
das von einem Multiplexer 315 ausgegeben wird, wobei jedes
Schieberegister 305 einen zugeordneten Multiplexer 315 aufweist,
der mit seinem Eingang 310 verbunden ist. Jeder Multiplexer 315 empfängt als
Eingaben die Ausgabe seines zugeordneten Schieberegisters 305 und
die Ausgabe von Erzeugungsmitteln zum Erzeugen einer geeigneten
Sequenz (nicht abgebildet). Die Ausgabe jedes Multiplexers wird
entweder der eine oder der andere Ausgang in Abhängigkeit von einem Steuersignal sein,
das auf einen Steuereingang jedes Multiplexers 315 angewendet
wird, wobei das Steuersignal durch eine geeignete Steuerverarbeitungseinheit
(nicht abgebildet) erzeugt wird.
-
Wenn
eine neue Sequenz in die Schieberegisteranordnung 300 geladen
wird, wird jeder Multiplexer 315 so gesteuert, dass er
das Signal der Erzeugungsmittel ausgibt; im anderen Falle wird jeder
Multiplexer so gesteuert, dass er die Ausgabe von seinem jeweiligen
Schieberegister 305 ausgibt, so dass die innerhalb der
Schieberegisteranordnung enthaltene Sequenz kontinuierlich durchlaufen
wird, bis eine neue Se quenz geladen wird. Die individuellen Ausgaben
jedes Schieberegisters 305 werden so kombiniert, dass sie
ein Multibitausgangssignal 311 der Schieberegisteranordnung
bilden. Die innerhalb der Schieberegisteranordnung 300 enthaltene
Sequenz kann mathematisch als S(i) beschrieben werden, wobei i im
Bereich von 1 bis DEN liegt und wobei ΣS(i) = NUM und der Durchschnittswert
von S(i) gleich NUM/DEN ist. Das Signal 311 wird auf den
Addierer 250 angewendet, wo es mit dem digitalen A-Sinal 212 addiert
wird, um das Addiererausgangssignal 251, 214 zu
erzeugen, das mathematisch gleich A' ist, wobei A' = A + S(i).
-
Der
Frequenzteiler 5 umfasst einen P-Zähler 505, einen A-Zähler 510,
einen N-Addierer 515 und einen N-Zähler 520. Der Frequenzteiler 5 empfängt das
Rusgangssignal 14 von dem VCO 4 als erste Eingabe,
das Addiererausgangssignal 251, 514 als zweite
Eingabe und ein digitales N-Signal 513 als ein drittes
Eingabesignal; zusammen bilden die Signale 251, 514 und 513 das
digitale Divisorsignal. Der Frequenzteiler 5 erzeugt das
geteilte Abwärtssignal 15 als
eine Ausgabe, die auf die Schieberegisteranordnung 300 als
Taktsignal dafür
sowie auf den Phasendetektor 2 angewendet wird. Der P-Zähler 505 ist in der
Lage, sowohl bis P als auch P + 1 unter der Steuerung eines Ausgangssignals 511 von
dem A-Zähler 510 zu
zählen,
wobei P eine vorgegebene ganze Zahl ist, die beispielsweise 10 sein
kann. Das Addiererausgangssignal 251, 514 wird
in zwei separate Signale geteilt: Ein A'rem-Signal 251 und
ein A'carry-Signal 514,
wobei A'carry der
Ganzzahlquotient von (A'/P)
und A'rem der Rest
von (A'/P) ist,
der ebenfalls gleich A' – A'carry ist. Das A'rem-Signal 251 wird
einem A-Zähler 510 eingegeben
und bewirkt, dass dieser bis A'rem
zählt.
Das A'carry-Signal 514 wird dem
N-Zähler 515 zusammen
mit dem N-Signal 513 eingegeben und bewirkt, dass der N-Addierer 515 ein
N'-Signal 516 ausgibt,
wobei N' = N + A'carry ist. Das N'-Signal 516 wird
einem N-Zähler 520 eingegeben
und bewirkt, dass der N-Zähler
bis N' zählt.
-
Die
Auswirkung des Frequenzteilers 5, mathematisch ausgedrückt, besteht
darin, das Ausgangssignal 14 durch einen Betrag NL zu teilen,
dessen mittlerer Wert gegeben ist durch: Mittleres
NL = N·P
+ A + NUM/DEN
-
Um
diese Auswirkung zu erzielen, arbeitet der Frequenzteiler 5 wie
folgt. Am Anfang jedes Zyklus des Frequenzteilers 5 werden
alle Zähler 505, 510, 520 auf
Null gesetzt. Anfänglich
zählt der
P-Zähler 505 bis
P + 1 (z. B. 11) und gibt dann einen Ausgabepuls aus, der sowohl
den A-Zähler 510 als
auch den N-Zähler 520 inkrementiert,
während
er selbst auf einen Zählerstand
von Null zurückkehrt.
Wenn der P-Zähler
A'rem Ausgangspulse
ausgegeben hat (und demzufolge der A-Zähler 510 A'rem derartige Pulse
gezählt
hat), wechselt das Ausgangssignal 511 vom A-Zähler und
der P-Zähler
beginnt damit, lediglich bis P (z. B. 10) zu zählen, bevor er einen Ausgangspuls
ausgibt und zu einem Zählerstand
von Null zurückkehrt.
Danach fährt
der P-Zähler
fort, lediglich bis P zu zählen,
ungeachtet dessen, wie viele weitere Pulse von dem P-Zähler ausgegeben
werden. Währenddessen
fährt der
N-Zähler 520 fort,
seinen Zählerstand
für jeden
Ausgangspuls, der von dem P-Zähler 505 imitiert
wird, zu inkrementieren, bis N' Pulse
gezählt
wurden, woraufhin durch den N-Zähler 520 ein
Ausgangspuls initiiert wird (es sei bemerkt, dass dies annimmt,
dass N' größer ist
als A'??rem). Die
Ausgabe des N-Zählers 520 bildet
das geteilte Abwärtssignal 15,
das von dem Frequenzteiler 5 als Ganzes ausgegeben wird
und der Aufwärtsübergang,
der mit jedem Puls in Bezug steht, wird durch den Phasenkomparator 2 verwendet,
um die Phase des geteilten Abwärtssignals 15 mit
dem Referenzsignal 11 zu vergleichen. Zusätzlich wird
jeder Aufwärtsübergang,
der von dem N-Zähler 520 ausgegeben
wird, dazu verwendet, die A- und P-Zähler 510, 505 zurückzusetzen
(oder mindestens den A-Zähler 510),
um den Frequenzteiler 5 als Ganzes zurück in den Zustand wie zu Anfang
des Zyklus wiederherzustellen, woraufhin der Zyklus sich wiederholt.
-
Sollte
nun aus der obigen Beschreibung klar sein, dass die gesamte Anzahl
an Aufwärts-
(oder Abwärts-) Übergängen NL,
die durch den P-Zähler 505 vor
der Ausgabe eines Pulses durch den N-Zähler 520 gezählt wurden
(und demzufolge der Wert des Divisors, durch den das Signal 14 von
dem VCO geteilt wird) gegeben ist durch: NL = A'rem·(P + 1)
+ (N' – A'rem)·P
=
N'·P + A'rem = N·P + A'carry·P + A'rem
= N·P + A' = N·P + A
+ S (i) Mittleres NL = N·P + A + NUM/DEN wenn benötigt
-
In
der Schieberegisteranordnung 300 der 4 weist
jedes Schieberegister 305 eine feste Länge an Bits auf. Auf diese
Weise kann die Länge jeder
Sequenz, die in der Schieberegisteranordnung 300 gespeichert
werden kann, auch beinahe vollständig
fest (es wäre
natürlich
möglich,
die gleiche Sequenz zweimal, dreimal, etc. zu speichern, wo die Sequenz
halb, ein drittel, etc. so lang ist wie die Anzahl an Bits in jedem
Schieberegister 305, aber dies würde der Länge jeder Sequenz eine sehr
große
Flexibilität
verleihen).
-
Die
ganze Zahl DEM ist gleich der Länge
der in der Schieberegisteranordnung 300 gespeicherten Sequenz.
Demzufolge ist für
alle Absichten und Zwecke DEM ein fester ganzzahliger Wert für eine gegebene
Länge der
Schieberegister 305.
-
Um
für einen
Frequenzsynthesizer, der die Schieberegisteranordnung 300 und
den Frequenzteiler 5 der 4 anwendet,
ein Ausgangssignal 14 mit fester Frequenz zu erzeugen,
erzeugt ein Steuer-DSP die geeigneten Werte für N, A und NUM, wobei DEN und
P feste ganze Zahlen sind. Es sei beispielsweise angenommen, dass
der Frequenzsynthesizer ein Ausgangssignal 14 mit einer
Frequenz von 104.2Fref erzeugen soll, wobei P und DEN beide gleich 10 sind.
Da NL = NP + A + NUM/DEN ist, sind geeignete Werte für N, A und
NUM 10, 4 beziehungsweise 2. Sowie diese
Zahlen durch den Steuer-DSP erzeugt wurden, erzeugen die Erzeugungsmittel
eine geeignete Sequenz auf der Basis NUM (und möglicherweise auch DEN), die
dann in die Schieberegisteranordnung 300 geladen wird.
Danach arbeitet der Frequenzsynthesizer wie oben beschrieben, um
ein Ausgangssignal 14 mit 104.2Fref wie gewünscht zu synthetisieren.
-
Die 5 zeigt
eine Schieberegisteranordnung 320, die, die der in 4 gezeigten
Anordnung 300 ähnlich
ist, mit der Ausnahme, dass die Schieberegister 305 zusammen
in Serie verbunden sind anstatt parallel, um ein einzelnes ein Bit
breites Schieberegister zu bilden, das C mal länger ist als die Anordnung 300 (wobei
C die Anzahl der ein Bit breiten Schieberegister 305 in
beiden Fällen
ist). Es ist offensichtlich, dass gemischte Anordnungen auftreten können, wo
dies geeignet ist (z. B. Bilden einer zwei Bit breiten Anordnung,
die C/2 mal länger
ist als in der Anord nung 300 – dies bedingt selbstverständlich, dass
C eine geradzahlige Zahl ist).
-
6 zeigt
eine weitere Schieberegisteranordnung 330, die wiederum
der Anordnung der 4 ähnlich ist, mit der Ausnahme,
dass in diesem Fall der Ausgang jedes Schieberegisters 305 mit
einem gewünschten
Teil des Schieberegisters 305 verbunden ist, anstatt lediglich
mit seinem Eingang. Auf diese Weise kann die Länge der Sequenz, die zyklisch auf
den Frequenzteiler 5 angewendet werden kann, variiert werden.
Klarerweise wird die anfänglich
in die Schieberegisteranordnung 330 geladene Sequenz so
viele Wörter
haben müssen,
wie jedes Register 305 Bits aufweist, aber einige der zuletzt
geladenen Bits werden nicht verwendet und sind in relevante Füllbits.
-
7 zeigt
ein Beispiel einer ein Bit breiten Schieberegisterschaltung 400 auf
niedriger Stufe, die dazu verwendet werden kann, eine Schieberegisteranordnung ähnlich der
in 6 gezeigten herzustellen. Sie umfasst eine Mehrzahl
von Ein-Bit-Verzögerungseinheiten 410,
die beispielsweise einfache D-Flip-Flops sein können, einen Taktmultiplexer 420, ein
Datenmultiplexer 421, Skip-Multiplexer 431, 432, 433 und
eine Skip-Logikeinheit 440. Die Verzögerungseinheiten 410 kann
man sich so denken, dass sie zusammen ein ein Bit breites Schieberegister
bilden, das einen Eingang 409 und einen Ausgang 411 aufweist.
-
Der
Ausgang 411 ist mit einem ersten Eingang 412 eines
Datenmultiplexers 421 verbunden, dessen Ausgang mit dem
Schieberegistereingang 409 verbunden ist. Zusätzlich weist
der Datenmultiplexer 421 einen zweiten Eingang 416 auf,
der eine Neusequenz empfangen kann, die in das Schieberegister von
einem Sequenzerzeugungsmittel zu laden ist (entweder direkt oder über einen
DSP oder ein Speichermedium, etc.). Der Taktmultiplexer 420 weist
einen ersten Eingang 422 auf, der das geteilte Abwärtssignal 15 empfängt und
einen zweiten Eingang 423, der ein Ladetaktsignal 417 von
beispielsweise einem Steuer-DSP in Empfang nehmen kann. Der Ausgang
des Taktmultiplexers 420 wird auf die Takteingänge jeder
Verzögerungseinheit 410 angewendet
und wird dazu verwendet, das Schieberegister zu takten.
-
Sowohl
der Datenmultiplexer 421 als auch der Taktmultiplexer 420 werden
durch ein Lade-/Zyklussignal 419 gesteuert, das entweder
einen Ladewert oder einen Zykluswert annehmen kann. Wenn das Lade-/Zyklussignal 419 einen
Ladewert annimmt, werden die Ausgänge des Daten- und Taktmultiplexers
mit ihren zweiten Eingängen 416, 423 verbunden.
Umgekehrt werden, wenn das Lade-/Zyklussignal 419 einen
Zykluswert annimmt, die Ausgänge
des Daten- und Taktmultiplexers mit ihren ersten Eingängen 412, 422 verbunden.
Auf diese Weise kann eine neue Sequenz in das Schieberegister mit einer
Rate geladen werden, die durch das Lade-Taktsignal bestimmt wird,
indem bewirkt wird, dass das Lade-/Zyklussignal 419 einen
Ladewert annimmt und die zu ladende Sequenz auf den zweiten Eingang des
Datenmultiplexers angewendet wird. Sowie die neue Sequenz geladen
ist, wird bewirkt, dass das Lade-/Zyklussignal 419 einen
Zykluswert annimmt und danach das Schieberegister durch das geteilte
Abwärtssignal
getaktet wird und die Sequenz von dem Ausgang 411 des Schieberegisters
auf seinen Eingang 409 über
den Datenmultiplexer 421 zurückgewonnen wird. Durch das
Verwenden einer Ladetaktfrequenz, die zu der Zyklustaktfrequenz
unterschiedlich ist, ist es möglich,
die neue Sequenz sehr schnell, verglichen mit der Periode des geteilten
Abwärts signals
zu laden, was dort vorteilhaft sein kann, wo es erwünscht ist,
die synthetisierte Frequenz mit einer minimalen Unterbrechung zu
wechseln. Alternativ könnte
die Ladetaktfrequenz wesentlich langsamer als die Frequenz des geteilten
Abwärtssignals sein,
wo es erwünscht
ist, die Sequenz direkt von einer Hardwareschaltung von Erzeugungsmitteln
zu laden, die bei einer relativ langsamen Rate aus ökonomischen
Gründen
betrieben werden.
-
Um
es zu ermöglichen,
die Länge
der Sequenz, die zyklisch angewendet wird, unter der Steuerung eines
Steuer-DSP zu variieren, wird eine Anzahl von Skip-Multiplexern 431, 432, 433 bei
Intervallen zwischen den Verzögerungseinheiten 410 zur Verfügung gestellt,
wobei jeder Multiplexer als Eingaben die Ausgabe des Skip-Multiplexers,
der ihm direkt vorangeht, empfängt
(oder wie in dem Fall des ersten Skip-Multiplexers 431 den Eingang 409 des Schieberegisters)
und die Ausgabe der Verzögerungseinheit,
die ihm direkt vorangeht. Der Ausgang jedes Skip-Multiplexers ist
mit dem Eingag der direkt folgenden Verzögerungseinheit verbunden. Die Skip-Multiplexer
werden einzeln durch Steuersignale 441, 442, 443 gesteuert,
die von der Skiplogikeinheit 440 erzeugt werden, die wiederum
durch ein DEN-Länge-Signal 439 gesteuert
werden, das die Länge
der in dem Schiebregister zu speichernden Sequenz widerspiegelt.
Jedes Steuersignal 441, 442, 443 kann
entweder einen normalen oder einen Skipwert annehmen. Wenn jedes
Steuersignal einen normalen Wert annimmt, führt das Schieberegister zyklisch
eine Sequenz durch, die so lange wie das gesamte Schieberegister
ist. Wenn jedoch einige der Steuersignale einen Skipwert annehmen,
geben die entsprechenden Skip-Multiplexer den von dem vorangehenden
Multiplexer empfangenen Skipwert anstatt der unmittelbar vorausgehenden
Verzögerungseinheit
aus und im Ergebnis werden die Verzögerungseinheiten, die sich
zwischen dem entsprechenden Multiplexer und dem unmittelbar vorausgehenden
Multiplexer befinden, ausgelassen, wodurch sich effektiv die Länge des
Schiebregisters um die Anzahl der so ausgelassenen Verzögerungseinheiten
reduziert. Auf diese Weise kann die Länge von DEN variiert werden.
Klarerweise zeigt 7 dennoch die Skip-Multiplexer,
die sich bei Intervallen von jeweils drei Verzögerungseinheiten befinden,
dieses Intervall könnte
auf eine Verzögerungseinheit
verringert oder auf eine variierte Anzahl von Verzögerungseinheiten reduziert
werden (z. B. 1, 2, 4, 8, etc.), um eine bessere Steuerung der Variation
von DEN zur Verfügung zu
stellen.