CN101529725A - 抑制寄生低频传输的宽带频率合成器 - Google Patents
抑制寄生低频传输的宽带频率合成器 Download PDFInfo
- Publication number
- CN101529725A CN101529725A CNA2007800385178A CN200780038517A CN101529725A CN 101529725 A CN101529725 A CN 101529725A CN A2007800385178 A CNA2007800385178 A CN A2007800385178A CN 200780038517 A CN200780038517 A CN 200780038517A CN 101529725 A CN101529725 A CN 101529725A
- Authority
- CN
- China
- Prior art keywords
- frequency
- factor
- output signal
- signal
- divider circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 title description 25
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 238000001914 filtration Methods 0.000 claims description 19
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 claims description 13
- 102000002262 Thromboplastin Human genes 0.000 claims description 9
- 108010000499 Thromboplastin Proteins 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 15
- 238000013459 approach Methods 0.000 description 9
- 229910002056 binary alloy Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种宽带频率合成器(1),其包含:电压受控振荡器(4),用于提供高频输出信号(Fs);双模式分频器电路(5);用于选择分频器电路的分频模式的装置(9);相位检测器(2);低通滤波器(3)。相位检测器(2)用于将基准频率信号(Fref)与分频器电路的分频后的频率信号(Fdiv)进行比较,以便提供被滤波的用于控制振荡器(4)的电压的信号。分频器电路(5)在第一选定模式M1中将输出信号频率以第一因子N1滤波,或在第二选定模式M2中以不同于第一因子N1的第二因子N2滤波,以便提供分频后的频率信号(Fdiv)。选择装置(9)作为由第一与第二分频因子N1与N2所定义频带内的输出信号编程频率的函数地以确定的时间周期选择分频器电路的第一分频模式或第二分频模式。如果频率接近频带中心时,双模式分频器电路根据选择装置(9)的编程将输出信号频率在第一模式M1中以第三因子N3分频,或在第二模式M2中以不同于第三因子N3的第四分频因子N4分频。至少第三分频因子N3或第四分频因子N4不同于第一或第二分频因子N1和N2。由此,关于输出信号的编程频率移动由第三与第四因子N3与N4定义的频带的中心。
Description
技术领域
本发明涉及一种宽带频率合成器,其能够抑制主要对于接近频率合成器频带中心的输出信号频率的低频传输或分量。锁相环合成器包含用于提供至少一个高频输出信号的电压受控振荡器。此高频信号的频率在双模式分频器电路中通过第一选定模式中的第一分频因子N1或第二选定模式中不同于第一因子N1的第二分频因子N2被分频。合成器的相位检测器将基准频率信号与由分频器电路提供的分频后的频率信号进行比较。相位检测器后面继以低通滤波器,用于对相位检测器的输出信号进行滤波,以便向电压受控振荡器提供滤波后的控制信号。分频模式选择装置对分频器电路进行控制,以便以确定的时间周期选择分频器电路的第一或第二分频模式。这种模式选择装置作为电压受控振荡器的编程输出信号频率的函数地定义第一与第二分频模式在时间上的平均值。
背景技术
特别地,频率合成器可用在无线通信系统中,或者,更一般地说,用在电信系统中。这些频率合成器供给确定的频带内的高频信号,以便覆盖电信频带,例如American ISM频带(902-928MHz)。为了在电压受控振荡器输出上获得希望的输出频率,模式选择装置提供的二进制选定信号以确定的顺序命令分频器电路中一系列的选定模式。在等于0的第一模式M1中,电压受控振荡器的输出信号频率以分频器电路的第一分频因子被分频,而在等于1的第二模式M2中,通过分频器电路的第二分频因子进行分频。
当选择了接近频带中心的合成器输出信号频率时,一般面临的问题与来自低频传输或分量的干扰或寄生有关。这些寄生传输能扰乱合成器输出信号。对于合成器频带的上下限处选择的频率同样成立,但通常合成器具有与通信频带相比较大的频带宽度。结果,寄生传输的问题实质上涉及频带的中心。
寄生低频传输的问题主要发生在经由编程模式选择装置——其优选为sigma-delta型调制器——进行的随时间的一系列模式中。sigma-delta型调制器根据控制分频器电路的二进制选定信号中的伪随机配置定义一系列模式。这种等于0的模式和等于1的模式的序列依赖于接收自电压受控振荡器输出信号的选择的频率的编程信号。
对于这种类型的sigma-delta调制器,通常,模式序列中等于1的模式与等于0的模式的变化(variation)与低通滤波器截止频率相比处于较高的频率。这使得噪音能够向着被滤波的高频被推动。然而,对于接近频带中心的编程输出信号频率,等于0的模式的数量基本上与等于1的模式的数量相等。依赖于二进制信号模式序列中0与1的周期性,1有时可能代替0而发生,或者0代替1发生。这导致模式序列中随时间每次发生1或0的低的频率。二进制信号模式序列中1或0的这些稀少发生(rareoccurrences)因此不被低通滤波器滤波,其对电压受控振荡器产生扰动。
寄生低频传输的这些问题对于在频带上下限处选择的输出信号频率是同样的。在这样的情况下,对于频带下限处的频率,1可能在模式序列的所有0中稀少地发生,或者,对于频带上限处的频率,0在所有1中稀少地发生。然而,由于确定的频率合成器的频带一般宽于电信频带,接近频带上下限的频率不会被编程。因此,寄生传输的主要问题涉及接近于频带中心的电压受控振荡器频率的编程。
为了尝试减少与寄生低频分量有关的问题,已经知道,向sigma-delta型锁相环中注入随机噪音。然而,这种实践具有仅仅部分地抑制这些寄生或干扰分量的缺点,并具有向有用的频率合成器信号增加宽带噪音的缺点。
由美国专利No.2003/0227301获知一种噪音降低频率合成器。这种频率合成器基于传统的锁相环(PLL)以及选择多模式分频器的分频比的sigma-delta调制器的使用。这种合成器的一个目的在于当分频因子被选择为等于N或N+1时解决死区的问题。这种合成器因此包含用于对振荡器基准频率进行分频的第一分频器块、用于将电压受控振荡器的高频信号的频率以选定的因子分频的第二分频器块、具有sigma-delta调制器的分频比控制器。第二分频器块将高频信号的频率以第一因子N或第二因子N+1或第三因子N+2分频。分频因子的选择作为由与模式控制器结合的sigma-delta调制器提供的选定信号的函数进行。由于三个分频因子之间随时间的一连串模式,可以减少量化噪音。
然而,没有设想配置此频率合成器以便对于接近于合成器频带中心的输出信号的编程频率移除寄生传输或分量。另外,通过连续使用第二分频器块的三个分频因子,模式切换随时间进行,第二分频器块因此通过2位选定信号受到控制,其消耗大量电能,且实施起来相对较为复杂。
因此,本发明的目的在于提供一种宽带频率合成器,其能够容易地移除主要对于接近于频带中心的电压受控振荡器输出信号的低频传输,同时,克服以上所述现有技术的缺点。
发明内容
本发明因此涉及上面所述的类型的一种宽带频率合成器,其具有权利要求1所述的特征。
频率合成器的有利实施例在从属权利要求2-8中限定。
根据本发明的频率合成器的一个优点在于其能用总是运行在双模式中的分频器电路对于合成器频带内选择的任何频率移除导致干扰的寄生低频传输或分量。相比于如美国专利申请No.2003/0227301中的连续使用三个分频因子的频率合成器,两个分频因子总是用在锁相环中。因此实现了电能的节省,且这种合成器制造起来简单得多。
如果编程频率处于下限或上限与频带中心之间的中间带中,分频器电路能在第一选定模式中将输出信号频率以第一因子N1分频,或在第二选定模式中以第二因子N2分频。第一与第二分频因子N1与N2的不同值定义合成器的确定的频带。
然而,如果编程频率接近于确定的频带的中心,例如在频带中心周围±5%的界限之内,双模式分频器电路被配置为通过模式选择装置在第一选定模式中将输出信号频率以第三因子N3分频,或在第二选定模式中以第四因子N4分频。通常,第三因子N3或是第四因子N4具有与第一因子N1或第二因子N2不同的值。对于接近于确定的频带中心的编程频率,这允许频带中心基于第三和第四分频因子移动,且因此移除导致干扰的寄生低频分量。
有利的是,分频器电路包含:第一分频器块,用于根据所选定的模式将输出信号频率以第一或第二分频因子分频;第二分频器块,用于根据所选定的模式将输出信号频率以四三或第四分频因子分频。分频器电路的开关元件允许第一分频器块或第二分频器块作为所接收的控制信号——其依赖于选定频率在频带中的位置——的函数被选定。
有利的是,频率合成器能将sigma-delta型调制器用作模式选择装置进行宽带sigma-delta型频率合成。sigma-delta型调制器向双模式分频器电路供给二进制选定信号(1位)。
附图说明
结合附图,阅读下面对非限制性实施例的介绍,可以更为明了宽带频率合成器的目的、优点和特征,在附图中:
图1以简化的方式示出了构成根据本发明的宽带频率合成器的多个元件;
图2以简化的方式示出了将在频率合成器的低通滤波器上游滤波的有用以及寄生信号的频谱图,该频率合成器具有根据电压受控振荡器输出信号的编程频率的寄生低频传输的问题。
具体实施方式
在下面的介绍中,仅仅以简化的方式涉及对本领域技术人员来说公知的宽带或广频频率合成器的所有元件。
图1原理性地示出了可用在电信系统中的宽带频率合成器1的一个实施例的所有元件。这种频率合成器1包含锁相环、相位检测器2、低通滤波器3、电压受控振荡器(VCO)4、受到模式选择装置9控制的双模式分频器电路5。相位检测器2将由未示出的传统基准振荡器提供的具有稳定频率——例如13MHz——基准信号Fref与由分频器电路5提供的分频频率信号Fdiv进行比较。检测器S1的输出信号被低通滤波器3——其优选为具有100kHz的截止频率——进行滤波,以便向电压受控振荡器4提供滤波后的控制信号SF。基于控制信号SF,电压受控振荡器4产生高频输出信号FS,其频率被包含在合成器的确定的频带内。
双模式分频器电路5主要包含第一双模式分频器块7。此第一分频器块可以用已知的方式用一个或几个分频器通过同步和/或异步类型中的2或3来构成。此第一分频器块将电压受控振荡器4的高频输出信号FS的频率以第一选定模式M1中的第一因子N1分频,或以第二选定模式M2中的不同于第一因子N1的第二因子N2分频。第一因子N1的值等于N,其优选为大于或等于2的整数,第二因子N2的值等于N+M,其中,M为大于或等于1的整数,例如等于3。
第一与第二分频因子N1与N2在锁相环中定义频率合成器的确定的频带,以便覆盖希望的通信频带。采用例如等于69(N)的第一因子N1以及例如等于72(N+M)的第二因子N2,在频率等于13MHz的基准信号Fref的情况下,这定义了从897到936MHz的频带。此合成器1能用于例如902到928MHz的American ISM频带的频率合成,。
基于对于双模式分频器电路5的模式选择装置9的编程信号而获得在电压受控振荡器4的输出信号FS的频带中选择的频率。此编程信号——其能为二进制编程字——由未示出的传统的微处理器提供。分频器电路5的编程模式选择装置每个确定的时间周期选择分频器电路的第一分频模式M1或第二分频模式M2。这定义了合成器的第一与第二分频模式M1和M2随时间的平均值,或主要为第一与第二分频因子N1与N2的平均值。这种平均值为确定频带内电压受控振荡器4的输出信号的编程频率FS的函数。
模式选择装置9优选为传统的sigma-delta调制器,其通常将锁相环中产生的噪音返回到被低通滤波器3进行滤波的高频。这种sigma-delta调制器供给由一系列的分别对应于分频器电路5的第一M1以及第二M2选定模式的0和1构成的选定信号。通过由分频器电路的分频得到的频率信号Fdiv提供的时钟以伪随机配置获得这一系列的0和1。因此,如上所示,作为(模式)选定信号中相对于0的数量的1的数量的函数,可以确定随时间的模式平均值。这种平均值因此限定了电压受控振荡器4的滤波后的控制信号,使得其准确产生希望的频率Fs。
如果选定的频率Fs在频带的中间地带中,即在上限或下限与频带中心之间,双模式分频器电路5使用第一双模式分频器块7进行分频。然而,如果此频率接近于频带中心,例如,897到936MHz的频带中在916.5MHz的±5%的界限内,低通滤波器上游的频谱存在寄生低频分量。这些低频分量不能由所述低通滤波器3进行滤波,如下面参照图2所示。因此,它对电压受控振荡器的控制信号SF产生干扰,其因此不再具有良好定义的频率,例如高频输出信号的频谱中的Dirac。
应当注意,来自寄生低频分量的干扰或寄生低频分量的问题主要发生在如上所述sigma-delta型调制器随时间进行的一系列模式中。通常,模式选定信号中等于1的模式和等于0的模式中的变化与低通滤波器截止频率(100kHz)相比处于较高的频率。然而,对于接近频带中心的输出信号的编程频率,等于0的模式的数量基本上与等于1的模式的数量相等。1有时可代替0发生,或者0代替1发生。这导致在随时间的一系列模式中每次发生1或0的低频。二进制选定信号的模式序列中1或0的这些稀少发生因此不被低通滤波器滤波,这对电压受控振荡器产生干扰。
为了移除对于接近频带中心的输出信号频率的寄生低频传输或分量,触发器电路5包含第二双模式分频器块8。当编程合成器频率被检测到接近于频带中心时,此第二分频器块8代替第一双模式分频器7被开通。这种运行的第二分频器块8在第一选定模式M1中以第三分频因子N3或在第二选定模式M2中以第四分频因子N4对输出信号频率Fs进行分频。至少第三分频因子N3或第四分频因子N4不同于第一和/或第二分频因子N1与N2。第三因子的值可以等于N,像第一因子N1的值一样,而第四因子N4可等于N+M+1。然而,第三因子N3的值也可等于N+M,像第二因子N2一样。
第三和第四分频因子N3和N4定义了包含希望的输出信号频率Fs的另一频带。此另一频带的中心(例如923MHz)因此从由第一与第二分频因子N1与N2所定义频带的中心(例如916.5MHz)移开。因此,编程频率可位于另一频带的两个中间部分中的一个内,其移除了所述寄生分量。相对于分别等于69和72的第一与第二因子N1与N2,第三与第四分频因子N3与N4能分别等于70和72。
作为输出信号选定频率Fs的位置的函数,在频率合成器1的频带中,双模式分频器电路5还包含开关元件6,其用于选择第一分频器块7或第二分频器块8。在图1所示的实施例中,开关元件6被布置在用于接收高频输出信号Fs的分频器电路的输入处。此开关元件6受到控制信号Sel的控制,该信号为选定频率在确定的频带内的位置的函数。对于位于频带的中间部分之一内的频率,开关元件6仅仅向第一分频器块7供给将被分频的输出信号。然而,对于接近于频带中心的频率,开关元件6仅仅向第二分频器块8供给将被分频的输出信号。
应当注意,可以想象,将开关元件6放在电压源的电源端子与各分频器块7、8的对应的电源端子之间。此开关元件可通过例如传统的多工器构成。在这种情况下,各分频器块直接从电压受控振荡器4接收输出信号Fs。为了得到一个分频器块或另一个的选定,开关元件6将基于控制信号Sel向第一分频器块或第二分频器块供给电力。
为了以简化的方式说明与来自寄生低频传输的干扰或寄生低频传输有关的问题,参照图2,其特别示出了相位检测器的输出信号S1的频谱图。此图的阴影部分定义了由低通滤波器滤波的信号SF,低通滤波器具有100kHz数量级的截止频率fc。将被滤波的有用信号仅仅由以阴影部分中的箭头处结束的虚线通过三角形示出。出于简化的目的,仅仅示出干扰或寄生信号Pc、Pi的包络。
对于接近频带中心的编程频率,寄生信号Pc(噪音)包含低频分量,其不被低通滤波器滤波,且加到有用的信号。特别由于sigma-delta调制器产生的这些寄生信号的高频部分被低通滤波器滤波。相反,对于频带的中间地带之一中的编程频率,寄生信号Pi不包含低频分量,且因此被低通滤波器很好地滤波。
由于在编程频率接近于频带中心的情况下对分频器电路的第二双模式分频器块的选择,因此,可以通过产生如同曲线Pi的寄生信号从信号Pc中移除导致干扰的寄生低频分量。
由上面给出的说明,在不脱离权利要求书限定的本发明的范围的情况下,本领域技术人员可设计宽带频率合成器的多种变型。模式选择装置可通过具有两个计数器的逻辑电路构成,计数器由同样的时钟信号同步提供时钟,但各个计数器在零复位之前计数的数量不同。分频器电路的第二分频器块的选定也可对于接近于合成器频带上限或下限的选定输出信号频率发生。也可想到如欧洲专利No.1300950所示不是整数的分频因子。分频器电路可包含仅仅一组的三个因子,其中,仅仅两个分频因子依赖于选定频率在频带中的位置而被选择。
Claims (8)
1.一种宽带频率合成器(1),其在锁相环中包含:
-电压受控振荡器(4),用于提供确定的频带内的至少一个高频输出信号(Fs),
-双模式分频器电路(5),用于在第一选定模式M1中将输出信号频率以第一因子N1分频,或在第二选定模式M2中以不同于第一因子N1的第二因子N2分频,以便提供分频后的频率信号(Fdiv),
-用于选择分频器电路的分频模式的装置(9),用于以确定的时间周期选择分频器电路的第一分频模式或第二分频模式,以便作为由第一与第二分频因子N1与N2所定义频带内的电压受控振荡器(4)输出信号的编程频率的函数地来定义第一分频模式M1和第二分频模式M2的随时间的平均值,
-相位检测器(2),用于将基准频率信号(Fref)与由分频器电路提供的分频后的频率信号进行比较,以及
-低通滤波器(3),用于对相位检测器的输出信号(S1)进行滤波,以便向电压受控振荡器提供滤波后的控制信号(SF),
其特征在于,当输出信号的频率接近由第一与第二分频因子N1与N2定义的频带的中心时,双模式分频器电路(5)被配置为根据选择装置(9)的编程将输出信号频率在第一选定模式M1中以第三因子N3分频,或在第二选定模式M2中以不同于第三因子N3的第四分频因子N4分频,至少第三分频因子N3或第四分频因子N4不同于第一或第二分频因子N1和N2,以便关于输出信号的编程频率对由第三与第四因子N3与N4定义的频带的中心进行移动。
2.根据权利要求1的频率合成器(1),其特征在于双模式分频器电路包含:第一分频器块(7),用于作为所选定模式的函数地将电压受控振荡器的输出信号频率以第一分频因子N1或第二分频因子N2分频;第二分频器块(8),用于在输出信号频率接近确定的频带的中心时或接近所述频带上限或下限时,取代第一分频器块,作为所选定模式的函数地将输出信号频率以第三分频因子N3或第四分频因子N4分频。
3.根据权利要求2的频率合成器(1),其特征在于:双模式分频器电路(5)包含开关元件(6),用于基于接收的控制信号(Sel)选择第一分频器块(7)或第二分频器块(8),控制信号(Sel)为电压受控振荡器(4)的编程频率在频带中的位置的函数。
4.根据权利要求3的频率合成器(1),其特征在于:开关元件(6)被布置在双模式分频器电路(5)的输入处,用于接收来自电压受控振荡器的输出信号,并基于所接收的控制信号(Sel)将所述输出信号供给第一分频器块(7)或第二分频器块(8)。
5.根据权利要求3的频率合成器(1),其特征在于:开关元件(6)被布置在电压源的电源端子与各分频器块的对应的电源端子之间,接收来自电压受控振荡器(4)的输出信号,基于所接收的控制信号(Sel)向第一分频器块或第二分频器块供给电力。
6.根据权利要求1至5中任意一项的频率合成器(1),其特征在于:分频模式选择装置(9)为具有1位的定量的sigma-delta型调制器,其由分频器电路(5)供给的分频后的频率信号提供时钟。
7.根据权利要求1至6中任意一项的频率合成器(1),其特征在于:第一因子N1等于N,其为大于或等于2的整数;第二因子N2等于N+M,其中,M为大于或等于1的整数;第三因子等于N;第四因子等于N+M+1。
8.根据权利要求1至6中任意一项的频率合成器(1),其特征在于:第一因子N1等于N,其为大于或等于2的整数,优选为等于69;第二因子N2等于N+M,优选为等于72,其中,M为大于或等于3的整数;第三因子等于N+1;第四因子等于N+M。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06122367.3 | 2006-10-16 | ||
EP06122367A EP1914893A1 (fr) | 2006-10-16 | 2006-10-16 | Synthétiseur de fréquence à large bande à suppression d'émissions parasites basses fréquences |
PCT/EP2007/060505 WO2008046741A1 (fr) | 2006-10-16 | 2007-10-03 | Synthetiseur de frequence a large bande a suppression d'emissions parasites basses frequences |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101529725A true CN101529725A (zh) | 2009-09-09 |
CN101529725B CN101529725B (zh) | 2012-10-03 |
Family
ID=37814257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800385178A Active CN101529725B (zh) | 2006-10-16 | 2007-10-03 | 抑制寄生低频传输的宽带频率合成器 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7928805B2 (zh) |
EP (2) | EP1914893A1 (zh) |
JP (1) | JP4833340B2 (zh) |
KR (1) | KR101251708B1 (zh) |
CN (1) | CN101529725B (zh) |
AT (1) | ATE478475T1 (zh) |
DE (1) | DE602007008599D1 (zh) |
HK (1) | HK1137865A1 (zh) |
TW (1) | TWI439055B (zh) |
WO (1) | WO2008046741A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101277496B (zh) * | 2008-05-12 | 2012-06-06 | 中兴通讯股份有限公司 | 一种双卡双模手机 |
TWI528725B (zh) | 2013-05-06 | 2016-04-01 | 國立中山大學 | 寬頻頻率合成器及其頻率合成方法 |
JP6439915B2 (ja) | 2014-09-12 | 2018-12-19 | セイコーエプソン株式会社 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2834923B2 (ja) * | 1991-11-26 | 1998-12-14 | 三洋電機株式会社 | 位相ロックループ及びこれを用いたインタフェース回路 |
CA2267496C (en) * | 1998-03-31 | 2003-03-11 | Philsar Electronics Inc. | A fractional-n divider using a delta-sigma modulator |
CA2233831A1 (en) * | 1998-03-31 | 1999-09-30 | Tom Riley | Digital-sigma fractional-n synthesizer |
JP3556917B2 (ja) * | 2001-03-23 | 2004-08-25 | 三菱電機株式会社 | 周波数シンセサイザ |
JP3548557B2 (ja) * | 2001-10-02 | 2004-07-28 | Nec化合物デバイス株式会社 | フラクショナルn周波数シンセサイザ |
EP1300950A1 (fr) | 2001-10-05 | 2003-04-09 | Asulab S.A. | Circuit compteur diviseur double mode à phase commutée pour un synthétiseur de fréquence |
US7231196B2 (en) * | 2001-12-12 | 2007-06-12 | Broadcom Corporation | Method and apparatus for fractional-N synthesis |
KR100468734B1 (ko) | 2002-06-11 | 2005-01-29 | 삼성전자주식회사 | 노이즈를 감소시키기 위한 주파수 합성 회로 |
JP2005033581A (ja) * | 2003-07-07 | 2005-02-03 | Mitsubishi Electric Corp | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ |
-
2006
- 2006-10-16 EP EP06122367A patent/EP1914893A1/fr not_active Withdrawn
-
2007
- 2007-10-03 WO PCT/EP2007/060505 patent/WO2008046741A1/fr active Application Filing
- 2007-10-03 EP EP07820882A patent/EP2080269B1/fr active Active
- 2007-10-03 KR KR1020097007098A patent/KR101251708B1/ko not_active IP Right Cessation
- 2007-10-03 CN CN2007800385178A patent/CN101529725B/zh active Active
- 2007-10-03 JP JP2009532759A patent/JP4833340B2/ja active Active
- 2007-10-03 US US12/445,916 patent/US7928805B2/en active Active
- 2007-10-03 AT AT07820882T patent/ATE478475T1/de not_active IP Right Cessation
- 2007-10-03 DE DE602007008599T patent/DE602007008599D1/de active Active
- 2007-10-09 TW TW096137842A patent/TWI439055B/zh not_active IP Right Cessation
-
2010
- 2010-03-08 HK HK10102414.2A patent/HK1137865A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20090067157A (ko) | 2009-06-24 |
JP2010521075A (ja) | 2010-06-17 |
WO2008046741A1 (fr) | 2008-04-24 |
US7928805B2 (en) | 2011-04-19 |
DE602007008599D1 (de) | 2010-09-30 |
EP2080269B1 (fr) | 2010-08-18 |
TW200838149A (en) | 2008-09-16 |
EP2080269A1 (fr) | 2009-07-22 |
EP1914893A1 (fr) | 2008-04-23 |
KR101251708B1 (ko) | 2013-04-05 |
JP4833340B2 (ja) | 2011-12-07 |
TWI439055B (zh) | 2014-05-21 |
CN101529725B (zh) | 2012-10-03 |
US20100295624A1 (en) | 2010-11-25 |
ATE478475T1 (de) | 2010-09-15 |
HK1137865A1 (en) | 2010-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100418236B1 (ko) | 위상 동기 루프 | |
CN1945974B (zh) | 半导体装置、扩频时钟发生器及其方法 | |
KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티-모듈러스 분할기 | |
US20030198311A1 (en) | Fractional-N frequency synthesizer and method | |
US20020089383A1 (en) | Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider | |
CN112042125A (zh) | 用于锁相环路中精细控制相位/频率偏移的方法和电路 | |
CN205584178U (zh) | 一种实现频率捷变的宽带微波频率合成器 | |
KR101149866B1 (ko) | 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법 | |
CN103178840B (zh) | 一种锁相环电路及其工作方法 | |
CN101529725B (zh) | 抑制寄生低频传输的宽带频率合成器 | |
JP6484354B2 (ja) | 電子回路、位相ロックループ、送受信機回路、無線局、及び周波数分割の方法 | |
US8035451B2 (en) | On-the-fly frequency switching while maintaining phase and frequency lock | |
CN102832932B (zh) | 分频器及分频方法 | |
EP2272166A2 (en) | Fractional frequency divider | |
US6859509B1 (en) | Wide bandwidth phase-locked loop circuit | |
CN206164503U (zh) | 一种小型化宽带低杂散微波频率合成器 | |
KR20160132446A (ko) | 주파수 합성기 | |
CN201479116U (zh) | 一种组合跳频源 | |
CN104702279A (zh) | 一种锁相环频率合成器 | |
CN202978896U (zh) | 组合宽带快速跳频源 | |
US20070252620A1 (en) | Phase offset control phase-frequency detector | |
CN114244357A (zh) | 用于soc的全数字频率综合器及芯片 | |
KR101874104B1 (ko) | 소형 하이브리드 주파수 합성기 | |
RU2395899C1 (ru) | Синтезатор частот | |
CN207266001U (zh) | 一种多频段本振信号的产生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1137865 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1137865 Country of ref document: HK |