JP6484354B2 - 電子回路、位相ロックループ、送受信機回路、無線局、及び周波数分割の方法 - Google Patents
電子回路、位相ロックループ、送受信機回路、無線局、及び周波数分割の方法 Download PDFInfo
- Publication number
- JP6484354B2 JP6484354B2 JP2017565047A JP2017565047A JP6484354B2 JP 6484354 B2 JP6484354 B2 JP 6484354B2 JP 2017565047 A JP2017565047 A JP 2017565047A JP 2017565047 A JP2017565047 A JP 2017565047A JP 6484354 B2 JP6484354 B2 JP 6484354B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- frequency
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000010355 oscillation Effects 0.000 claims description 18
- 230000010363 phase shift Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
Claims (15)
- 発振信号を受け取り、及び分割比により定義される前記発振信号との周波数関係を有する周波数で出力信号を出力する、ように構成される電子回路(300,400)であって、
前記発振信号を受け取り、及び、位相の異なる(φ1,φ2,…,φN)N個の周波数分割信号を出力する、ように構成される第1周波数分割器(302,402)と、
前記N個の信号の1つを受け取り、及び、受け取った当該信号を第2周波数分割器へ提供される第1制御信号により与えられる値で周波数分割する、ように構成される前記第2周波数分割器(304,404)と、
それぞれのラッチ回路(306,406)のクロック入力において前記N個の信号のそれぞれ1つを受け取り、及び、前記それぞれのラッチ回路(306,406)の入力において前記第2周波数分割器(304,404)の出力を受け取る、ように各々構成されるN個の前記ラッチ回路(306,406)と、
N個の前記ラッチ回路(306,406)の出力を受け取り、及び、受け取った前記信号から、多重化回路(308,408)へ提供される第2制御信号に基づいて選択される、前記出力信号の基礎となる信号を出力する、ように構成される前記多重化回路(308,408)と、
前記分割比に基づいて前記第1制御信号及び前記第2制御信号を提供する、ように構成される制御回路(320,420)と、
を備える電子回路(300,400)。 - 前記多重化回路から出力される前記信号が前記電子回路の前記出力信号である、請求項1の電子回路(300,400)。
- 出力ラッチ回路(309,409)のクロック入力において前記発振信号を受け取り、前記出力ラッチ回路(309,409)の入力において前記多重化回路(308,408)から出力される前記信号を受け取り、及び、前記電子回路(300,400)の前記出力信号を出力する、ように構成される前記出力ラッチ回路(309,409)、を備える、請求項1の電子回路(300,400)。
- 前記制御回路(320,420)は、前記分割比と、前記出力信号の先行するサイクルについて前記多重化回路(308,408)により選択された位相とに基づいて、前記電子回路(300,400)の前記出力信号の各サイクルについて前記第1制御信号及び前記第2制御信号を提供する、ように構成されるステートマシンである、請求項1〜3のいずれか1項の電子回路(300,400)。
- 前記制御回路(420)は、
前記分割比をMで除算し、及び、整数の商の値と整数の剰余の値とを提供する、ように構成される整数除算回路(422)と、
入力として前記剰余の値とクロック入力として前記出力信号とを受け取り、及び、カウント値と繰り上げ値とを出力する、ように構成されるモジュロMカウンタ(424)と、
前記商の値と前記繰り上げ値とを加算して、前記第1制御信号を形成する、ように構成される加算回路(426)と、
を備え、前記第2制御信号は、前記カウント値に基づく、
請求項4の電子回路(400)。 - 前記制御回路(420)は、入力として前記カウント値とクロック信号としてN個の前記ラッチ回路(406)の前記出力の1つとを受け取る、ように構成されるラッチ回路(428)、を含み、当該ラッチ回路(428)からの前記出力が前記第2制御信号である、請求項5の電子回路(400)。
- 請求項1〜6のいずれか1項の電子回路(300,400)を含む周波数分割器、を含む位相ロックループ回路。
- 請求項7の位相ロックループ回路、を含む送受信機回路(500,600)。
- 請求項8の送受信機回路(500,600)と、
前記送受信機回路(500,600)へ接続されるアンテナ構成(502,602)と、
を含む無線局。 - 発振信号を周波数分割する方法であって、
第1周波数分割器により、前記発振信号から位相の異なるM個の信号を形成すること(700)と、前記M個の信号の各々は前記発振信号の1/Mの周波数を有することと、
第2周波数分割器により、当該第2周波数分割器へ提供される第1制御信号により与えられる値で、前記M個の信号の1つを周波数分割すること(704)と、
前記M個の信号のそれぞれ1つで、M個のラッチ回路へのクロック供給を行い、前記第2周波数分割器の出力のそれぞれのラッチされた出力信号を提供することと(706)、
前記ラッチされた出力信号から、第2制御信号に基づいて、前記周波数分割の出力信号の基礎となる信号を選択すること(708)と、
分割比に基づいて、前記第1制御信号及び前記第2制御信号を提供すること(702)と、
前記分割比により定義される前記発振信号との周波数関係を有する周波数で、前記出力信号を出力することと、
を含む方法。 - 選択される前記ラッチされた出力信号が前記出力信号である、請求項10の方法。
- 前記発振信号で出力ラッチ回路へのクロック供給(709)を行って、選択される前記ラッチされた出力信号から前記出力信号を提供すること、を含む、請求項10の方法。
- 前記第1制御信号及び前記第2制御信号の前記提供(702)は、前記分割比と、前記出力信号の先行するサイクルについての前記信号の前記選択とに基づいて、ステートマシンにより前記出力信号の各サイクルについて行われる、請求項10〜12のいずれか1項の方法。
- 前記第1制御信号及び前記第2制御信号の前記提供(702)は、
整数除算器により前記分割比をMで除算して、整数の商の値と整数の剰余の値とを提供することと、
前記剰余の値を、クロックとして前記出力信号を用いてモジュロMでカウントして、カウント値と繰り上げ値とを提供することと、
前記商の値と前記繰り上げ値とを加算して、前記第1制御信号を形成することと、
を含み、前記第2制御信号は、前記カウント値に基づく、
請求項13の方法。 - 前記第2制御信号は、前記出力信号によりクロック供給される前記カウント値のラッチされた値として形成される、請求項14の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2015/063497 WO2016202367A1 (en) | 2015-06-16 | 2015-06-16 | Frequency divider, phase-locked loop, transceiver, radio station and method of frequency dividing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018522472A JP2018522472A (ja) | 2018-08-09 |
JP6484354B2 true JP6484354B2 (ja) | 2019-03-13 |
Family
ID=53442775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017565047A Active JP6484354B2 (ja) | 2015-06-16 | 2015-06-16 | 電子回路、位相ロックループ、送受信機回路、無線局、及び周波数分割の方法 |
Country Status (13)
Country | Link |
---|---|
US (2) | US10110238B2 (ja) |
EP (1) | EP3311490B1 (ja) |
JP (1) | JP6484354B2 (ja) |
KR (1) | KR20180006964A (ja) |
CN (1) | CN107750432A (ja) |
AR (1) | AR105007A1 (ja) |
AU (1) | AU2015399336B2 (ja) |
MX (1) | MX371491B (ja) |
MY (1) | MY182290A (ja) |
PH (1) | PH12017502159A1 (ja) |
RU (1) | RU2668737C1 (ja) |
WO (1) | WO2016202367A1 (ja) |
ZA (1) | ZA201708326B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11384733B2 (en) * | 2015-12-17 | 2022-07-12 | Vestas Wind Systems A/S | Modulating wind power plant output using different frequency modulation components for damping grid oscillations |
KR102627861B1 (ko) * | 2019-04-16 | 2024-01-23 | 에스케이하이닉스 주식회사 | 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치 |
US10530373B1 (en) * | 2019-06-01 | 2020-01-07 | Globalfoundries Inc. | Method and system for generating a saw-tooth signal with fast fly back interval |
EP4022593A1 (en) * | 2019-08-30 | 2022-07-06 | Telefonaktiebolaget LM Ericsson (publ) | A round-free cryptographic hashing device for secure and low-latency communications |
CN112953531B (zh) * | 2021-02-18 | 2022-03-18 | 华南理工大学 | 一种基于delta-sigma调制器的锁相环小数分频方法 |
US11570033B1 (en) * | 2021-08-17 | 2023-01-31 | Apple Inc. | Multiphase signal generator |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3876867A (en) * | 1973-03-23 | 1975-04-08 | Murray James W | Electronic timer |
SU1259482A1 (ru) * | 1984-06-01 | 1986-09-23 | Предприятие П/Я В-2431 | Устройство автоматической подстройки частоты |
RU2058667C1 (ru) * | 1991-11-18 | 1996-04-20 | Всероссийский научно-исследовательский институт экспериментальной физики | Самокорректирующийся делитель частоты |
US6542013B1 (en) * | 2002-01-02 | 2003-04-01 | Intel Corporation | Fractional divisors for multiple-phase PLL systems |
US6845139B2 (en) * | 2002-08-23 | 2005-01-18 | Dsp Group, Inc. | Co-prime division prescaler and frequency synthesizer |
WO2004100380A1 (en) * | 2003-05-02 | 2004-11-18 | Silicon Laboratories, Inc. | Method and apparatus for a low jitter dual-loop fractional -n synthesizer |
US7405601B2 (en) * | 2004-05-03 | 2008-07-29 | Silicon Laboratories Inc. | High-speed divider with pulse-width control |
KR100712527B1 (ko) * | 2005-08-18 | 2007-04-27 | 삼성전자주식회사 | 지터를 감소시킨 분산 스펙트럼 클럭 발생기 |
JP2008172512A (ja) * | 2007-01-11 | 2008-07-24 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法 |
TWI340553B (en) * | 2007-05-29 | 2011-04-11 | Univ Nat Taiwan | Frequency shift keying modulator having sigma-delta modulated phase rotator |
US7323913B1 (en) * | 2007-10-12 | 2008-01-29 | International Business Machines Corporation | Multiphase divider for P-PLL based serial link receivers |
JPWO2010004747A1 (ja) * | 2008-07-09 | 2011-12-22 | パナソニック株式会社 | 多相クロック分周回路 |
JP5169601B2 (ja) * | 2008-08-06 | 2013-03-27 | 富士通株式会社 | 分周装置 |
TWI376877B (en) * | 2008-12-26 | 2012-11-11 | Ind Tech Res Inst | Clock generator and multimodulus frequency divider and delta-sigma modulator thereof |
US8842766B2 (en) * | 2010-03-31 | 2014-09-23 | Texas Instruments Incorporated | Apparatus and method for reducing interference signals in an integrated circuit using multiphase clocks |
JP5494370B2 (ja) * | 2010-09-07 | 2014-05-14 | 富士通株式会社 | 多相クロック生成回路 |
JP5184680B2 (ja) * | 2010-09-15 | 2013-04-17 | シャープ株式会社 | 分周回路およびそれを備えたpll回路並びに半導体集積回路 |
US8513987B1 (en) * | 2011-01-13 | 2013-08-20 | Sk Hynix Memory Solutions Inc. | Wide frequency range signal generator using a multiphase frequency divider |
WO2013042233A1 (ja) * | 2011-09-21 | 2013-03-28 | 富士通株式会社 | 半導体装置 |
US9013213B2 (en) * | 2011-10-01 | 2015-04-21 | Intel Corporation | Digital fractional frequency divider |
KR20170091286A (ko) * | 2016-02-01 | 2017-08-09 | 에스케이하이닉스 주식회사 | 지터감지회로 및 이를 이용한 반도체시스템 |
US10560053B2 (en) * | 2017-04-04 | 2020-02-11 | Qorvo Us, Inc. | Digital fractional frequency divider |
-
2015
- 2015-06-16 RU RU2018101290A patent/RU2668737C1/ru active
- 2015-06-16 WO PCT/EP2015/063497 patent/WO2016202367A1/en active Application Filing
- 2015-06-16 CN CN201580081003.5A patent/CN107750432A/zh active Pending
- 2015-06-16 EP EP15730473.4A patent/EP3311490B1/en not_active Not-in-force
- 2015-06-16 JP JP2017565047A patent/JP6484354B2/ja active Active
- 2015-06-16 AU AU2015399336A patent/AU2015399336B2/en active Active
- 2015-06-16 KR KR1020177035911A patent/KR20180006964A/ko not_active Application Discontinuation
- 2015-06-16 MX MX2017016221A patent/MX371491B/es active IP Right Grant
- 2015-06-16 MY MYPI2017704718A patent/MY182290A/en unknown
- 2015-06-16 US US15/577,930 patent/US10110238B2/en active Active
-
2016
- 2016-06-15 AR ARP160101780A patent/AR105007A1/es unknown
-
2017
- 2017-11-28 PH PH12017502159A patent/PH12017502159A1/en unknown
- 2017-12-07 ZA ZA2017/08326A patent/ZA201708326B/en unknown
-
2018
- 2018-08-27 US US16/113,332 patent/US10312923B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN107750432A (zh) | 2018-03-02 |
KR20180006964A (ko) | 2018-01-19 |
AR105007A1 (es) | 2017-08-30 |
EP3311490A1 (en) | 2018-04-25 |
US20180367153A1 (en) | 2018-12-20 |
ZA201708326B (en) | 2019-06-26 |
AU2015399336A1 (en) | 2018-01-18 |
MY182290A (en) | 2021-01-18 |
PH12017502159A1 (en) | 2018-05-28 |
US10110238B2 (en) | 2018-10-23 |
MX2017016221A (es) | 2018-03-07 |
EP3311490B1 (en) | 2019-04-24 |
RU2668737C1 (ru) | 2018-10-02 |
JP2018522472A (ja) | 2018-08-09 |
US10312923B2 (en) | 2019-06-04 |
WO2016202367A1 (en) | 2016-12-22 |
US20180159546A1 (en) | 2018-06-07 |
AU2015399336B2 (en) | 2018-12-06 |
MX371491B (es) | 2020-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6484354B2 (ja) | 電子回路、位相ロックループ、送受信機回路、無線局、及び周波数分割の方法 | |
US10103738B2 (en) | Quadrature phase detector circuit, quadrature phase corrector, multi-antenna radio circuit, radio station and method | |
US7602254B2 (en) | System and method for generating signals with a preselected frequency relationship in two steps | |
US7365580B2 (en) | System and method for jitter control | |
US8890590B1 (en) | Wideband frequency synthesizer and frequency synthesizing method thereof | |
KR101575199B1 (ko) | 분주 회로, 주파수 합성기 및 응용 회로 | |
US20030198311A1 (en) | Fractional-N frequency synthesizer and method | |
US7560960B2 (en) | Frequency synthesizer using two phase locked loops | |
US20030062959A1 (en) | Fractional N frequency synthesizer | |
US20100073052A1 (en) | Fractional resolution integer-n frequency synthesizer | |
EP3117524B1 (en) | Frequency synthesizer | |
US9385688B2 (en) | Filter auto-calibration using multi-clock generator | |
US7558361B2 (en) | Phase-switching dual modulus prescaler | |
Thirunarayanan et al. | A ΣΔ based direct all-digital frequency synthesizer with 20 Mbps frequency modulation capability and 3μs startup latency | |
GB2376578A (en) | Frequency synthesizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181002 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20181102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6484354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |