RU2009131456A - Способы и устройство для динамического масштабирования частоты схемы фазовой автоподстройки частоты для микропроцессоров - Google Patents
Способы и устройство для динамического масштабирования частоты схемы фазовой автоподстройки частоты для микропроцессоров Download PDFInfo
- Publication number
- RU2009131456A RU2009131456A RU2009131456/09A RU2009131456A RU2009131456A RU 2009131456 A RU2009131456 A RU 2009131456A RU 2009131456/09 A RU2009131456/09 A RU 2009131456/09A RU 2009131456 A RU2009131456 A RU 2009131456A RU 2009131456 A RU2009131456 A RU 2009131456A
- Authority
- RU
- Russia
- Prior art keywords
- phase
- locked loop
- output
- generator
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 6
- 238000010586 diagram Methods 0.000 title 1
- 230000001360 synchronised effect Effects 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
1. Схема фазовой автоподстройки частоты, содержащая ! выход тактового сигнала, ! множество генераторных комплексов, предназначенных для генерации выходных сигналов, и ! схему управления, конфигурируемую для выборочного соединения выходного сигнала одного из множества генераторных комплексов с выходом тактового сигнала. !2. Схема фазовой автоподстройки частоты по п.1, дополнительно содержащая ! вход для приема опорного сигнала ! линию обратной связи для синхронизации сигнала по фазе с опорным сигналом, причем схему управления дополнительно конфигурируют для выборочного соединения с линией обратной связи другого из множества генераторных комплексов. ! 3. Схема фазовой автоподстройки частоты по п.1, дополнительно содержащая ! мультиплексор, конфигурируемый для соединения с выходом тактового сигнала выхода одного из множества генераторных комплексов. ! 4. Схема фазовой автоподстройки частоты по п.1, в которой генераторный комплекс включает в себя регистр, конфигурируемый для хранения значения, соответствующего определенному диапазону частот. ! 5. Схема фазовой автоподстройки частоты по п.1, дополнительно содержащая ! схему «Деление на два», соединенную со схемой управления, причем схему управления дополнительно конфигурируют для активизирования схемы «Деление на два» для понижения частоты выходного сигнала, в то время как один из множества генераторных комплексов синхронизируют с высокой частотой. ! 6. Схема фазовой автоподстройки частоты по п.2, дополнительно содержащая ! мультиплексор, конфигурируемый для соединения линии обратной связи с одним из множества генераторных комплексов. ! 7. Схема фазовой а�
Claims (18)
1. Схема фазовой автоподстройки частоты, содержащая
выход тактового сигнала,
множество генераторных комплексов, предназначенных для генерации выходных сигналов, и
схему управления, конфигурируемую для выборочного соединения выходного сигнала одного из множества генераторных комплексов с выходом тактового сигнала.
2. Схема фазовой автоподстройки частоты по п.1, дополнительно содержащая
вход для приема опорного сигнала
линию обратной связи для синхронизации сигнала по фазе с опорным сигналом, причем схему управления дополнительно конфигурируют для выборочного соединения с линией обратной связи другого из множества генераторных комплексов.
3. Схема фазовой автоподстройки частоты по п.1, дополнительно содержащая
мультиплексор, конфигурируемый для соединения с выходом тактового сигнала выхода одного из множества генераторных комплексов.
4. Схема фазовой автоподстройки частоты по п.1, в которой генераторный комплекс включает в себя регистр, конфигурируемый для хранения значения, соответствующего определенному диапазону частот.
5. Схема фазовой автоподстройки частоты по п.1, дополнительно содержащая
схему «Деление на два», соединенную со схемой управления, причем схему управления дополнительно конфигурируют для активизирования схемы «Деление на два» для понижения частоты выходного сигнала, в то время как один из множества генераторных комплексов синхронизируют с высокой частотой.
6. Схема фазовой автоподстройки частоты по п.2, дополнительно содержащая
мультиплексор, конфигурируемый для соединения линии обратной связи с одним из множества генераторных комплексов.
7. Схема фазовой автоподстройки частоты по п.2, в которой линия обратной связи включает в себя делитель, блок определения фазы и фильтр в цепи обратной связи.
8. Схема фазовой автоподстройки частоты по п.2, в которой схема управления переключает множество генераторных комплексов между управлением линией обратной связи и выходом тактового сигнала для генерации операции простого переключения.
9. Схема фазовой автоподстройки частоты по п.2, в которой схема управления переключает множество генераторных комплексов между управлением линией обратной связи и выходом тактового сигнала для генерации операции скачкообразного переключения.
10. Схема фазовой автоподстройки частоты по п.2, в которой схема управления переключает множество генераторных комплексов между управлением линией обратной связи и выходом тактового сигнала для генерации операции переключения с синхронизацией.
11. Схема фазовой автоподстройки частоты по п.2, в которой схема управления переключает множество генераторных комплексов между управлением линией обратной связи и выходом тактового сигнала для генерации операции сложного переключения.
12. Схема фазовой автоподстройки частоты, содержащая
вход для приема опорного сигнала,
выход тактового сигнала,
линию обратной связи для синхронизации сигнала по фазе с опорным сигналом,
множество генераторных комплексов, предназначенных для генерации выходных сигналов и выборочного соединения с линией обратной связи и выходом синхронизации, и
схему управления, конфигурируемую для выборочного соединения выходного сигнала первого из множества генераторных комплексов с выходом тактового сигнала.
13. Схема фазовой автоподстройки частоты по п.12, в которой схему управления дополнительно конфигурируют для выборочного соединения второго из множества генераторных комплексов с линией обратной связи.
14. Способ изменения выходной частоты схемы фазовой автоподстройки частоты, содержащий этапы, на которых
вводят необходимую частоту, на которой должен работать выходной сигнал схемы фазовой автоподстройки частоты,
отсоединяют генераторный комплекс от линии обратной связи схемы фазовой автоподстройки частоты,
корректируют управление отсоединенным генераторным комплексом для генерации сигнала, который выводят из схемы фазовой автоподстройки частоты, и
соединяют генераторный комплекс с линией обратной связи для синхронизации сигнала по фазе с опорным сигналом, когда сигнал имеет частоту в пределах диапазона необходимой частоты.
15. Способ по п.14, дополнительно содержащий этап, на котором
повторяют этап настройки до тех пор, пока сигнал не будет иметь частоту в пределах диапазона необходимой частоты.
16. Способ по п.14, в котором управление отсоединенным генераторным комплексом является цифровым.
17. Способ по п.15, дополнительно содержащий этап, на котором
делят сигнал перед последней регулировкой.
18. Способ изменения частоты выходного сигнала схемы фазовой автоподстройки частоты, содержащий этапы, на которых
соединяют первый генераторный комплекс с выходом схемы фазовой автоподстройки частоты, причем упомянутый первый генераторный комплекс отсоединен от линии обратной связи схемы фазовой автоподстройки частоты,
вводят необходимую частоту, на которой должен работать сигнал, выводимый из схемы фазовой автоподстройки частоты,
подают электропитание на второй генераторный комплекс,
в цифровой форме управляют вторым генераторным комплексом для генерации сигнала в частотном диапазоне, содержащем необходимую частоту,
отсоединяют первый генераторный комплекс от выхода схемы фазовой автоподстройки частоты и
соединяют второй генераторный комплекс с выходом схемы фазовой автоподстройки частоты.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/624,995 | 2007-01-19 | ||
| US11/624,995 US7821350B2 (en) | 2007-01-19 | 2007-01-19 | Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2009131456A true RU2009131456A (ru) | 2011-02-27 |
| RU2461961C2 RU2461961C2 (ru) | 2012-09-20 |
Family
ID=39330803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2009131456/07A RU2461961C2 (ru) | 2007-01-19 | 2008-01-18 | Способы и устройство для динамического масштабирования частоты схемы фазовой автоподстройки частоты для микропроцессоров |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US7821350B2 (ru) |
| EP (1) | EP2115871B1 (ru) |
| JP (1) | JP5129270B2 (ru) |
| KR (1) | KR101094030B1 (ru) |
| CN (1) | CN101584119B (ru) |
| BR (1) | BRPI0806672A2 (ru) |
| CA (1) | CA2674628C (ru) |
| ES (1) | ES2388085T3 (ru) |
| MX (1) | MX2009007648A (ru) |
| RU (1) | RU2461961C2 (ru) |
| TW (1) | TWI349443B (ru) |
| WO (1) | WO2008089460A1 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8918657B2 (en) | 2008-09-08 | 2014-12-23 | Virginia Tech Intellectual Properties | Systems, devices, and/or methods for managing energy usage |
| KR101003143B1 (ko) * | 2009-05-13 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
| US8671413B2 (en) * | 2010-01-11 | 2014-03-11 | Qualcomm Incorporated | System and method of dynamic clock and voltage scaling for workload based power management of a wireless mobile device |
| CN102129414B (zh) * | 2010-01-15 | 2013-12-04 | 华为技术有限公司 | 一种变频总线适配器、适配方法及系统 |
| US10116313B2 (en) * | 2015-08-25 | 2018-10-30 | Intel Corporation | Apparatus and method to mitigate phase and frequency modulation due to inductive coupling |
| US9467092B1 (en) * | 2015-11-16 | 2016-10-11 | International Business Machines Corporation | Phased locked loop with multiple voltage controlled oscillators |
| US10574243B2 (en) * | 2017-01-24 | 2020-02-25 | Intel Corporation | Apparatus and method for generating stable reference current |
| US10498344B2 (en) | 2018-03-09 | 2019-12-03 | Texas Instruments Incorporated | Phase cancellation in a phase-locked loop |
| US10686456B2 (en) | 2018-03-09 | 2020-06-16 | Texas Instruments Incorporated | Cycle slip detection and correction in phase-locked loop |
| US10496041B2 (en) | 2018-05-04 | 2019-12-03 | Texas Instruments Incorporated | Time-to-digital converter circuit |
| CN110221650B (zh) * | 2019-06-18 | 2021-04-09 | 中国人民解放军国防科技大学 | 一种适用于高性能网络处理器芯片的时钟发生器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2916322B2 (ja) * | 1992-03-19 | 1999-07-05 | 株式会社ハドソン | 疑似多重スクロール方法 |
| KR940005459A (ko) * | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
| JPH09162726A (ja) * | 1995-12-04 | 1997-06-20 | Nec Eng Ltd | クロック信号発生器 |
| JPH09284130A (ja) * | 1996-04-17 | 1997-10-31 | Toshiba Corp | Ｐｌｌ回路 |
| JP3110318B2 (ja) * | 1996-08-27 | 2000-11-20 | 静岡日本電気株式会社 | 位相同期ループ・周波数シンセサイザ |
| US5838205A (en) * | 1997-02-18 | 1998-11-17 | International Business Machines Corporation | Variable-speed phase-locked loop system with on-the-fly switching and method therefor |
| US6005443A (en) * | 1998-03-19 | 1999-12-21 | Conexant Systems, Inc. | Phase locked loop frequency synthesizer for multi-band application |
| US6097324A (en) * | 1998-06-17 | 2000-08-01 | Lucent Technologies Inc. | Method and apparatus for extending the spurious free dynamic range of an analog-to-digital converter |
| JP2000010652A (ja) * | 1998-06-19 | 2000-01-14 | Ricoh Co Ltd | 周波数シンセサイザー |
| JP3281871B2 (ja) * | 1998-07-31 | 2002-05-13 | 三洋電機株式会社 | Ｐｌｌ回路 |
| SE516337C2 (sv) | 2000-02-25 | 2001-12-17 | Ericsson Telefon Ab L M | Radiosändarsystem, mottagningssystem och förfaranden relaterade till frekvenshoppning |
| EP1213840A1 (en) * | 2000-12-07 | 2002-06-12 | Nokia Corporation | Radio transceiver having a phase-locked loop circuit |
| US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
| GB0127537D0 (en) * | 2001-11-16 | 2002-01-09 | Hitachi Ltd | A communication semiconductor integrated circuit device and a wireless communication system |
| JP2003347931A (ja) * | 2002-05-29 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Ｐｌｌを搭載した半導体集積回路 |
| US6933789B2 (en) | 2003-11-13 | 2005-08-23 | Skyworks Solutions, Inc. | On-chip VCO calibration |
| JP3917592B2 (ja) * | 2004-01-26 | 2007-05-23 | 松下電器産業株式会社 | 周波数シンセサイザ |
| KR100596456B1 (ko) * | 2004-06-22 | 2006-07-03 | 삼성전자주식회사 | 하나의 전압 제어 발진기를 사용하는 다중 대역통신시스템의 국부 발진방법 및 국부 발진기 |
-
2007
- 2007-01-19 US US11/624,995 patent/US7821350B2/en not_active Expired - Fee Related
-
2008
- 2008-01-18 EP EP08727967A patent/EP2115871B1/en not_active Not-in-force
- 2008-01-18 KR KR1020097017302A patent/KR101094030B1/ko active IP Right Grant
- 2008-01-18 WO PCT/US2008/051520 patent/WO2008089460A1/en active Application Filing
- 2008-01-18 JP JP2009546559A patent/JP5129270B2/ja not_active Expired - Fee Related
- 2008-01-18 CA CA2674628A patent/CA2674628C/en not_active Expired - Fee Related
- 2008-01-18 RU RU2009131456/07A patent/RU2461961C2/ru not_active IP Right Cessation
- 2008-01-18 MX MX2009007648A patent/MX2009007648A/es active IP Right Grant
- 2008-01-18 ES ES08727967T patent/ES2388085T3/es active Active
- 2008-01-18 BR BRPI0806672-8A patent/BRPI0806672A2/pt not_active Application Discontinuation
- 2008-01-18 CN CN2008800023538A patent/CN101584119B/zh not_active Expired - Fee Related
- 2008-01-21 TW TW097102297A patent/TWI349443B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2674628C (en) | 2013-07-30 |
| TWI349443B (en) | 2011-09-21 |
| CN101584119A (zh) | 2009-11-18 |
| BRPI0806672A2 (pt) | 2014-05-27 |
| CA2674628A1 (en) | 2008-07-24 |
| KR20090102859A (ko) | 2009-09-30 |
| JP5129270B2 (ja) | 2013-01-30 |
| US20080174373A1 (en) | 2008-07-24 |
| TW200845592A (en) | 2008-11-16 |
| WO2008089460A1 (en) | 2008-07-24 |
| ES2388085T3 (es) | 2012-10-08 |
| MX2009007648A (es) | 2009-07-29 |
| EP2115871A1 (en) | 2009-11-11 |
| JP2010517383A (ja) | 2010-05-20 |
| CN101584119B (zh) | 2013-06-05 |
| EP2115871B1 (en) | 2012-05-16 |
| US7821350B2 (en) | 2010-10-26 |
| RU2461961C2 (ru) | 2012-09-20 |
| KR101094030B1 (ko) | 2011-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2009131456A (ru) | Способы и устройство для динамического масштабирования частоты схемы фазовой автоподстройки частоты для микропроцессоров | |
| RU2011103161A (ru) | Электронная схема, электронное устройство и способ цифровой обработки сигналов | |
| TW200733566A (en) | Delay-locked loop circuits | |
| KR20090074412A (ko) | 분주회로 및 이를 이용한 위상 동기 루프 | |
| KR100811276B1 (ko) | 지연고정루프회로 | |
| KR960700568A (ko) | 무지터 위상동기루프 주파수합성용 재트리거형 발진기 | |
| US9571080B2 (en) | Delay-locked loop arrangement and method for operating a delay-locked loop circuit | |
| JP2023078358A5 (ru) | ||
| CN110581709A (zh) | 一种基于多级同步的零延时锁相环频率综合器 | |
| CN101414820A (zh) | 一种数字频率合成及同步电路 | |
| JP2006186547A (ja) | タイミング発生回路 | |
| JP2000244315A (ja) | ジッタを軽減した位相同期ループ回路 | |
| RU2005108980A (ru) | Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации | |
| CN105811967A (zh) | Hdmi标准中用于产生小数分频时钟的电路 | |
| CN111865463B (zh) | 一种板级间时钟无缝对接同源电路结构 | |
| KR100604783B1 (ko) | 지연동기루프 모드를 갖는 위상동기루프 회로 | |
| US11658665B2 (en) | Clock synchronization circuit, semiconductor device, and clock synchronization method | |
| CN102377429A (zh) | 时钟产生电路和电子装置 | |
| CN112636569B (zh) | 具10MHz时基的开关式交直流电源供应系统 | |
| KR100901170B1 (ko) | 동기 무선통신시스템의 기준동기 신호발생장치 | |
| US11108243B1 (en) | Switching AC/DC power supply system with 10MHz time base | |
| JP2004147075A (ja) | 信号多重化回路及び光通信システム送信器 | |
| US10659059B2 (en) | Multi-phase clock generation circuit | |
| JP2000298532A (ja) | タイミング制御回路装置 | |
| JP3062179B1 (ja) | 冗長系クロック位相調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200119 |