CN105811967A - Hdmi标准中用于产生小数分频时钟的电路 - Google Patents

Hdmi标准中用于产生小数分频时钟的电路 Download PDF

Info

Publication number
CN105811967A
CN105811967A CN201410845195.XA CN201410845195A CN105811967A CN 105811967 A CN105811967 A CN 105811967A CN 201410845195 A CN201410845195 A CN 201410845195A CN 105811967 A CN105811967 A CN 105811967A
Authority
CN
China
Prior art keywords
circuit
fractional frequency
signal
clock
mux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410845195.XA
Other languages
English (en)
Other versions
CN105811967B (zh
Inventor
沈炎俊
项骏
刘寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huada Jiutian Technology Co., Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201410845195.XA priority Critical patent/CN105811967B/zh
Publication of CN105811967A publication Critical patent/CN105811967A/zh
Application granted granted Critical
Publication of CN105811967B publication Critical patent/CN105811967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了HDMI标准中用于产生小数分频时钟的电路，如图1所示。图中PH0、PH90、PH180和PH270是锁相环电路产生的其中四个相位差间隔90度的时钟。通过约翰逊计数单元产生的四个选择信号来切换该时钟，并由复接电路输出MUX_CK_OUT。该信号经过延时电路后输出作为计数单元的时钟。当校准时，即CAL_DONE=0，利用SEL2 对MUX_CK_OUT来采样输出SENSE信号。数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间。当DIV_SEL=0时，该电路为除以1.25的小数分频；反之，为除以1.5的小数频率。

Description

HDMI标准中用于产生小数分频时钟的电路
技术领域
本发明涉及集成电路技术领域，特别是HDMI标准中用于产生小数分频时钟的电路。
背景技术
在HDMI标准中，锁相环电路会产生一个整数倍的时钟信号，并同时需要一个该整数倍时钟的一个小数分频时钟，即除以1.25和除以1.5的小数分频时钟。该小数分频时钟的具体实现方式通常有两种，一种方式是直接用另外一个锁相环电路来产生，它产生的时钟信号性能较好，但是需要较多的功耗和面积；另外一种方式就是本专利所提到的方法，即通过多个相位时钟来切换得到不同的小数分频，它产生的时钟性能会差，但是需要的功耗和面积较小。在HDMI应用中，所需要的该小数分频时钟是给数字电路用，对其性能要求并不高。因此，本文中采用的是多相位切换的方式来实现小数分频。
发明内容
本发明为了解决上述问题，提供了用于HDMI标准中用于产生小数分频时钟的电路，通过数字算法电路可以实现最佳的时钟相位切换点，从而提高了时钟的性能，并且只需要较少的功耗和面积。
本发明的技术方案如下：
锁相环电路产生四个相位差间隔90度的时钟，即PH0、PH90、PH180和PH270。通过约翰逊计数单元产生的四个选择信号来切换这四个时钟，并由复接电路输出MUX_CK_OUT。该信号经过延时电路后输出作为计数单元的时钟。在校准的时候，即CAL_DONE=0时，利用SEL2对MUX_CK_OUT来采样输出SENSE信号。数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间。当DIV_SEL=0时，MUX_CK_OUT经缓冲后得到除以1.25的小数频率；当DIV_SEL=1时，MUX_CK_OUT经缓冲后得到除以0.75的小数频率，再除以2就为除以1.5的小数频率。
所述PH0、PH90、PH180和PH270是锁相环电路产生四个相位差间隔90度的时钟。
所述这四个相位差为90度的时钟由复接电路输出MUX_CK_OUT。
所述该信号MUX_CK_OUT经过延时电路后输出作为计数单元的时钟。
所述在校准的时候，即CAL_DONE=0时，利用SEL2对MUX_CK_OUT来采样输出SENSE信号。
所述数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间。
所述当DIV_SEL=0时，MUX_CK_OUT经缓冲后得到除以1.25的小数频率。
所述当DIV_SEL=1时，MUX_CK_OUT经缓冲后得到除以0.75的小数频率，再除以2就为除以1.5的小数频率。
本发明的有益效果如下：
通过多个相位时钟来切换得到不同的小数分频，并采用数字算法电路得到最佳的时钟相位切换点，从而利用较低的功耗和面积实现较好的小数分频时钟。
附图说明
图1为本发明的模块级联框图。
图2为本发明的约翰逊计数单元结构示意图。
图3为本发明的复接电路结构示意图。
图4为本发明的延时单元中8to1结构示意图。
图5为本发明的具体实施整体结构示意图。
具体实施方式
如图5所示。
锁相环电路产生四个相位差间隔90度的时钟，即PH0、PH90、PH180和PH270。通过约翰逊计数单元产生的四个选择信号来切换这四个时钟，当SEL0=1时，选择PH0信号；当SEL1=1时，选择PH1信号；当SEL2=1时，选择PH2信号；当SEL3=1时，选择PH3信号。所选信号由复接电路输出MUX_CK_OUT。该信号经过延时电路后输出作为计数单元的时钟。在校准的时候，即CAL_DONE=0时，利用SEL2对MUX_CK_OUT来采样输出SENSE信号。数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间。当数字算法电路得到最佳时钟相位切换点后，输出CAL_DONE=1。这时候约翰逊计数单元就正常工作。当DIV_SEL=0时，MUX_CK_OUT经缓冲后得到除以1.25的小数频率；当DIV_SEL=1时，MUX_CK_OUT经缓冲后得到除以0.75的小数频率，再除以2就为除以1.5的小数频率。
所述PH0、PH90、PH180和PH270是锁相环电路产生四个相位差间隔90度的时钟。
所述这四个相位差为90度的时钟由复接电路输出MUX_CK_OUT。
所述该信号MUX_CK_OUT经过延时电路后输出作为计数单元的时钟。
所述在校准的时候，即CAL_DONE=0时，利用SEL2对MUX_CK_OUT来采样输出SENSE信号。
所述数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间。
所述当DIV_SEL=0时，MUX_CK_OUT经缓冲后得到除以1.25的小数频率。
所述当DIV_SEL=1时，MUX_CK_OUT经缓冲后得到除以0.75的小数频率，再除以2就为除以1.5的小数频率。

Claims (8)

1.HDMI标准中用于产生小数分频时钟的电路，其特征在于：锁相环电路可以产生四个相位差间隔90度的时钟PH0、PH90、PH180和PH270。
2.HDMI标准中用于产生小数分频时钟的电路，其特征在于：通过约翰逊计数单元产生的四个选择信号来切换时钟，当SEL0=1时，选择PH0信号；当SEL1=1时，选择PH1信号；当SEL2=1时，选择PH2信号；当SEL3=1时，选择PH3信号；选择后的信号由复接电路输出为MUX_CK_OUT。
3.根据权利要求2所述HDMI标准中用于产生小数分频时钟的电路，其特征在于：该MUX_CK_OUT信号经过延时电路后输出作为计数单元的时钟。
4.根据权利要求2所述HDMI标准中用于产生小数分频时钟的电路，其特征在于：在校准的时候，即CAL_DONE=0时，该SEL2信号为单次上升沿的脉冲；利用该选择信号对MUX_CK_OUT来采样输出SENSE信号。
5.根据权利要求4所述HDMI标准中用于产生小数分频时钟的电路，其特征在于：数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间；当PH_SEL<4:0>=00000时，表示延时最小，当PH_SEL<4:0>=11111时，表示最大延时。
6.HDMI标准中用于产生小数分频时钟的电路，其特征在于：当DIV_SEL=0时，MUX_CK_OUT经缓冲后得到除以1.25的小数频率。
7.HDMI标准中用于产生小数分频时钟的电路，其特征在于：当DIV_SEL=1时，得到除以0.75的小数频率，再除以2就为除以1.5的小数频率。
8.HDMI标准中用于产生小数分频时钟的电路，如图1所示；图中PH0、PH90、PH180和PH270是锁相环电路产生的四个相位差间隔90度的时钟；通过约翰逊计数单元产生的四个选择信号来切换相应的时钟，并由复接电路输出MUX_CK_OUT；该信号经过延时电路后输出作为计数单元的时钟；在校准的时候，即CAL_DONE=0时，利用SEL2对MUX_CK_OUT来采样输出SENSE信号；数字算法电路根据SENSE信号的具体类型而得到相应的控制字，该控制字用于选择延时电路的时间；当DIV_SEL=0时，MUX_CK_OUT经缓冲后得到除以1.25的小数频率；反之，得到除以0.75的小数频率，再除以2就为除以1.5的小数频率。
CN201410845195.XA 2014-12-31 2014-12-31 Hdmi标准中用于产生小数分频时钟的电路 Active CN105811967B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410845195.XA CN105811967B (zh) 2014-12-31 2014-12-31 Hdmi标准中用于产生小数分频时钟的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410845195.XA CN105811967B (zh) 2014-12-31 2014-12-31 Hdmi标准中用于产生小数分频时钟的电路

Publications (2)

Publication Number Publication Date
CN105811967A true CN105811967A (zh) 2016-07-27
CN105811967B CN105811967B (zh) 2018-08-07

Family

ID=56420074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410845195.XA Active CN105811967B (zh) 2014-12-31 2014-12-31 Hdmi标准中用于产生小数分频时钟的电路

Country Status (1)

Country Link
CN (1) CN105811967B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107846217A (zh) * 2016-09-20 2018-03-27 瑞昱半导体股份有限公司 自我校正电路
CN108736882A (zh) * 2017-04-21 2018-11-02 展讯通信（上海）有限公司 分数分频电路和射频终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136471A1 (en) * 2006-12-12 2008-06-12 Texas Instruments Incorporated Generating an Output Signal With a Frequency That is a Non-Integer Fraction of an Input Signal
CN101378259A (zh) * 2007-08-31 2009-03-04 锐迪科微电子（上海）有限公司 相位选择可编程分频器
CN101944906A (zh) * 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 基于相位旋转器的分频器
CN102291133A (zh) * 2011-07-05 2011-12-21 上海信朴臻微电子有限公司 多模分频器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136471A1 (en) * 2006-12-12 2008-06-12 Texas Instruments Incorporated Generating an Output Signal With a Frequency That is a Non-Integer Fraction of an Input Signal
CN101378259A (zh) * 2007-08-31 2009-03-04 锐迪科微电子（上海）有限公司 相位选择可编程分频器
CN101944906A (zh) * 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 基于相位旋转器的分频器
CN102291133A (zh) * 2011-07-05 2011-12-21 上海信朴臻微电子有限公司 多模分频器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107846217A (zh) * 2016-09-20 2018-03-27 瑞昱半导体股份有限公司 自我校正电路
CN107846217B (zh) * 2016-09-20 2021-05-25 瑞昱半导体股份有限公司 自我校正电路
CN108736882A (zh) * 2017-04-21 2018-11-02 展讯通信（上海）有限公司 分数分频电路和射频终端
CN108736882B (zh) * 2017-04-21 2021-12-14 展讯通信（上海）有限公司 分数分频电路和射频终端

Also Published As

Publication number Publication date
CN105811967B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
US7777534B2 (en) Fraction-N frequency divider and method thereof
US8339895B2 (en) Signal calibration methods and apparatuses
KR20090074412A (ko) 분주회로 및 이를 이용한 위상 동기 루프
CN104821802B (zh) 时钟生成方法及时钟生成电路
US7961018B2 (en) Semiconductor device including delay locked loop having periodically activated replica path
US20170068268A1 (en) Synchronising Devices Using Clock Signal Delay Estimation
JP2010158004A (ja) 遅延回路及び可変遅延回路
JP2013149310A5 (zh)
US20200259631A1 (en) Synchronising Devices Using Clock Signal Delay Comparison
CN105811967A (zh) Hdmi标准中用于产生小数分频时钟的电路
EP2988450A1 (en) Circuit arrangement and method for clock and data recovery
CN104283561A (zh) 一种异步时钟并串转换半周期输出电路
JP4992947B2 (ja) パラレル−シリアル変換器及びパラレルデータ出力器
TW201703439A (zh) 無突波之數位控制振盪器碼更新技術
CN108028656B (zh) 高速可编程时钟分频器
KR101633542B1 (ko) 저전력 광대역 송신기를 위한 위상 보간기에 근거하는 출력 파형 합성 장치
US9484902B2 (en) Delay circuit
US20130162310A1 (en) Clock generator with integrated phase offset programmability
CN104467852A (zh) 一种基于时钟移相技术的多路ad同步方法
JP6945198B2 (ja) クロックリカバリシステム
CN113141476A (zh) 一种高低频串行图像数据的训练方法
JP2011501901A (ja) クロックトランスファ機能を有するクロック回路及び方法
TW200720932A (en) Memory controller and method thereof
CN209088924U (zh) 延时锁相环电路及半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181122

Address after: 610200 13 Floors of No. 596 Yinhe Road Research Complex Building, Shuangliu District, Chengdu City, Sichuan Province

Patentee after: Chengdu nine core microtechnology Co., Ltd.

Address before: 100102 Second Floor, Block A, No. 2, Lize Middle Road, Chaoyang District, Beijing

Patentee before: Beijing Jiutian Digital Technology Co., Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor

Patentee after: Chengdu Huada Jiutian Technology Co., Ltd

Address before: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor

Patentee before: CHENGDU JIUXIN MICRO TECHNOLOGY Co.,Ltd.