JP5793253B2 - 送信装置、受信装置、送受信システム、送信方法、及び受信方法 - Google Patents

送信装置、受信装置、送受信システム、送信方法、及び受信方法 Download PDF

Info

Publication number
JP5793253B2
JP5793253B2 JP2014555441A JP2014555441A JP5793253B2 JP 5793253 B2 JP5793253 B2 JP 5793253B2 JP 2014555441 A JP2014555441 A JP 2014555441A JP 2014555441 A JP2014555441 A JP 2014555441A JP 5793253 B2 JP5793253 B2 JP 5793253B2
Authority
JP
Japan
Prior art keywords
clock
frequency
unit
transmission
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014555441A
Other languages
English (en)
Other versions
JPWO2014178314A1 (ja
Inventor
義則 新井
義則 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2014555441A priority Critical patent/JP5793253B2/ja
Application granted granted Critical
Publication of JP5793253B2 publication Critical patent/JP5793253B2/ja
Publication of JPWO2014178314A1 publication Critical patent/JPWO2014178314A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H04L47/283—Flow control; Congestion control in relation to timing considerations in response to processing delays, e.g. caused by jitter or round trip time [RTT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、データ信号を送信する送信装置及び送信方法、データ信号を受信する受信装置及び受信方法、並びに、送信装置と受信装置とを備えた送受信システムに関する。
データ信号を送受信する送受信システムにおいては、送信クロック及び受信クロックを決定するために、しばしばクロック信号が用いられる。カメラリンク（登録商標）など、クロック信号の周期と送信クロック及び受信クロックの周期とが一致しない送受信システムにおいては、クロック信号から送信クロックを生成するために、あるいは、受信クロックからクロック信号を生成するために、送信器及び受信器の双方においてＰＬＬ（Phase Looked Loop）回路が用いられる。例えば、カメラリンクにおいて、送信器側のＰＬＬ回路は、クロック信号の７分の２倍の周期（２分の７倍の周波数）を有する送信クロックを生成する。送信器は、この送信クロックの立ち上がりエッジ及び立ち下がりエッジ毎にデータを送信する。一方、カメラリンクにおいて、受信器は、受信したデータ信号から送信クロックと同一の周期を有する受信クロックを再生する。受信器側のＰＬＬ回路は、この受信クロックから、その２分の７倍の周期（７分の２倍の周波数）を有するクロック信号を復元する。
ＰＬＬ回路には、通常、動作帯域の制限がある。そのため、ＰＬＬ回路に入力される信号の帯域幅が広い場合には、互いに異なる動作帯域を有する複数のＰＬＬ回路を用意し、入力される信号の周波数に応じて、使用するＰＬＬ回路を切り替える。使用するＰＬＬ回路の切り替えは、ＰＬＬ回路のＬＯＣＫ信号（ＰＬＬ回路が安定動作している際にアクティブとなる）に基づいて行われる。しかしながら、ＰＬＬ回路は、予め定められた動作帯域を越えた入力信号に対してもＬＯＣＫ状態を維持する場合がある。すなわち、ＬＯＣＫ信号の状態によって、ＰＬＬが正常に動作しているかを正確に判断することは困難である。
ＰＬＬ回路が予め定められた動作帯域を越えた入力信号に対してもＬＯＣＫ状態を維持してしまうような場合には、ＰＬＬ回路の動作をリセットすることにより、ＰＬＬ回路を安定的に動作させる必要がある。ＰＬＬ回路の動作をリセットする方法として、受信器側のＰＬＬ回路にて、ＬＯＣＫ信号が外れた（すなわち、予め定められた動作帯域を越えた）ことをトリガとして、送信器側のＰＬＬ回路をリセットするように制御する方法が挙げられる。しかしながら、受信器側のＰＬＬ回路も、送信側のＰＬＬ回路と同様に、ＰＬＬ回路が最適化されていない可能性がある。すなわち、送信器側及び受信器側の各々のＰＬＬ回路の動作帯域の整合性が取れていない（互いに異なる動作帯域にて動作する）場合が起こり得る。また、そのほかに、ＰＬＬ回路の動作をリセットする方法として、下記の特許文献１及び特許文献２が挙げられる。
特許文献１には、電圧制御発振回路（ＶＣＯ）の制御電位が所定の上限電位、下限電位に達した時に、リングオシレータの段数を切り替え、ＶＣＯ出力が所望の周波数になるための最適な段数に自動調整するＰＬＬ回路が記載されている。特許文献１に記載の発明によれば、可変周波数が広い場合でもＶＣＯのゲインを低くすることが可能となり、外来ノイズに対し強いＰＬＬを提供することができる。
特許文献２には、入力バッファから出力されるクロック信号と一定周波数を比較するクロック比較回路と逓倍選択信号によりＰＬＬの逓倍を設定する逓倍設定回路と逓倍設定回路から出力される逓倍／分周設定信号でＰＬＬの逓倍値と分周回路の分周値を設定する逓倍／分周設定回路で構成されたクロック回路が記載されている。特許文献２に記載の発明によれば、バスの周波数に合わせた逓倍設定を外部からの設定なしで自動設定することができる。
日本国公開特許公報「特開２００３−８７１１７号公報」（２００３年３月２０日公開） 日本国公開特許公報「特開平１０−２８９０３２号公報」（１９９８年１０月２７日公開）
通信の安定性を向上させるためには、送信器と受信器とで各種設定の共有化を図る必要がある。ＰＬＬ回路の動作帯域の設定は、送信器と受信器とで共有化を図る必要のある設定の一例である。
しかしながら、上述のような従来技術においては、送信器及び受信器は、それぞれ個別にＰＬＬ回路を備えており、それぞれ独立してＰＬＬ回路の動作帯域を切り替えている。そのため、送信器側のＰＬＬ回路と、受信器側のＰＬＬ回路との間において、動作帯域の整合性は保障されていない。送受信器間において、動作帯域の整合性が取れていない場合、ＰＬＬ回路が安定動作範囲外の周波数帯域において動作している場合においても、周波数を是正することができないため、環境条件の変化などにより、不具合が発生し得るという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、送信装置と受信装置との間のデータ送受信時における通信の安定性を向上させることにある。
上記の課題を解決するために、本発明に係る送信装置は、第１のクロックを、与えられたクロック信号に基づいて生成するＰＬＬ（Phase Looked Loop）部と、上記クロック信号と共に与えられたデータ信号を、上記ＰＬＬ部が生成した上記第１のクロックを用いて送信するデータ信号送信部と、上記クロック信号の周波数を、上記第１のクロックとは独立な第２のクロックを用いて計測する制御部と、を備え、上記制御部は、自装置の設定を、計測した周波数に応じた設定に切り替えると共に、切り替え後の自装置の設定を示す設定情報を、上記データ信号の送信先である受信装置に提供する。
また、上記の課題を解決するために、本発明に係る受信装置は、送信装置がデータ信号を送信する際に用いた第１のクロックと同期したクロックを、上記送信装置が送信した上記データ信号から再生すると共に、上記送信装置が送信した上記データ信号を、上記第１のクロックと同期した上記クロックを用いて受信するデータ信号受信部と、上記送信装置が上記第１のクロックを生成する際に参照したクロック信号を、上記第１のクロックと同期した上記クロックに基づいて復元するクロック信号復元部と、上記送信装置の設定を示す設定情報を、上記送信装置から取得すると共に、自装置の設定を、上記設定情報が示す設定に切り替える制御部と、を備えている。
上記の課題を解決するために、本発明に係る送信方法は、第１のクロックを、与えられたクロック信号に基づいて生成する生成ステップと、上記クロック信号と共に与えられたデータ信号を、上記生成ステップにて生成した上記第１のクロックを用いて送信する送信ステップと、上記クロック信号の周波数を、上記第１のクロックとは独立な第２のクロックを用いて計測する計測ステップと、自装置の設定を、計測した周波数に応じた設定に切り替える切替ステップと、切り替え後の自装置の設定を示す設定情報を、上記データ信号の送信先である受信装置に提供する提供ステップと、を含んでいる。
上記の課題を解決するために、本発明に係る受信方法は、送信装置がデータ信号を送信する際に用いた第１のクロックと同期したクロックを、上記送信装置が送信した上記データ信号から再生する再生ステップと、上記送信装置が送信した上記データ信号を、上記第１のクロックと同期した上記クロックを用いて受信する受信ステップと、上記送信装置が上記第１のクロックを生成する際に参照したクロック信号を、上記第１のクロックと同期した上記クロックに基づいて復元する復元ステップと、上記送信装置の設定を示す設定情報を、上記送信装置から取得する取得ステップと、自装置の設定を、上記設定情報が示す設定に切り替える切替ステップと、を含んでいる。
本発明によれば、送信装置と受信装置との間のデータ送受信時における通信の安定性を高めることができる。
本発明の第１の実施形態に係る送信装置及び受信装置の構成を示すブロック図である。 本発明の第１の実施形態の変形例に係る送信装置及び受信装置の構成を示すブロック図である。 （ａ）は、本発明の第１の実施形態に係る送信装置におけるＰＬＬ部の構成例を示すブロック図である。（ｂ）は、（ａ）に示したＰＬＬ部における各々のＰＬＬ回路の動作帯域を示すグラフである。 （ａ）は、本発明の第１の実施形態に係る送信装置におけるＰＬＬ部の変形例を示すブロック図である。（ｂ）は、（ａ）に示したＰＬＬ部における各々のＰＬＬ回路の動作帯域を示すグラフである。 本発明の第１の実施形態に係る送信装置の周波数変換部の構成例を示すブロック図である。 （ａ）は、本発明の第１の実施形態に係る送信装置における制御部の構成例を示すブロック図である。（ｂ）は、本発明の第１の実施形態に係る送信装置における制御部の変形例を示すブロック図である。 本発明の第１の実施形態に係る送信装置及び受信装置をカメラリンクケーブルに応用する際の、送受信システムの構成を示すブロック図である。 本発明の第１の実施形態に係る送信装置及び受信装置におけるクロック信号の周波数を、他のシステムと共有するためのシステム構成を示すブロック図である。 本発明の第２の実施形態に係る送信装置及び受信装置の構成を示すブロック図である。 本発明の第２の実施形態に係る送信装置におけるジッタ除去部の構成例を示すブロック図である。 本発明の第２の実施形態に係る送信装置における、クロック信号の周波数のレンジと、周波数判定回路から出力されるカウント値のレンジと、ジッタ除去部を構成する各分周回路の分周比との対応関係の一例を示すテーブルである。 （ａ）は、本発明の第２の実施形態に係る送信装置における、クロック信号の周波数のレンジと、周波数判定回路から出力されるカウント値のレンジと、リンクコマンドとの対応関係の一例を示すテーブルである。（ｂ）は、本発明の第２の実施形態に係る受信装置における、リンクコマンドと、ジッタ除去部を構成する各分周回路の分周比との対応関係の一例を示すテーブルである。 本発明の第３の実施形態に係る送信装置及び受信装置の構成を示すブロック図である。 （ａ）は、本発明の第３の実施形態に係る送信装置における、クロック信号の周波数のレンジと、周波数判定回路から出力されるカウント値のレンジと、リンクコマンドとの対応関係の一例を示すテーブルである。（ｂ）は、本発明の第３の実施形態に係る受信装置における、リンクコマンドと、ジッタ除去部を構成する各分周回路の分周比との対応関係の一例を示すテーブルである。 本発明の第３の実施形態に係る送信装置におけるジッタ除去部の変形例を示すブロック図である。 本発明の第３の実施形態に係る送信装置における、クロック信号の周波数のレンジと、周波数判定回路から出力されるカウント値のレンジと、ジッタ除去部を構成する各分周回路のＮ数及びＭ数との対応関係の一例を示すテーブルである。 （ａ）は、本発明の第３の実施形態に係る送信装置における、クロック信号の周波数のレンジと、周波数判定回路から出力されるカウント値のレンジと、リンクコマンドとの対応関係の一例を示すテーブルである。（ｂ）は、本発明の第２の実施形態に係る受信装置における、リンクコマンドと、ジッタ除去部を構成する各分周回路のＮ数及びＭ数との対応関係の一例を示すテーブルである。
≪第１の実施形態≫
本発明の第１の実施形態について、図面に基づいて説明すれば以下のとおりである。
〔送信装置及び受信装置の構成〕
本実施形態に係る送信装置１及び受信装置２の構成について、図１を参照して説明する。図１は、送信装置１及び受信装置２の各部の構成を示すブロック図である。送信装置１は、データ信号Ｘを受信装置２に送信するための装置であり、受信装置２は、データ信号Ｘを送信装置１から受信するための装置である。
なお、データ信号Ｘは、電気信号であってもよいし、光信号であってもよい。また、データ信号Ｘは、シリアル信号であってもよいし、パラレル信号であってもよい。例えば、送信装置１をカメラリンクのカメラ側コネクタとして利用する場合、データ信号Ｘは、４対の電気信号線を用いて伝送されるパラレル信号（データ信号Ｘ０〜３）、又は、上記のパラレル信号をシリアル化することにより得られたシリアル信号であって、１本又は１対（差動方式の場合）の電気信号線を用いて伝送されるシリアル信号となる。また、送信装置１を光化カメラリンクのカメラ側コネクタとして利用する場合、データ信号Ｘは、上記のシリアル信号をＥ／Ｏ変換（電気／光変換）することにより得られた光信号であって、１本の光ファイバを用いて伝送される光信号となる。
送信装置１は、図１に示すように、送信器１１と、制御部１２と、を備えている。送信器１１は、データ信号送信部１１１と、ＰＬＬ部１１２と、周波数変換部１１３と、を備えている。送信装置１を構成する各ブロックの機能を説明すれば、以下の通りである。
データ信号送信部１１１は、後述するＰＬＬ部１１２にて生成されたクロック（第１のクロック）ＣＬＫ１を用いて、外部機器（例えば、カメラ）から与えられたデータ信号Ｘを受信装置２に送信するための手段である。
ＰＬＬ部１１２は、データ信号Ｘと共に与えられたクロック信号Ｘclkに基づき第１のクロックＣＬＫ１を生成するための手段である。本実施形態において、ＰＬＬ部１１２は、クロック信号Ｘclkを逓倍（例えば、７倍、あるいは、２分の７倍）することによって、クロック信号Ｘclkよりも周波数の高いクロックＣＬＫ１を生成する。ＰＬＬ部１１２は、切り替え可能な複数の動作帯域を有している。本実施形態において、ＰＬＬ部１１２は、切り替え可能な２つの動作帯域であって、互いに重複する２つの動作帯域を有している。ＰＬＬ部１１２にて生成されたクロックＣＬＫ１は、データ信号送信部１１１に供給される。なお、ＰＬＬ部１１２の具体例については、参照する図面を代えて後述する。
周波数変換部１１３は、外部機器から与えられたクロック信号Ｘclkを、後述するクロックＣＬＫ２（制御部１２の動作クロック）の周波数の１／２以下の周波数を有する中間クロック信号Ｍclkに変換するための手段である。周波数変換部１１３にて得られた中間クロック信号Ｍclkは、制御部１２へ供給される。なお、周波数変換部１１３の具体例については、参照する図面を代えて後述する。
制御部１２は、ＯＳＣ（発振回路とも呼ぶ）を備えており、クロックＣＬＫ１とは独立なクロック（第２のクロック）ＣＬＫ２を用いて、クロック信号Ｘclkの周波数を計測する機能を有している。本実施形態において、制御部１２は、周波数変換部１１３にて得られた中間クロック信号Ｍclkを参照することによって、クロック信号Ｘclkの周波数を計測する。また、制御部１２は、ＰＬＬ部１１２の動作帯域を、計測したクロック信号Ｘclkの周波数を含む動作帯域に切り替える機能を有している。本実施形態において、制御部１２は、計測したクロック信号Ｘclkの周波数が予め定められた周波数ｆ０（ＰＬＬ部１１２が有する２つの動作帯域の重複部分に含まれる）を上回るときに、ＰＬＬ部１１２の動作帯域を高周波側の動作帯域に切り替え、計測したクロック信号Ｘclkの周波数が上記周波数ｆ０よりも小さいときに、ＰＬＬ部１１２の動作帯域を低周波側の動作帯域に切り替える。更に、制御部１２は、ＰＬＬ部１１２の切り替え後の動作帯域を示す帯域情報を受信装置２に提供する機能を有している。
なお、制御部１２が受信装置２に提供する情報は、ＰＬＬ部１１２の切り替え後の動作帯域を直接的に示す情報であってもよいし、ＰＬＬ部１１２の切り替え後の動作帯域を間接的に示す情報（例えば、計測したクロック信号Ｘclkの周波数）であってもよい。要するに、ＰＬＬ部１１２において何れの動作帯域が選択されているかを、受信装置２が特定可能な情報であれば、どのような情報であってもよい。
なお、本実施形態において周波数変換部１１３を設けているのは、クロック信号Ｘclkの周波数（クロック信号Ｘclkの周波数が変動する場合にはその変動範囲の上限値）（例えば、８５ＭＨｚ）が制御部１２のクロックＣＬＫ２の周波数（例えば、２５ＭＨｚ）の１／２を上回る場合（すなわち、クロックＣＬＫ２を用いてクロック信号Ｘclkの周波数を計測することが困難になる場合）を想定しているからである。本実施形態のように、周波数の上限値が制御部１２のクロックＣＬＫ２の周波数の１／２を上回らない中間クロック信号Ｍclkを生成する構成（例えば、クロック信号Ｘclkの周波数を２ｍ分周（ｍは３以上の整数）する構成）を採用すれば、このような場合であっても、制御部１２によってクロック信号Ｘclkの周波数を正しく計測することができる。
受信装置２は、図１に示すように、受信器２１と、制御部２２と、を備えている。受信器２１は、データ信号受信部２１１と、受信処理部２１２と、ＰＬＬ部２１３と、を備えている。受信装置２を構成する各ブロックの機能を説明すれば、以下の通りである。
データ信号受信部２１１は、データ信号Ｘを参照してクロックＣＬＫ１を再生すると共に、再生したクロックＣＬＫ１を用いてデータ信号Ｘを受信する。本実施形態において、データ信号受信部２１１は、ＣＤＲ（Clock Data Recovery）機能により、クロックＣＬＫ１を再生する。データ信号受信部２１１により再生されたクロックＣＬＫ１は、ＰＬＬ部２１３に供給される。また、データ信号受信部２１１により受信されたデータ信号Ｘは、受信処理部２１２に供給される。
ＰＬＬ部２１３は、データ信号受信部２１１が再生したクロックＣＬＫ１に基づきクロック信号Ｘclkを復元するための手段である。本実施形態において、ＰＬＬ部２１３は、クロックＣＬＫ１の周波数を分周（例えば、７分の１倍、あるいは、７分の２倍）することによって、クロックＣＬＫ１よりも周波数の低いクロック信号Ｘclkを復元する。このＰＬＬ部２１３は、送信装置１のＰＬＬ部１１２と同様、切り替え可能な複数の動作帯域を有する。本実施形態において、ＰＬＬ部２１３は、互いに重複する２つの動作帯域を有している。ＰＬＬ部２１３により復元されたクロック信号Ｘclkは、受信処理部２１２に供給される。
受信処理部２１２は、ＰＬＬ部２１３が復元したクロック信号Ｘclkを用いて、データ信号受信部２１１が受信したデータ信号Ｘの受信処理を行う。受信処理部２１２にて実行される受信処理としては、例えば、データとクロックの同期を取って出力する処理が挙げられる。受信処理部２１２により受信処理が行われたデータ信号Ｘ、及び、ＰＬＬ部２１３により復元されたクロック信号Ｘclkは、外部機器（例えば、グラバ）に与えられる。
制御部２２は、送信装置１の制御部１２から、送信装置１のＰＬＬ部１１２の動作帯域を示す帯域情報を取得する機能を有している。また、制御部２２は、ＰＬＬ部２１３の動作帯域を、送信装置１の制御部１２から取得した帯域情報の示す動作帯域に切り替える機能を有している。本実施形態において、制御部２２は、送信装置１の制御部１２から取得した帯域情報が送信装置１のＰＬＬ部１１２の有する複数の動作帯域のうち、高周波側の動作帯域を直接的または間接的に示しているときに、ＰＬＬ部２１３の動作帯域を高周波側の動作帯域に切り替える。制御部２２は、送信装置１の制御部１２から取得した帯域情報が、送信装置１のＰＬＬ部１１２の有する複数の動作帯域のうち低周波側の動作帯域を直接的または間接的に示しているときに、ＰＬＬ部２１３の動作帯域を低周波側の動作帯域に切り替える。
送信装置１の制御部１２は、クロックＣＬＫ１とは独立なクロックＣＬＫ２を用いるため、クロック信号Ｘclkの周波数を正確に判定することができる。また、送信装置１は、ＰＬＬ部１１２の動作帯域を、計測したクロック信号Ｘclkの周波数を含む動作帯域に切り替えると共に、ＰＬＬ部１１２の切り替え後の動作帯域を示す帯域情報を、受信装置２に提供する。受信装置２は、ＰＬＬ部２１３の動作帯域を、送信装置１から取得した帯域情報の示す動作帯域に切り替える。上記のように構成された送信装置１及び受信装置２によれば、送信装置１のＰＬＬ部１１２の動作帯域と、受信装置２のＰＬＬ部２１３の動作帯域と、を同一の帯域に設定することができるため、送信装置と受信装置との間のデータ送受信時における通信の安定性を高めることができる。
〔送信装置１の変形例〕
以下では、本実施形態に係る送信装置１及び受信装置２の変形例の構成について、図２を参照して説明する。図２は、送信装置１及び受信装置２の各部の構成を示すブロック図である。なお、本変形例において、上述の実施形態にて説明した部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。本実施形態において特筆すべきは、図１に示した構成と異なり、送信装置１が周波数変換部１１３を備えていないことである。
クロック信号Ｘclkの周波数（クロック信号Ｘclkの周波数が変動する場合にはその変動範囲の上限値）（例えば、８５ＭＨｚ）が制御部１２のクロックＣＬＫ２の周波数（例えば、１ＧＨｚ）の１／２を上回ることがない場合、本変形例に示すように、周波数変換部１１３を省略したとしても、制御部１２によってクロック信号Ｘclkの周波数を正しく計測することができる。
〔ＰＬＬ部１１２の構成例〕
以下では、ＰＬＬ部１１２の構成例について、図３を参照して説明する。図３の（ａ）は、送信装置１におけるＰＬＬ部１１２の構成例を示すブロック図である。図３の（ｂ）は、図３の（ａ）に示したＰＬＬ部１１２における各々のＰＬＬ回路の動作帯域を示すグラフである。
ＰＬＬ部１１２は、図３の（ａ）に示すように、ＰＬＬ回路１１２ａ（第１のＰＬＬ回路）と、周波数変換回路１１２ｂと、ＰＬＬ回路１１２ｃ（第２のＰＬＬ回路）と、スイッチ１１２ｄと、を備えている。ＰＬＬ部１１２を構成する各ブロックの機能を説明すれば、以下の通りである。なお、ＰＬＬ部１１２は、例えば、ＦＰＧＡ（Field Programmable Gate Array）を用いることにより実現されるが、本発明はこれに限定されるものではない。
ＰＬＬ回路１１２ａは、クロック（第１の原クロック）ＣＬＫ３’を生成するための手段である。本実施形態において、ＰＬＬ回路１１２ａは、クロック信号Ｘclkの周波数を１４逓倍することにより、クロック信号Ｘclkよりも周波数の高いクロックＣＬＫ３’を生成する。本実施形態において、ＰＬＬ回路１１２ａは、図３の（ｂ）に示すように、２０ＭＨｚ以上、７０ＭＨｚ以下の動作帯域（第１の動作帯域）を有している。ＰＬＬ回路１１２ａにより生成されたクロックＣＬＫ３’は、周波数変換回路１１２ｂに供給される。
ＰＬＬ回路１１２ｃは、クロック（第２の原クロック）ＣＬＫ４を生成するための手段である。本実施形態において、ＰＬＬ回路１１２ｃは、クロック信号Ｘclkの周波数を７逓倍することにより、クロック信号Ｘclkよりも周波数の高いクロックＣＬＫ４を生成する。本実施形態において、ＰＬＬ回路１１２ｃは、図３の（ｂ）に示すように、ＰＬＬ回路１１２ａの動作帯域と一部重複した動作帯域であって、５０ＭＨｚ以上、８５ＭＨｚ以下の動作帯域（第２の動作帯域）を有している。ＰＬＬ回路１１２ｃにより生成されたクロックＣＬＫ４は、スイッチ１１２ｄの一端に供給される。
周波数変換回路１１２ｂは、ＰＬＬ回路１１２ａとスイッチ１１２ｄとの間に介在する周波数変換回路であって、スイッチ１１２ｄに入力されるクロックＣＬＫ３の周波数とスイッチ１１２ｄに入力されるクロックＣＬＫ４の周波数とを一致させるための手段である。本実施形態において、周波数変換回路１１２ｂは、ＰＬＬ回路１１２ａが生成したクロックＣＬＫ３’を（７／１４）倍、すなわち（１／２）倍することにより、ＰＬＬ回路１１２ｃにより生成されたクロックＣＬＫ４の周波数と一致する周波数を有するクロックＣＬＫ３を生成する。周波数変換回路１１２ｂにより生成されたクロックＣＬＫ３は、スイッチ１１２ｄの他端に供給される。
スイッチ１１２ｄは、ＰＬＬ回路１１２ａをデータ信号送信部１１１に接続するか、ＰＬＬ回路１１２ｃをデータ信号送信部１１１に接続するかを切り替えるための手段である。本実施形態において、スイッチ１１２ｄは、制御部１２により制御されている。制御部１２によるスイッチ１１２ｄの切り替え方法について、図３の（ｂ）を参照して説明する。
本実施形態において、制御部１２は、ＰＬＬ部１１２の動作帯域を、計測したクロック信号Ｘclkの周波数を含む動作帯域に切り替える機能を有している。ＰＬＬ回路１１２ａと、ＰＬＬ回路１１２ｃとは、図３の（ｂ）に示すように、一部重複した動作帯域を有している。制御部１２は、計測したクロック信号Ｘclkの周波数が予め定められた周波数ｆ０（ＰＬＬ部１１２が有する２つの動作帯域の重複部分に含まれる）を上回るときに、ＰＬＬ部１１２の動作帯域を高周波側の動作帯域に切り替え、計測したクロック信号Ｘclkの周波数が上記周波数ｆ０よりも小さいときに、ＰＬＬ部１１２の動作帯域を低周波側の動作帯域に切り替える。本実施形態において、上記周波数ｆ０として、６０ＭＨｚを用いているが、本発明はこれに限定されるものではなく、ＰＬＬ回路１１２ａと、ＰＬＬ回路１１２ｃとの重複する動作帯域に含まれる値を閾値として用いればよい。例えば、本実施形態においては、ＰＬＬ回路１１２ｃの動作帯域の下限値と、ＰＬＬ回路１１２ａの動作帯域の上限値との間、すなわち、５０ＭＨｚ以上、７０ＭＨｚ以下のいずれかの値を上記周波数ｆ０として用いればよい。なお、本実施形態のように、ＰＬＬ回路１１２ｃの動作帯域の下限値と、ＰＬＬ回路１１２ａの動作帯域の上限値との略中央値を閾値として用いることが好ましい。上記略中央値を閾値として用いることにより、温度やノイズ等の環境条件に対するマージンを大きく取ることができるため、誤動作等の問題が起きにくくなるという効果を奏する。
本実施形態において、制御部１２が計測したクロック信号Ｘclkの周波数が６０ＭＨｚ以上である場合、制御部１２は、ＰＬＬ回路１１２ｃにより生成されたクロックＣＬＫ４をクロックＣＬＫ１としてデータ信号送信部１１１に供給するように、スイッチ１１２ｄを切り替える。制御部１２が計測したクロック信号Ｘclkの周波数が６０ＭＨｚ未満である場合、制御部１２は、周波数変換回路１１２ｂにより生成されたクロックＣＬＫ３をクロックＣＬＫ１としてデータ信号送信部１１１に供給するように、スイッチ１１２ｄを切り替える。
したがって、制御部１２は、ＰＬＬ部１１２の動作帯域を好適に切り替えることができる。
〔ＰＬＬ部１１２の変形例〕
以下では、ＰＬＬ部１１２の変形例について、図４を参照して説明する。図４の（ａ）は、送信装置１におけるＰＬＬ部１１２の変形例を示すブロック図である。図４の（ｂ）は、図４の（ａ）に示したＰＬＬ部１１２における各々のＰＬＬ回路の動作帯域を示すグラフである。本変形例において特筆すべきは、ＰＬＬ部１１２が、周波数変換回路を複数備えている点である。
ＰＬＬ部１１２は、図４の（ａ）に示すように、ＰＬＬ回路１１２ａと、周波数変換回路１１２ｂと、ＰＬＬ回路１１２ｃと、スイッチ１１２ｄと、周波数変換回路１１２ｅと、を備えている。本変形例において、上述の実施形態にて説明した部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。なお、本変形例に係るＰＬＬ部１１２も、例えば、ＦＰＧＡ（Field Programmable Gate Array）を用いることにより実現されるが、本発明はこれに限定されるものではない。
ＰＬＬ回路１１２ａは、クロックＣＬＫ３’を生成するための手段である。本変形例において、ＰＬＬ回路１１２ａは、クロック信号Ｘclkの周波数を２８逓倍することにより、クロック信号Ｘclkよりも周波数の高いクロックＣＬＫ３’を生成する。本変形例において、ＰＬＬ回路１１２ａは、図４の（ｂ）に示すように、２０ＭＨｚ以上、７０ＭＨｚ以下の動作帯域を有している。ＰＬＬ回路１１２ａにより生成されたクロックＣＬＫ３’は、周波数変換回路１１２ｂに供給される。
ＰＬＬ回路１１２ｃは、クロックＣＬＫ４’を生成するための手段である。本変形例において、ＰＬＬ回路１１２ｃは、クロック信号Ｘclkの周波数を１４逓倍することにより、クロック信号Ｘclkよりも周波数の高いクロックＣＬＫ４’を生成する。本変形例において、ＰＬＬ回路１１２ｃは、図４の（ｂ）に示すように、ＰＬＬ回路１１２ａの動作帯域と一部重複した動作帯域であって、５０ＭＨｚ以上、８５ＭＨｚ以下の動作帯域を有している。ＰＬＬ回路１１２ｃにより生成されたクロックＣＬＫ４は、周波数変換回路１２ｅに供給される。
周波数変換回路１１２ｂ及び周波数変換回路１１２ｅは、ＰＬＬ回路１１２ａとスイッチ１１２ｄとの間、及び、ＰＬＬ回路１１２ｃとスイッチ１１２ｄとの間の何れか一方又は両方に介在する周波数変換回路であって、スイッチ１１２ｄに入力されるクロックＣＬＫ３の周波数とスイッチ１１２ｄに入力されるクロックＣＬＫ４の周波数とを一致させるための手段である。
本変形例において、周波数変換回路１１２ｂは、ＰＬＬ回路１１２ａとスイッチ１１２ｄとの間に介在しており、ＰＬＬ回路１１２ａが生成したクロックＣＬＫ３’を（１／４）倍することによりＣＬＫ３を生成する。周波数変換回路１１２ｂにより生成されたクロックＣＬＫ３は、スイッチ１１２ｄの他端に供給される。
また、本変形例において、周波数変換回路１１２ｅは、ＰＬＬ回路１１２ｃとスイッチ１１２ｄとの間に介在しており、ＰＬＬ回路１１２ｃが生成したクロックＣＬＫ４’を（１／２）倍することによりＣＬＫ４を生成する。周波数変換回路１１２ｅにより生成されたクロックＣＬＫ４は、スイッチ１１２ｄの他端に供給される。
本変形例において、上述した処理により、周波数変換回路１１２ｂにより生成されたクロックＣＬＫ３の周波数と、周波数変換回路１１２ｅにより生成されたクロックＣＬＫ４の周波数とは一致している。
スイッチ１１２ｄは、ＰＬＬ回路１１２ａをデータ信号送信部１１１に接続するか、ＰＬＬ回路１１２ｃをデータ信号送信部１１１に接続するかを切り替えるための手段である。本変形例においても、スイッチ１１２ｄは、制御部１２により制御されている。制御部１２によるスイッチ１１２ｄの切り替え方法については、図３に示した例と同様であるため説明を省略する。
なお、図３及び図４においては、（１）第１のＰＬＬ回路１１２ａと、（２）第２のＰＬＬ回路１１２ｃと、（３）何れのＰＬＬ回路をデータ信号送信部１１１に接続するかを切り替えるスイッチ１１２ｄとを含むＰＬＬ部１１２の構成例について説明したが、ＰＬＬ部１１２の構成はこれに限定されるものではない。すなわち、例えば、第１のＰＬＬ回路として動作するか第２のＰＬＬ回路として動作するかを再構築（Reconfiguration）処理により切り替えられるＦＰＧＡ（Field Programmable Gate Array）をＰＬＬ部１１２として用いても構わない。
以下では、周波数変換部１１３の構成例について、図５を参照して説明する。図５は、送信装置１の周波数変換部１１３の構成例を示すブロック図である。
図５において、周波数変換部１１３は、２１６分周回路１１３ａを備えている。周波数変換部１１３を構成する各ブロックの機能を説明すれば、以下の通りである。なお、周波数変換部１１３は、例えば、ＦＰＧＡ（Field Programmable Gate Array）を用いることにより実現されるが、本発明はこれに限定されるものではない。
２１６分周回路１１３ａは、クロック信号Ｘclkの周波数を（１／２１６）倍、すなわち（１／６５５３６）倍に変換することにより、中間クロック信号Ｍclkを生成するための手段である。２１６分周回路１１３ａにより生成された中間クロック信号Ｍclkは、制御部１２に供給される。中間クロック信号Ｍclkの波形は、クロック信号Ｘclkの波形を時間軸方向に引き伸ばしたものになる。
図５に示す例において、制御部１２は、中間クロック信号Ｍclkを参照して、クロック信号Ｘclkの周波数を計測する機能を有している。制御部１２は、クロックＣＬＫ１とは独立なクロックＣＬＫ２を用いてクロック信号Ｘclkの周波数を計測する。本実施形態において、中間クロック信号Ｍclkのパルス幅が１．０９ｍｓであり、予め定められた数が２１６（６５５３６）である場合に、制御部１２は、クロックＣＬＫ１とは独立なクロックＣＬＫ２を用いて、（６５５３６／１．０９ｍｓ）＝６０ＭＨｚとして、クロック信号Ｘclkの周波数を計測する。なお、制御部１２がクロック信号Ｘclkの周波数を計測した後の処理については、上述した説明と同様であるため省略する。
〔制御部１２の構成例〕
以下では、制御部１２の構成例について、図６を参照して説明する。図６の（ａ）は、本実施形態に係る送信装置における制御部１２の構成例を示すブロック図である。図６の（ｂ）は、本発明の一実施形態に係る送信装置における制御部１２の変形例を示すブロック図である。
図６の（ａ）に示す例（以下では、構成例（ａ）とも呼ぶ）において、制御部１２は、ＭＣＵ１２１と、ＯＳＣ１２２と、を備えている。制御部１２を構成する各ブロックの機能を説明すれば、以下の通りである。
ＯＳＣ１２２は、クロックＣＬＫ１とは独立なクロックＣＬＫ２を生成するための発振回路である。ＭＣＵ１２１は、ＯＳＣ１２２により生成されたクロックＣＬＫ２を用いて、クロック信号Ｘclkの周波数を計測する機能を有している。構成例（ａ）において、ＭＣＵ１２１は、図示しない入力ピンおよび図示しないＩＮＴピン（割り込みピン）を備えている。
構成例（ａ）において、クロックＣＬＫ２の周波数が、クロック信号Ｘclkの周波数よりも低い場合には、ＭＣＵ１２１は、周波数変換部１１３にて得られた中間クロック信号Ｍclkを参照することによって、クロック信号Ｘclkの周波数を計測する。また、クロックＣＬＫ２の周波数が、クロック信号Ｘclkの周波数よりも高い場合には、ＭＣＵ１２１は、与えられたクロック信号Ｘclkを参照することによって、クロック信号Ｘclkの周波数を計測する。
構成例（ａ）において、周波数変換部１１３にて得られた中間クロック信号Ｍclkまたはクロック信号Ｘclkが、ＭＣＵ１２１の入力ピンに供給された場合、ＭＣＵ１２１は、供給された中間クロック信号Ｍclkまたはクロック信号Ｘclkの入力レベルを参照することによって、クロック信号Ｘclkの周波数を計測する。
また、構成例（ａ）において、周波数変換部１１３にて得られた中間クロック信号Ｍclkまたはクロック信号Ｘclkが、ＭＣＵ１２１のＩＮＴピンに供給された場合、ＭＣＵ１２１は、割り込み処理により、供給された中間クロック信号Ｍclkまたはクロック信号Ｘclkの信号の立ち上がり及び立下がりタイミングを参照することによって、クロック信号Ｘclkの周波数を計測する。
ＭＣＵ１２１は、ＰＬＬ部１１２の動作帯域を、計測したクロック信号Ｘclkの周波数を含む動作帯域に切り替える機能を有している。構成例（ａ）において、ＭＣＵ１２１は、計測したクロック信号Ｘclkの周波数が予め定められた周波数ｆ０（ＰＬＬ部１１２が有する２つの動作帯域の重複部分に含まれる）を上回るときに、ＰＬＬ部１１２の動作帯域を高周波側の動作帯域に切り替え、計測したクロック信号Ｘclkの周波数が上記周波数ｆ０よりも小さいときに、ＰＬＬ部１１２の動作帯域を低周波側の動作帯域に切り替える。更に、ＭＣＵ１２１は、ＰＬＬ部１１２の切り替え後の動作帯域を示す帯域情報を受信装置２の備える制御部２２に提供する機能を有している。
図６の（ｂ）に示す例（以下では、構成例（ｂ）とも呼ぶ）において、制御部１２は、ＭＣＵ１２１と、ＯＳＣ１２２と、レジスタ回路１２３と、ＯＳＣ１２４と、を備えている。制御部１２を構成する各ブロックの機能を説明すれば、以下の通りである。
ＯＳＣ１２４は、クロックＣＬＫ１とは独立なクロックＣＬＫ２（第２のクロック）を生成するための発振回路である。レジスタ回路１２３は、ＯＳＣ１２４により生成されたクロックＣＬＫ４を用いて、クロック信号Ｘclkの周波数を計測する機能を有している。
構成例（ｂ）において、クロックＣＬＫ２の周波数が、クロック信号Ｘclkの周波数よりも低い場合には、レジスタ回路１２３は、クロックＣＬＫ２を用いて周波数変換部１１３にて得られた中間クロック信号Ｍclkを参照することによって、クロック信号Ｘclkの周波数を計測する。また、クロックＣＬＫ２の周波数が、クロック信号Ｘclkの周波数よりも高い場合には、レジスタ回路１２３は、クロックＣＬＫ２を用いてクロック信号Ｘclkの周波数を計測する。
レジスタ回路１２３は、ＰＬＬ部１１２の動作帯域を、計測したクロック信号Ｘclkの周波数を含む動作帯域に切り替える機能を有している。構成例（ｂ）において、レジスタ回路１２３は、計測したクロック信号Ｘclkの周波数が予め定められた周波数ｆ０（ＰＬＬ部１１２が有する２つの動作帯域の重複部分に含まれる）を上回るときに、ＰＬＬ部１１２の動作帯域を高周波側の動作帯域に切り替え、計測したクロック信号Ｘclkの周波数が上記周波数ｆ０よりも小さいときに、ＰＬＬ部１１２の動作帯域を低周波側の動作帯域に切り替える。
また、レジスタ回路１２３は、計測されたクロック信号Ｘclkの周波数を示す周波数データを生成する。レジスタ回路１２３により生成された周波数データは、Ｉ２Ｃデータバスにより接続されたＭＣＵ１２１に供給される。なお、レジスタ回路１２３が生成する周波数データとしては、クロック信号Ｘclkの周波数を示す値であることが好ましいが、これに限定されるものではない。すなわち、ＭＣＵ１２１がクロック信号Ｘclkの周波数を特定することができるデータであればよく、クロック信号Ｘclkの周波数と一致する周波数を有する信号データでもよいし、クロック信号Ｘclkのパルス幅を示すデータでもよい。
構成例（ｂ）において、ＯＳＣ１２２は、クロックＣＬＫ１及びクロックＣＬＫ２とは独立なクロックＣＬＫ５を生成するための発振回路である。構成例（ｂ）においてＭＣＵ１２１は、クロックＣＬＫ５を用いて、レジスタ回路１２３から供給された周波数データを、受信装置２の備える制御部２２に送信する機能を有している。
〔カメラリンクシステムへの応用例〕
本実施形態に係る送信装置１及び受信装置２は、カメラリンクシステムに応用することができる。以下、本実施形態に係る送信装置１及び受信装置２のカメラリンクシステムへの応用例を、図７を参照して説明する。図７は、本実施形態に係る送信装置１及び受信装置２をカメラ側コネクタ及びグラバ側コネクタとして含むカメラリンクシステムのブロック図である。
送信装置１及び受信装置２は、図７に示すように、ケーブル３を介して互いに接続されている。以下では、送信装置１をカメラ側コネクタ１と呼称し、受信装置２をグラバ側コネクタ２と呼称する。ケーブル３は、カメラリンクによりカメラとグラバとを接続するためのケーブルである。
カメラ側コネクタ１には、送信器１１が内蔵されている。送信器１１は、カメラから取得した電気信号であるデータ信号Ｘ０〜Ｘ３及びクロック信号Ｘclkを送信するための送信器である。
送信器１１には、ケーブル３に収容されたケーブル３２が接続されている。送信器１１から送信されたデータ信号Ｘ０〜Ｘ３は、ケーブル３２を介してグラバ側に伝送される。ケーブル３２のグラバ側には、グラバ側コネクタ２に内蔵された受信器２１が接続されている。受信器２１は、受信したデータ信号Ｘ０〜Ｘ３と、復元したクロック信号Ｘclkと、をグラバに供給する。送信器１１に接続された制御部１２と、受信器２１に接続された制御部２２とは、ケーブル３１を介して内部リンク信号を送受信する。ここで、内部リンク信号は、規格（カメラリンク）により定められた制御信号（後述する制御信号ＣＣ０〜ＣＣ３等）以外の、外部（カメラ及びグラバ）からの参照が規格により定められていない内部的な制御情報を表す信号である。内部リンク信号として送受信可能な制御情報としては、例えば、温度、内部電圧、後述するＥ／Ｏ変換部及びＯ／Ｅ変換部のバイアス電流、変調電流、発光パワー、受光パワーなどの設定値又はモニタ値や、デシリアライザからのＬＯＣＫ信号などが挙げられる。本実施形態において、カメラ側コネクタ１は、送信器１１の備えるＰＬＬ部１１２の動作帯域を示す帯域情報を、他の制御情報と共に内部リンク信号としてグラバ側コネクタ２に供給する。ＰＬＬ部１１２の動作帯域を示す帯域情報を含む制御信号を取得したグラバ側コネクタ２は、受信器２１の備えるＰＬＬ部２１３の動作帯域を、該帯域情報の示す周波数を含む動作帯域に切り替える。
ケーブル３には、更に、下りシリアル信号を伝送するためのケーブル３３、制御信号ＣＣ０〜ＣＣ３を伝送するためのケーブル３４、及び、上りシリアル信号を伝送するためのケーブル３５が収容されている。ケーブル３に収容されている各ケーブル３１〜３５は、何れも電気信号線であるが、本発明はこれに限定されるものではない。例えば、各ケーブル３１〜３５の何れか、または全てを光ファイバに置き換える構成としてもよい。なお、高速信号線であるケーブル３２を光ファイバに置き換えてもよい。上記の場合には、カメラ側コネクタ１は、電気信号を光信号に変換するＥ／Ｏ変換部をさらに備え、かつ、グラバ側コネクタ２は、光信号を電気信号に変換するＯ／Ｅ変換部をさらに備える構成とすればよい。
上記のように構成された送受信システムにおいて、カメラ側コネクタ１の制御部１２と、グラバ側コネクタ２の制御部２２とは、ケーブル３１を介して接続されている。本実施形態において、制御部１２と制御部２２とは、内部リンク信号により、帯域情報を送受信する。したがって、上記のように構成された送受信システムは、送信装置と受信装置との間のデータ送受信時の通信の安定性を高めることができる。
〔他のシステムとの共有〕
以下では、送信装置１が計測した、クロック信号Ｘclkの周波数を他の機器と共有する場合について、図８を参照して説明する。図８は、本実施形態に係る送信装置１に与えられたクロック信号Ｘclkの周波数を、他のシステムと共有するためのシステム構成を示すブロック図である。
送信装置１と、受信装置２とは、図８に示すように、ケーブル３を介して接続されている。上述したように、送信装置１の備える制御部１２、および、受信装置２の備える制御部２２は、ケーブル３を介して、帯域情報を共有することにより、ＰＬＬ部１１２の動作帯域と、ＰＬＬ部２１３の動作帯域とを、同一に設定することができる。なお、ケーブル３としては、Ｂａｓｅケーブルが用いられており、送信装置１、受信装置２、及びケーブル３は、カメラリンクにおける「Base Configuration」を構成する。
本実施形態においては、送信装置１と受信装置２との間で送受信される帯域情報を、さらに他の装置とも共有することが可能である。本実施形態において、受信装置２の備える制御部２２は、図８に示すように、もう一つの受信装置５の備える制御部５２と同期用ケーブルを介して接続されている。受信装置５の備える制御部５２は、さらにケーブル６を介して、もう一つの送信装置４の備える制御部４２と接続されている。なお、ケーブル６が、Ｂａｓｅケーブルである場合は、図８に示すシステムは、カメラリンクにおける「Medium Configuration」を構成する。また、ケーブル６が、Ｆｕｌｌケーブルである場合は、図８に示すシステムは、カメラリンクにおける「Full Configuration」を構成する。送信装置４及び受信装置５は、送信装置１及び受信装置２とそれぞれ同様の機能を有しているため説明を省略する。
受信装置２と、受信装置５とが、同期用ケーブルを介して接続されていることにより、互いに異なる送受信システム間で、帯域情報を共有することができるため、より安定性の高い通信が可能となる。なお、本実施形態においては、２つの送受信システム間において、帯域情報を共有する場合について説明したが、本発明はこれに限定されるものではなく、２以上の複数の送受信システム間において、帯域情報を共有する構成を採用してもよい。
≪第２の実施形態≫
本発明の第２の実施形態について、図面に基づいて説明すれば以下のとおりである。
〔送信装置及び受信装置の構成〕
本発明の第２の実施形態に係る送信装置１’及び受信装置２’の構成について、図９を参照して説明する。図９は、本実施形態に係る送信装置１’及び受信装置２’の構成を示すブロック図である。
送信装置１’は、データ信号Ｘを受信装置２’に送信するための装置であり、送信器１１、制御部１２、及びジッタ除去部１３を備えている。本実施形態に係る送信装置１’が備える送信器１１及び制御部１２は、第１の実施形態に係る送信装置１（特に、図２に示す送信装置１）が備える送信器１１及び制御部１２と同一の機能を有するブロックであるので、ここではその説明を省略する。
ジッタ除去部１３は、クロック信号Ｘclkに含まれるジッタを除去するための構成である。本実施形態において、送信器１１に入力されるクロック信号は、ジッタ除去部１３によってジッタが除去されたクロック信号Ｘ’clkとなる。このジッタ除去部１３は、第１の実施形態におけるＰＬＬ部１１２と同様、動作帯域を切り替え可能に構成されている。なお、動作帯域を切り替え可能なジッタ除去部１３の構成例については、参照する図面を代えて後述する。
ジッタ除去部１３の動作帯域の切り替えは、制御部１２によって行われる。すなわち、制御部１２は、ジッタ除去部１３の動作帯域を、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じた動作帯域に切り替える。また、制御部１２は、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じたリンクコマンドを受信装置２’に提供する。リンクコマンドとジッタ除去部１３の動作帯域との間には、クロック信号Ｘclkの周波数を介した対応関係が存在するので、リンクコマンドは、ジッタ除去部１３の動作帯域を示す帯域情報と見做すことができる。なお、ジッタ除去部１３の動作帯域の切り替え、及び、リンクコマンドの具体例については、参照する図面を代えて後述する。
なお、制御部１２は、ＯＳＣを備えており、周波数判定回路１２５は、ＯＳＣにより発振されたクロックを用いて、クロック信号Ｘclkの周波数を判定（計測）する。
受信装置２’は、データ信号Ｘを送信装置１から受信するための装置であり、受信器２１、制御部２２、及びジッタ除去部２３を備えている。本実施形態に係る受信装置２’が備える受信器２１及び制御部２２は、第１の実施形態に係る受信装置２（特に、図２に示す送信装置２）が備える受信器２１及び制御部２２と同一の機能を有するブロックであるので、ここではその説明を省略する。ただし、受信器２１が備えるＰＬＬ部２１３（図９において不図示）は、ＰＬＬ回路と同等の機能を有するリタイミング回路や分周回路等に置き換えてもよい。
ジッタ除去部２３は、送信装置１’が備えるジッタ除去部１３と同様、クロック信号Ｘclkに含まれるジッタを除去するための構成である。本実施形態において、受信器２１から出力されたクロック信号Ｘclkは、ジッタ除去部２３によってジッタが除去された後、外部に出力される。このジッタ除去部２３も、送信装置１’が備えるジッタ除去部１３と同様、動作帯域を切り替え可能に構成されている。
ジッタ除去部２３の動作帯域の切り替えは、制御部２２によって行われる。すなわち、制御部２２は、ジッタ除去部２３の動作帯域を、送信装置１’から取得した帯域情報に応じた動作帯域に切り替える。これにより、送信装置１’が備えるジッタ除去部１３の動作帯域の設定と受信装置２’が備えるジッタ除去部２３の動作帯域の設定とが共通化される。
なお、本実施形態に係る送信装置１’の送信器１１は、第１の実施形態に係る送信装置１の送信器１１と同様、ＰＬＬ部１１２を備えている（図２参照）。そして、本実施形態に係る送信装置１’の制御部１２は、第１の実施形態に係る送信装置１の制御部１２と同様、ＰＬＬ部１１２の動作帯域を、クロック信号Ｘclkの周波数を含む動作帯域に切り替えると共に、切り替え後の動作帯域を示す帯域情報を受信装置２’に提供する。一方、本実施形態に係る受信装置２’の受信器２１は、第１の実施形態に係る受信装置２の受信器２１と同様、ＰＬＬ部２１３を備えている（図２参照）。そして、本実施形態に係る受信装置２’の制御部２２は、第１の実施形態に係る受信装置２の制御部２２と同様、上記の帯域情報を送信装置１’から取得すると共に、ＰＬＬ部２１３の動作帯域を、取得した帯域情報の示す動作帯域に切り替える。これにより、送信装置１’が備えるＰＬＬ部１１２の動作帯域の設定と、受信装置２’が備えるＰＬＬ部２１３の動作帯域の設定とがリンクされる。
このように、本実施形態においては、送信装置１’と受信装置２’とでジッタ除去部１３，２３の動作帯域の設定及びＰＬＬ部１１２，２１３の動作帯域の設定の両方がリンクされる。ただし、ＰＬＬ部１１２，２１３の動作帯域の設定をリンクするための構成を省略し、ジッタ除去部１３，２３の動作帯域の設定のみをリンクするようにしても構わない。
また、本実施形態に係る送信装置１’及び受信装置２’は、第１の実施形態に係る送信装置１及び受信装置２と同様、カメラリンクシステムに応用することができる（図７参照）。すなわち、本実施形態に係る送信装置１’及び受信装置２’は、カメラリンクシステムにおけるカメラ側コネクタ及びグラバ側コネクタとして利用することができる。この場合、上述したリンクコマンド（ジッタ処理部１３の動作帯域を示す帯域情報）は、例えば、他の制御情報と共に、内部リンク信号としてカメラ側コネクタである送信装置１’からグラバ側コネクタである受信装置２’に送信することができる。
〔ジッタ除去部１３の構成例〕
送信装置１’が備えるジッタ除去部１３の構成例について、図１０を参照して説明する。図１０は、ジッタ除去部１３の構成例を示すブロック図である。
ジッタ除去部１３は、動作帯域可変（分周比可変）なジッタクリーナであり、図１０に示すように、第１の分周回路１３１と、第２の分周回路１３２と、位相比較器１３３と、ループフィルタ１３４と、ＶＣＯ（電圧制御発振回路）１３５と、第３の分周回路１３６と、第４の分周回路１３７とを備えている。ジッタ除去部１３を構成する各ブロックの機能を説明すれば、以下のとおりである。
第１の分周回路１３１は、不図示のレジスタに書き込まれた値Ａを分周比とする分周比可変な分周回路であり、クロック信号Ｘclkを入力とし、そのＡ分の１倍の周波数を有するクロック信号を出力とする。第２の分周回路１３２は、不図示のレジスタに書き込まれた値Ｂを分周比とする分周比可変な分周回路であり、第３の分周回路１３６から出力されるクロック信号を入力とし、そのＢ分の１倍の周波数を有するクロック信号を出力とする。第１の分周回路１３１及び第２の分周回路１３２から出力されたクロック信号は、位相比較器１３３に入力される。
位相比較器１３３は、第１の分周回路１３１から出力されたクロック信号と第２の分周回路１３２から出力されたクロック信号との位相差に比例した値を有する位相差信号（具体的には、その電圧が位相差に比例する電圧信号）を生成する。位相比較器１３３にて生成された位相差信号は、ループフィルタ１３４によって平滑化された後、ＶＣＯ１３５に入力される。
ＶＣＯ１３５は、平滑化された位相差信号の値に比例した周波数を有するクロック信号を生成する。ＶＣＯ１３５にて生成されたクロック信号は、第３の分周回路１３６に入力される。
第３の分周回路１３６は、不図示のレジスタに書き込まれた値Ｃを分周比とする分周比可変な分周回路であり、ＶＣＯ１３５にて生成されたクロック信号を入力とし、そのＣ分の１倍の周波数を有するクロック信号を出力とする。第３の分周回路１３６から出力されたクロック信号は、第２の分周回路１３２に入力されると共に、第４の分周回路１３７に入力される。なお、第３の分周回路１３６の分周比Ｃは、固定であっても構わない。
第４の分周回路１３７は、不図示のレジスタに書き込まれた値Ｄを分周比とする分周比可変な分周回路であり、第３の分周回路１３６から出力されたクロック信号を入力とし、そのＤ分の１倍の周波数を有するクロック信号を出力とする。第４の分周回路１３７の出力は、ジッタ除去部１３の出力、すなわち、クロック信号Ｘ’clkとなる。
以上のように、ジッタ除去部１３は、第１の分周回路１３１から出力されたクロック信号と第２の分周回路１３２から出力されたクロック信号との位相差（周波数差）を０にする負帰還回路により構成されている。このため、第１の分周回路１３１に入力されるクロック信号Ｘclkの周波数をｆclkとし、ＶＣＯ１３５から出力されるクロック信号の周波数をｆvcoとすると、ｆclk／Ａ＝ｆvco／（Ｂ×Ｃ）となるように動作する。したがって、Ｂ＝Ａ×Ｄを満たすように分周比Ａ，Ｂ，Ｄが設定されていれば、ジッタ除去部１３から出力されるクロック信号Ｘ’clkの周波数ｆ’clk＝ｆvco／（Ｃ×Ｄ）は、ジッタ除去部１３に入力されるクロック信号Ｘclkの周波数ｆclkに一致する。
ループフィルタ１３４の時定数を大きくすれば、ジッタ除去部１３の応答速度が低下する。すなわち、ジッタ除去部１３の出力周波数ｆ’clkは、ジッタ除去部１３の入力周波数ｆclkに追従し難くなる。これにより、入力されるクロック信号Ｘclkにおける周波数の揺らぎを抑えること、すなわち、入力されるクロック信号Ｘclkに含まれるジッタを除去することが可能になる。
ジッタ除去部１３の動作帯域の切り替えは、レジスタに書き込まれた分周比Ａ，Ｂ，Ｃ，Ｄの書き換えによって実現される。クロック信号Ｘclkの周波数が高すぎる／低すぎる場合、位相比較器１３３に入力されるクロック信号の周波数がその動作帯域の上限値を上回る／下限値を下回る事態が生じ得る。しかしながら、ジッタ除去部１３の動作帯域をクロック信号Ｘclkに応じた動作帯域に切り替えることによって、すなわち、分周比Ａ，Ｂ，Ｃ，Ｄをクロック信号Ｘclkの周波数に応じた値に設定することによって、このような事態の発生を未然に防止することが可能になる。
なお、受信装置２’のジッタ除去部２３も、送信装置１’のジッタ除去部と同様に構成される。
〔ジッタ除去部１３の動作帯域の切り替え〕
上述したように、送信装置１’の制御部１２は、ジッタ除去部１３の動作帯域を、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じた動作帯域に切り替える。ジッタ除去部１３として図１０に示すジッタクリーナを用いる場合、ジッタ除去部１３を構成する４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄを、周波数判定回路１２５から出力されるカウント値のレンジに応じた値に切り替える。
クロック信号Ｘclkの周波数ｆclkのレンジと、周波数判定回路１２５から出力されるカウント値のレンジと、ジッタ除去部１３を構成する４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄとの対応関係の一例を、図１１に示す。
例えば、クロック信号Ｘclkの周波数ｆclkのレンジが１９ＭＨｚ以上２１ＭＨｚ以下である場合、周波数判定回路１２５から出力されるカウント値のレンジは、３Ｂ９１以上４３５Ｅ以下となる。このとき、制御部１２は、ジッタ除去部１３を構成する４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄを、それぞれ１００，５０００，２，５０に設定する。クロック信号Ｘclkの周波数ｆclkが２２ＭＨｚ以上である場合の動作もこれと同様である。
制御部１２は、クロック信号Ｘclkの周波数ｆclkが高いとき（具体的には４２ＭＨｚ以上のとき）、分周比Ａを大きな値（具体的には２００）に設定し、クロック信号Ｘclkの周波数ｆclkが低いとき（具体的には４１ＭＨｚ以下のとき）、分周比Ａを小さな値（具体的には１００）に設定する。これにより、位相比較器１３３に入力されるクロック信号の周波数を、位相比較器１３３の動作帯域内の値とすることが可能になる。また、制御部１２は、その他の分周比Ｂ，Ｃ，ＤをＢ＝Ａ×Ｄを満たすように設定する。これにより、ジッタ除去部１３から出力されるクロック信号Ｘ’clkの周波数ｆ’clkが、ジッタ除去部１３に入力されるクロック信号Ｘclkの周波数ｆclkに一致する。
〔リンクコマンドの具体例〕
上述したように、送信装置１’の制御部１２は、切り替え後のジッタ除去部１３の動作帯域を示す帯域情報を受信装置２’に提供する。ジッタ除去部１３として図１０に示すジッタクリーナを用いる場合、送信装置１’の制御部１２は、周波数判定回路１２５から出力されるカウント値のレンジに対応したリンクコマンドを受信装置２’に提供する。ジッタ除去部１３の動作帯域（ジッタ除去部１３を構成する４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄ）は、周波数判定回路１２５から出力されるカウント値のレンジに対応しているので（図１１参照）、周波数判定回路１２５から出力されるカウント値のレンジに対応したリンクコマンドによって、ジッタ除去部１３の動作帯域が示されることになる。
クロック信号Ｘclkの周波数ｆclkのレンジと、周波数判定回路１２５から出力されるカウント値のレンジと、送信装置１’の制御部１２が受信装置２’に提供するリンクコマンドとの対応関係を図１２の（ａ）に示す。
例えば、クロック信号Ｘclkの周波数ｆclkのレンジが１９ＭＨｚ以上２１ＭＨｚ以下である場合、周波数判定回路１２５から出力されるカウント値のレンジは、３Ｂ９１以上４３５Ｅ以下となる。このとき、送信装置１’の制御部１２は、４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄを、それぞれ１００，５０００，２，５０に設定すると共に（図１１参照）、リンクコマンドＥ０を受信装置２に提供する。クロック信号Ｘclkの周波数ｆclkが２２ＭＨｚ以上である場合の動作もこれと同様である。
受信装置２’の制御部２２は、ジッタ除去部２３の動作帯域（ジッタ除去部２３を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄ）を、送信装置１’から取得したリンクコマンドに応じて切り替える。
受信装置２’の制御部２２が送信装置１’から取得するリンクコマンドと、ジッタ除去部２３を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄとの対応関係を図１２（ｂ）に示す。
例えば、取得したリンクコマンドがＥ０である場合、受信装置２’の制御部２２は、ジッタ除去部２３を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄを、それぞれ１００，５０００，２，５０に設定する。これにより受信装置２’のジッタ除去部２３の動作帯域（ジッタ除去部２３を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄ）が、送信装置１’のジッタ除去部１３の動作帯域（ジッタ除去部１３を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄ）と一致する。クロック信号Ｘclkの周波数ｆclkが２２ＭＨｚ以上である場合の動作もこれと同様である。
≪第３の実施形態≫
本発明の第３の実施形態について、図面に基づいて説明すれば以下のとおりである。
〔送信装置及び受信装置の構成〕
本発明の第３の実施形態に係る送信装置１”及び受信装置２”の構成について、図１３を参照して説明する。図１３は、本実施形態に係る送信装置１”及び受信装置２”の構成を示すブロック図である。
送信装置１”は、データ信号Ｘを受信装置２”に送信するための装置であり、送信器１１、制御部１２、及びジッタ除去部１３を備えている。本実施形態に係る送信装置１”が備える送信器１１及び制御部１２は、第１の実施形態に係る送信装置１（特に、図２に示す送信装置１）が備える送信器１１及び制御部１２と同一の機能を有するブロックであるので、ここではその説明を省略する。また、本実施形態に係る送信装置１”が備えるジッタ除去部１３は、第２の実施形態に係る送信器１’が備えているジッタ除去部１３と同一の機能を有するブロックであるので、ここではその説明を省略する。
ジッタ除去部１３の動作帯域の切り替えは、第２の実施形態に係る送信装置１’と同様、制御部１２によって行われる。すなわち、制御部１２は、ジッタ除去部１３の動作帯域を、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じた動作帯域に切り替える。また、制御部１２は、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じたリンクコマンドを受信装置２”に提供する。リンクコマンドとジッタ除去部１３の動作帯域との間には、クロック信号Ｘclkの周波数を介した対応関係が存在するので、リンクコマンドは、ジッタ除去部１３の動作帯域を示す帯域情報と見做すことができる。
例えば、ジッタ除去部１３として図１０に示すジッタクリーナを用いる場合、制御部１２は、ジッタ除去部１３を構成する４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄを、周波数判定回路１２５から出力されるカウント値のレンジに応じた値に切り替える。クロック信号Ｘclkの周波数ｆclkのレンジと、周波数判定回路１２５から出力されるカウント値のレンジと、ジッタ除去部１３を構成する４つの分周回路１３１，１３２，１３６，１３７の分周比Ａ，Ｂ，Ｃ，Ｄとの対応関係については、図１１に例示したとおりである。周波数判定回路１２５から出力されるカウント値のレンジと、送信装置１”の制御部１２が受信装置２”に提供するリンクコマンドとの対応関係については、参照する図面を代えて後述する。
受信装置２”は、データ信号Ｘを送信装置１から受信するための装置であり、受信器２１”及び制御部２２を備えている。受信器２１”は、データ信号受信部２１１と、受信処理部２１２と、ＰＬＬ部２１３と、分周回路２１４と、ジッタ除去部２１５とを備えている。本実施形態に係る受信器２１”が備えるデータ信号受信部２１１及び受信処理部２１２は、第１の実施形態に係る受信器２１が備えるデータ信号受信部２１１及び受信処理部２１２と同一の機能を有するブロックであるので、ここではその説明を省略する。
分周回路２１４は、データ信号受信部２１１にて再生されたクロックＣＬＫ１から、その４分の１倍の周波数を有する、すなわち、クロック信号Ｘclkの８分の７倍の周波数を有するクロック（１／４）ＣＬＫ１を生成する。ジッタ除去部２１５は、分周回路２１４にて生成されたクロック（１／４）ＣＬＫ１に含まれるジッタを除去する。ＰＬＬ部２１３は、ジッタ除去部２１５にてジッタを除去されたクロック（１／４）ＣＬＫ１’から、クロック信号Ｘclkを復元する。なお、ＰＬＬ部２１３は、ＰＬＬ回路と同等の機能を有するリタイミング回路や分周回路等に置き換えてもよい。
このように、本実施形態においては、ジッタ除去部２１５の処理対象クロック（１／４）ＣＬＫの周波数がクロック信号Ｘclkの周波数の８分の７倍になる。したがって、比較的動作帯域の狭いジッタクリーナ、例えば、動作帯域が１９ＭＨｚ〜９０ＭＨｚ程度のジッタクリーナをジッタ除去部２１５として利用することが可能になる。なお、ジッタ除去部２１５として利用するジッタクリーナの動作帯域が十分に広い場合は、分周回路２１４を省略しても構わない。
ジッタ除去部２１５も、送信装置１”が備えるジッタ除去部１３と同様、動作帯域を切り替え可能に構成されている。ジッタ除去部２１５の動作帯域の切り替えは、制御部２２によって行われる。すなわち、制御部２２は、ジッタ除去部２１５の動作帯域を、送信装置１”から取得したリンクコマンドに応じた動作帯域に切り替える。
例えば、ジッタ除去部２１５として送信装置１”が備えるジッタ除去部１３と同一の構成を有するジッタクリーナを用いる場合、制御部２２は、ジッタ除去部２１５を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄを、送信装置１”から取得したリンクコマンドに応じた値に切り替える。送信装置１”から取得するリンクコマンドと、ジッタ除去部２１５を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄとの対応関係については、参照する図面を代えて後述する。
このように、ＰＬＬ部２１３の前段にジッタ除去部２１５を設ける構成を採用することによって、ＰＬＬ部２１３の後段にジッタ除去部２１５を設ける構成よりも安定した通信性能を得ることができる。
なお、本実施形態に係る送信装置１”の送信器１１は、第１の実施形態に係る送信装置１の送信器１１と同様、ＰＬＬ部１１２を備えている（図２参照）。そして、本実施形態に係る送信装置１”の制御部１２は、第１の実施形態に係る送信装置１の制御部１２と同様、ＰＬＬ部１１２の動作帯域を、クロック信号Ｘclkの周波数を含む動作帯域に切り替えると共に、切り替え後の動作帯域を示す帯域情報を受信装置２”に提供する。そして、本実施形態に係る受信装置２”の制御部２２は、第１の実施形態に係る受信装置２の制御部２２と同様、上記の帯域情報を送信装置１”から取得すると共に、ＰＬＬ部２１３の動作帯域を、取得した帯域情報の示す動作帯域に切り替える。これにより、送信装置１”が備えるＰＬＬ部１１２の動作帯域の設定と、受信装置２”が備えるＰＬＬ部２１３の動作帯域の設定とがリンクされる。
このように、本実施形態においては、送信装置１”と受信装置２”とでジッタ除去部１３，２１５の動作帯域の設定及びＰＬＬ部１１２，２１３の動作帯域の設定の両方がリンクされる。ただし、ＰＬＬ部１１２，２１３の動作帯域の設定をリンクするための構成を省略し、ジッタ除去部１３，２１５の動作帯域の設定のみをリンクするようにしても構わない。
また、本実施形態に係る送信装置１”及び受信装置２”は、第１の実施形態に係る送信装置１及び受信装置２と同様、カメラリンクシステムに応用することができる（図７参照）。すなわち、本実施形態に係る送信装置１”及び受信装置２”は、カメラリンクシステムにおけるカメラ側コネクタ及びグラバ側コネクタとして利用することができる。この場合、上述したリンクコマンド（ジッタ処理部１３の動作帯域を示す帯域情報）は、例えば、他の制御情報と共に、内部リンク信号としてカメラ側コネクタである送信装置１”からグラバ側コネクタである受信装置２”に送信することができる。
〔リンクコマンドの具体例〕
クロック信号Ｘclkの周波数ｆclkのレンジと、周波数判定回路１２５から出力されるカウント値のレンジと、送信装置１”の制御部１２が受信装置２”に提供するリンクコマンドとの対応関係を図１４（ａ）に示す。
例えば、クロック信号Ｘclkの周波数ｆclkのレンジが１９ＭＨｚ以上２０ＭＨｚ以下である場合、周波数判定回路１２５から出力されるカウント値のレンジは、３Ｅ７Ａ以上４３５Ｅ以下となる。このとき、送信装置１”の制御部１２は、リンクコマンドＦ０を受信装置２に提供する。クロック信号Ｘclkの周波数ｆclkが２１ＭＨｚ以上である場合の動作もこれと同様である。
受信装置２”の制御部２２が送信装置１”から取得するリンクコマンドと、２１５”を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄとの対応関係を図１４（ｂ）に示す。
例えば、取得したリンクコマンドがＦ０である場合、受信装置２”の制御部２２は、ジッタ除去部２１５を構成する４つの分周回路の分周比Ａ，Ｂ，Ｃ，Ｄを、それぞれ１００，５６００，２，５０に設定する。これにより、これら４つの分周回路の分周比から決まる受信装置２”のジッタ除去部２１５の動作帯域の中心周波数が、送信装置１”のジッタ除去部１３の動作帯域の中心周波数の約８分の７倍になる。
〔ジッタ除去部の変形例〕
本実施形態に係る送信装置１”が備えるジッタ除去部１３、及び、本実施形態に係る受信装置２”が備えるジッタ除去部２１５の変形例について、図１５を参照して説明する。図１５（ａ）は、送信装置１”が備えるジッタ除去部１３の変形例を示すブロック図であり、図１５（ｂ）は、受信装置２”が備えるジッタ除去部２１５の変形例を示すブロック図である。
本変形例に係る送信側のジッタ除去部１３は、図１５（ａ）に示すように、第１のＰＬＬ回路１３ａと、動作帯域不変（分周比不変）なジッタクリーナ１３ｂと、第２のＰＬＬ回路１３ｃとにより構成されている。
第１のＰＬＬ回路１３ａは、クロック信号Ｘclkを入力とし、そのＭ分のＮ倍の周波数を有する中間クロック信号を出力とするＰＬＬ回路である。第１のＰＬＬ回路１３ａのＮ数及びＭ数は、制御部２２によって設定される。第１のＰＬＬ回路１３ａから出力された中間クロック信号は、ジッタクリーナ１３ｂに入力される。
ジッタクリーナ１３ｂは、第１のＰＬＬ回路１３ａから出力された中間クロック信号に含まれるジッタを除去する。第２のＰＬＬ回路１３ｃは、ジッタクリーナ１３ｂから出力される中間クロック信号を入力とし、そのＮ分のＭ倍の周波数を有するクロック信号を出力とするＰＬＬ回路である。第２のＰＬＬ回路１３ｃのＮ数及びＭ数は、制御部２２によって設定される。
一方、本変形例に係る受信側のジッタ除去部２１５は、図１５（ｂ）に示すように、第１のＰＬＬ回路２１５ａと、動作帯域不変（分周比不変）なジッタクリーナ２１５ｂと、第２のＰＬＬ回路２１５ｃとにより構成されている。
第１のＰＬＬ回路２１５ａは、クロック（１／４）ＣＬＫ１を入力とし、そのＭ分のＮ倍の周波数を有する中間クロックを出力とするＰＬＬ回路である。第１のＰＬＬ回路２１５ａのＮ数及びＭ数は、制御部２２によって設定される。第１のＰＬＬ回路２１５から出力された中間クロックは、ジッタクリーナ２１５ｂに入力される。
ジッタクリーナ２１５ｂは、第１のＰＬＬ回路２１５ａから出力された中間クロック信号に含まれるジッタを除去する。第２のＰＬＬ回路２１５ｃは、ジッタクリーナ２１５ｂから出力される中間クロックを入力とし、そのＮ分のＭ倍の周波数を有するクロックを出力とするＰＬＬ回路である。第２のＰＬＬ回路２１５ｃのＮ数及びＭ数は、制御部２２によって設定される。
本変形例に係る送信側のジッタ除去部１３の動作帯域の切り替えは、ジッタ除去部１３を構成する２つのＰＬＬ回路１３ａ，１３ｃのＮ数及びＭ数を変更することによって実現される。ジッタクリーナ１３ｂの動作帯域が不変なので、クロック信号Ｘclkの周波数が高すぎる／低すぎる場合、ジッタクリーナに入力されるクロック信号の周波数がその動作帯域の上限値を上回る／下限値を下回る事態が生じ得る。しかしながら、ジッタ除去部１３の動作帯域をクロック信号Ｘclkの周波数に応じた動作帯域に切り替えることによって、すなわち、Ｎ数及びＭ数をクロック信号Ｘclkの周波数に応じた値に設定することによって、このような事態の発生を未然に防止することが可能になる。本変形例に係る受信側のジッタ除去部２１５の動作帯域の切り替えについても、同様のことが言える。
本変形例に係るジッタ除去部１３を備えた送信装置１”の制御部１２は、２つのＰＬＬ回路１３ａ，１３ｃのＭ数及びＮ数を、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じた値に設定すると共に、周波数判定回路１２５にて判定されたクロック信号Ｘclkの周波数に応じたリンクコマンドを受信装置２”に提供する。
クロック信号Ｘclkの周波数ｆclkのレンジと、周波数判定回路１２５から出力されるカウント値のレンジと、ジッタ除去部１３を構成する２つのＰＬＬ回路１３ａ，１３ｃのＮ数及びＭ数との対応関係の一例を、図１６に示す。また、クロック信号Ｘclkの周波数ｆclkのレンジと、周波数判定回路１２５から出力されるカウント値のレンジと、送信装置１”の制御部１２が受信装置２”に提供するリンクコマンドとの対応関係の一例を、図１７（ａ）に示す。
一方、本変形例に係るジッタ除去部２１５を備えた受信装置２”の制御部２２は、２つのＰＬＬ回路２１５ａ，２１５ｃのＭ数及びＮ数を、送信装置１”から取得したリンクコマンドに応じた値に設定する。
受信装置２”の制御部２２が送信装置１”から取得するリンクコマンドと、ジッタ除去部２１５を構成する２つのＰＬＬ回路２１５ａ，２１５ｃのＭ数及びＮ数との対応関係を、図１７（ｂ）に示す。
例えば、クロック信号Ｘclkの周波数ｆclkが２５．０ＭＨｚであるとき、周波数判定回路１２５から出力されるカウント値のレンジは、図１６に示すテーブルにおいて３６３Ｄ〜（３２９８）となるので、送信装置１”の制御部１２は、ジッタ除去部１３を構成する２つのＰＬＬ回路１３ａ，１３ｃのＮ数／Ｍ数を、２１０／５１２に設定する。また、このとき、周波数判定回路１２５から出力されるカウント値のレンジは、図１７（ａ）に示すテーブルにおいて３６３Ｄ〜（３２００）となるので、送信装置１”の制御部１２は、リンクコマンド「３２」を受信装置２”に提供する。そして、このリンクコマンド「３２」を取得した受信装置２”の制御部２２は、図１７（ｂ）に示すテーブルに従って、ジッタ除去部２１５を構成するＰＬＬ回路２１５ａ，２１５ｃのＮ数／Ｍ数を、２４４／５１２に設定する。なお、受信側のジッタ除去部２１５を構成するＰＬＬ回路２１５ａ，２１５ｃのＮ数を、送信側のジッタ除去部１３を構成する２つのＰＬＬ回路１３ａ，１３ｃのＮ数の２１０分の２４４倍（約７分の８倍）としているのは、受信側のジッタ除去部２１５の処理対象クロック（１／４）ＣＬＫ１の周波数が送信側のジッタ除去部１３の処理対象クロックＸclkの８分の７倍になるためである。
なお、本変形例においては、Ｍ数を一定（５１２）として、周波数判定回路１２５から出力されるカウント値のレンジに応じてＮ数を変化させる構成について説明したが、本発明はこれに限定されない。例えば、Ｎ数を一定として、周波数判定回路１２５から出力されるカウント値のレンジに応じてＭ数を変化させる構成としてもよいし、周波数判定回路１２５から出力されるカウント値に応じてＮ数及びＭ数の両方を変化させる構成としてもよい。
なお、図１５（ａ）及び図１５（ｂ）に示すジッタ除去部１３及びジッタ除去部２１５は、それぞれ、第２の実施形態に係る送信装置１’及び受信装置２’が備えるジッタ除去部１３及びジッタ除去部２３として用いることも可能である。
≪まとめ≫
以上のように、一実施形態に係る送信装置は、第１のクロックを、与えられたクロック信号に基づいて生成するＰＬＬ（Phase Looked Loop）部と、上記クロック信号と共に与えられたデータ信号を、上記ＰＬＬ部が生成した上記第１のクロックを用いて送信するデータ信号送信部と、上記クロック信号の周波数を、上記第１のクロックとは独立な第２のクロックを用いて計測する制御部と、を備え、上記制御部は、自装置の設定を、計測した周波数に応じた設定に切り替えると共に、切り替え後の自装置の設定を示す設定情報を、上記データ信号の送信先である受信装置に提供する。
また、一実施形態に係る受信装置は、送信装置がデータ信号を送信する際に用いた第１のクロックと同期したクロックを、上記送信装置が送信した上記データ信号から再生すると共に、上記送信装置が送信した上記データ信号を、上記第１のクロックと同期した上記クロックを用いて受信するデータ信号受信部と、上記送信装置が上記第１のクロックを生成する際に参照したクロック信号を、上記第１のクロックと同期した上記クロックに基づいて復元するクロック信号復元部と、上記送信装置の設定を示す設定情報を、上記送信装置から取得すると共に、自装置の設定を、上記設定情報が示す設定に切り替える制御部と、を備えている。
また、一実施形態に係る送信方法は、第１のクロックを、与えられたクロック信号に基づいて生成する生成ステップと、上記クロック信号と共に与えられたデータ信号を、上記生成ステップにて生成した上記第１のクロックを用いて送信する送信ステップと、上記クロック信号の周波数を、上記第１のクロックとは独立な第２のクロックを用いて計測する計測ステップと、自装置の設定を、計測した周波数に応じた設定に切り替える切替ステップと、切り替え後の自装置の設定を示す設定情報を、上記データ信号の送信先である受信装置に提供する提供ステップと、を含んでいる。
また、一実施形態に係る受信方法は、送信装置がデータ信号を送信する際に用いた第１のクロックと同期したクロックを、上記送信装置が送信した上記データ信号から再生する再生ステップと、上記送信装置が送信した上記データ信号を、上記第１のクロックと同期した上記クロックを用いて受信する受信ステップと、上記送信装置が上記第１のクロックを生成する際に参照したクロック信号を、上記第１のクロックと同期した上記クロックに基づいて復元する復元ステップと、上記送信装置の設定を示す設定情報を、上記送信装置から取得する取得ステップと、自装置の設定を、上記設定情報が示す設定に切り替える切替ステップと、を含んでいる。
上記の構成によれば、上記送信装置は、上記第１のクロックとは独立な上記第２のクロックを用いて上記クロック信号の周波数を計測する。これにより、上記送信装置において、上記クロック信号の周波数の変動を捉えることが可能になる（上記第１のクロックを用いて上記クロック信号の周波数を計測しても、上記クロック信号の周波数の変動を捉えることはできない）。また、上記の構成によれば、上記送信装置は、自装置の設定を、計測した上記クロック信号の周波数に応じた設定に切り替えると共に、切り替え後の自装置の設定を、上記受信装置に通知する。これにより、上記受信装置の設定を、上記送信装置の設定と整合させることが可能になる。
したがって、上記の構成によれば、送信装置と受信装置との間のデータ送受信時における通信の安定性を向上させることができる。
また、一実施形態に係る送信装置において、上記ＰＬＬ部は、動作帯域を切り替え可能に構成されており、上記制御部は、上記ＰＬＬ部の動作帯域を、計測した周波数を含む動作帯域に切り替えると共に、切り替え後の上記ＰＬＬ部の動作帯域を示す帯域情報を、上記設定情報として上記受信装置に提供する、ことが好ましい。
上記の構成によれば、上記受信装置のＰＬＬ部の動作帯域を、上記送信装置のＰＬＬ部の動作帯域と同一の帯域に設定することが可能になる。
また、一実施形態に係る送信装置において、上記クロック信号を、上記第２のクロックの周波数の１／２以下の周波数を有する中間クロック信号に変換する周波数変換部を更に備え、上記制御部は、上記クロック信号の周波数を、上記中間クロック信号を参照して計測する、ことが好ましい。
上記クロック信号の周波数が上記第２のクロックの周波数の１／２よりも高い場合、上記第２のクロックを用いて上記クロック信号の周波数を正しく計測することが不可能になる（標本化定理）。これに対して、上記の構成によれば、上記クロック信号の周波数が上記第２のクロックの周波数の１／２よりも高い場合であっても、上記第２のクロックを用いて上記クロック信号の周波数を正しく計測することが可能になる。
また、一実施形態に係る送信装置において、上記ＰＬＬ部は、第１の原クロックを生成する第１のＰＬＬ回路であって、第１の動作帯域を有する第１のＰＬＬ回路と、上記第１の原クロックと異なる周波数を有する第２の原クロックを生成する第２のＰＬＬ回路であって、上記第１の動作帯域と一部重複する第２の動作帯域を有する第２のＰＬＬ回路と、上記第１のＰＬＬ回路を上記データ信号送信部に接続するか、上記第２のＰＬＬ回路を上記データ信号送信部に接続するかを切り替えるスイッチと、上記第１のＰＬＬ回路と上記スイッチとの間、及び、上記第２のＰＬＬ回路と上記スイッチとの間の何れか一方又は両方に介在する周波数変換回路であって、上記スイッチに入力される上記第１の原クロックの周波数と上記スイッチに入力される上記第２の原クロックの周波数とを一致させる周波数変換回路と、を備えている、ことが好ましい。
上記の構成によれば、上記ＰＬＬ部は、一部重複する動作帯域を有する２つのＰＬＬ回路と、該２つのＰＬＬ回路を切り替えるスイッチを備えているため、上記送信装置が計測した上記クロック信号の周波数に応じて上記スイッチを切り替えることにより、上記ＰＬＬ部の動作帯域を切り替えることができる。特に、上記の構成において、上記２つのＰＬＬ回路は、互いに異なる逓倍率を有しているが、上記ＰＬＬ部は、上記周波数変換回路を備えているため、動作帯域を切り替えた場合においても、上記ＰＬＬ部が生成する第１のクロックの周波数の逓倍率を同一に設定することができる。
したがって、上記の構成によれば、上記ＰＬＬ部の動作帯域をより好適に切り替えることができる。
また、一実施形態に係る送信装置において、上記ＰＬＬ部に入力されるクロック信号に含まれるジッタを除去するジッタ除去部であって、動作帯域を切り替え可能なジッタ除去部を更に備えており、上記制御部は、上記ジッタ除去部の動作帯域を、計測した周波数を含む動作帯域に切り替えると共に、切り替え後の上記ジッタ除去部の動作帯域を示す帯域情報を、上記設定情報として上記受信装置に送信する、ことが好ましい。
上記の構成によれば、上記受信装置のジッタ除去部の動作帯域を、上記送信装置のジッタ除去部の動作帯域と同一の帯域に設定することが可能になる。
また、一実施形態に係る受信装置において、上記ＰＬＬ部は、動作帯域を切り替え可能に構成されており、上記制御部は、上記送信装置が備えるＰＬＬ部の動作帯域を示す帯域情報を、上記設定情報として上記送信装置から取得すると共に、自装置が備える上記ＰＬＬ部の動作帯域を、上記帯域情報が示す動作帯域に切り替える、ことが好ましい。
上記の構成によれば、上記受信装置のＰＬＬ部の動作帯域を、上記送信装置のＰＬＬ部の動作帯域と同一の帯域に設定することが可能になる。
また、一実施形態に係る受信装置において、上記ＰＬＬ部から出力されるクロック信号に含まれるジッタを除去するジッタ除去部であって、動作帯域を切り替え可能なジッタ除去部を更に備えており、上記制御部は、上記送信装置が備えるジッタ除去部の動作帯域を示す帯域情報を、上記設定情報として上記送信装置から取得すると共に、自装置が備える上記ジッタ除去部の動作帯域を、上記帯域情報が示す動作帯域に切り替える、ことが好ましい。
上記の構成によれば、上記受信装置のジッタ除去部の動作帯域を、上記送信装置のジッタ除去部の動作帯域と同一の帯域に設定することが可能になる。
また、一実施形態に係る受信装置において、上記ＰＬＬ部に入力される上記クロックに含まれるジッタを除去するジッタ除去部であって、動作帯域を切り替え可能なジッタ除去部を更に備えており、上記制御部は、上記送信装置が備えるジッタ除去部の動作帯域を示す帯域情報を、上記設定情報として上記送信装置から取得すると共に、自装置が備える上記ジッタ除去部の動作帯域を、上記帯域情報が示す動作帯域に切り替える、ことが好ましい。
上記の構成によれば、上記受信装置のジッタ除去部の動作帯域を、上記送信装置のジッタ除去部の動作帯域と対応する帯域に設定することが可能になる。また、ＰＬＬ部の前段にジッタ除去部が配置されているので、ＰＬＬ部の後段にジッタ除去部が配置されている場合よりも安定した通信性能を得ることができる。
また、一実施形態に係る受信装置において、上記ジッタ除去部の前段に、上記クロックの周波数を低下させる分周回路が設けられている、ことが好ましい。
上記の構成によれば、より動作帯域の狭いジッタクリーナを上記ジッタ除去部として利用することが可能になる。
また、一実施形態に係る受信装置において、上記ジッタ除去部は、入力クロックのＭ分のＮ倍の周波数を有する中間クロックを生成する第１の分周回路と、上記中間クロックに含まれるジッタを除去するジッタクリーナと、上記ジッタクリーナによりジッタが除去された中間クロックのＮ分のＭ倍の周波数を有する出力クロックを生成する第２の分周回路とにより構成されている、ことが好ましい。
上記の構成によれば、動作帯域不変のジッタクリーナを用いて上記ジッタ除去部を構成することが可能になる。
なお、上記送信装置と、上記受信装置とを備えた送受信システムも本発明の範疇に含まれる。上記送受信システムにおいては、例えば、上記送信装置と上記受信装置とを、内部的な制御情報を送受信するための信号線により接続し、上記設定情報を、当該信号線を用いて送受信する。
上記の構成によれば、内部的な制御情報を送受信するための信号線を用いて設定情報を送受信するので、内部的な制御情報を送受信するための信号線を有する送受信システム（例えば、カメラリンクシステム）においては、新たな信号線を追加することなく設定情報を送受信することが可能になる。
また、本実施形態に係る送信装置である第１の送信装置と、本実施形態に係る受信装置である第１の受信装置とを含む第１の伝送経路と、本実施形態に係る送信装置である第２の送信装置と、本実施形態に係る受信装置である第２の受信装置とを含む第２の伝送経路と、を備えた送受信システムであって、上記第１の伝送経路に含まれる上記第１の受信装置と上記第２の伝送経路に含まれる上記第２の受信装置とが、上記設定情報を共有する、ことを特徴とする送受信システムも本発明の範疇に含まれる。
上記の構成によれば、互いに異なる送受信システム間で、設定情報を共有することができるため、より安定性の高い通信が可能となる。
≪付記事項≫
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、送信装置と受信装置とで共通化する設定として、第１の実施形態においてはＰＬＬ部の設定を挙げ、第２の実施形態においてはジッタ除去部の設定を挙げたが、本発明はこれに限定されない。例えば、ＦＰＧＡの設定（Reconfiguration）、フィルタ定数の設定、各種インジケータの設定を送信装置と受信装置とで共通化するようにしてもよい。また、送信装置において判定したクロックの有無（カメラが接続されてるか否か）を受信装置に通知し、クロックが無い旨が通知された際に受信装置側で電力供給を止めるなどの応用例も考えられる。あるいは、自動車において後輪の回転数を前輪を制御する制御部に通知し、前輪の回転数を最適化するといった、外部装置の設定、制御への応用例も考えられる。
本発明は、クロック信号を伴うデータ信号を伝送する伝送システム一般に広く適用することができる。一例として、カメラリンクに適用することができる。
１，１’，１” 送信装置
１１ 送信器
１１１ データ信号送信部
１１２ ＰＬＬ部
１１２ａ ＰＬＬ回路（第１のＰＬＬ回路）
１１２ｂ 周波数変換回路
１１２ｃ ＰＬＬ回路（第２のＰＬＬ回路）
１１２ｄ スイッチ
１１２ｅ 周波数変換回路
１１３ 周波数変換部
１１３ａ ２１６分周回路
１２ 制御部
１３ ジッタ除去部
２，２’，２” 受信装置
２１ 受信器
２１１ データ信号受信部
２１２ 受信処理部
２１３ ＰＬＬ部（クロック信号復元部）
２１４ 分周回路
２１５ ジッタ除去部
２２ 制御部
２３ ジッタ除去部
３ ケーブル
４ 送信装置
４２ 制御部
５ 受信装置
５２ 制御部
６ ケーブル

Claims (16)

  1. 第１のクロックを、与えられたクロック信号に基づいて生成するＰＬＬ（Phase Looked Loop）部と、
    上記クロック信号と共に与えられたデータ信号を、上記ＰＬＬ部が生成した上記第１のクロックを用いて送信するデータ信号送信部と、
    上記クロック信号の周波数を、上記第１のクロックとは独立な第２のクロックを用いて計測する制御部と、を備え、
    上記制御部は、自装置の設定を、計測した周波数に応じた設定に切り替えると共に、切り替え後の自装置の設定を示す設定情報を、上記データ信号の送信先である受信装置に提供する、
    ことを特徴とする送信装置。
  2. 上記ＰＬＬ部は、動作帯域を切り替え可能に構成されており、
    上記制御部は、上記ＰＬＬ部の動作帯域を、計測した周波数を含む動作帯域に切り替えると共に、切り替え後の上記ＰＬＬ部の動作帯域を示す帯域情報を、上記設定情報として上記受信装置に提供する、
    ことを特徴とする請求項１に記載の送信装置。
  3. 上記クロック信号を、上記第２のクロックの周波数の１／２以下の周波数を有する中間クロック信号に変換する周波数変換部を更に備え、
    上記制御部は、上記クロック信号の周波数を、上記中間クロック信号を参照して計測する、
    ことを特徴とする請求項２に記載の送信装置。
  4. 上記ＰＬＬ部は、第１の原クロックを生成する第１のＰＬＬ回路であって、第１の動作帯域を有する第１のＰＬＬ回路と、上記第１の原クロックと異なる周波数を有する第２の原クロックを生成する第２のＰＬＬ回路であって、上記第１の動作帯域と一部重複する第２の動作帯域を有する第２のＰＬＬ回路と、上記第１のＰＬＬ回路を上記データ信号送信部に接続するか、上記第２のＰＬＬ回路を上記データ信号送信部に接続するかを切り替えるスイッチと、上記第１のＰＬＬ回路と上記スイッチとの間、及び、上記第２のＰＬＬ回路と上記スイッチとの間の何れか一方又は両方に介在する周波数変換回路であって、上記スイッチに入力される上記第１の原クロックの周波数と上記スイッチに入力される上記第２の原クロックの周波数とを一致させる周波数変換回路と、を備えている、
    ことを特徴とする請求項２又は３に記載の送信装置。
  5. 上記ＰＬＬ部に入力されるクロック信号に含まれるジッタを除去するジッタ除去部であって、動作帯域を切り替え可能なジッタ除去部を更に備えており、
    上記制御部は、上記ジッタ除去部の動作帯域を、計測した周波数を含む動作帯域に切り替えると共に、切り替え後の上記ジッタ除去部の動作帯域を示す帯域情報を、上記設定情報として上記受信装置に送信する、
    ことを特徴とする請求項１〜４の何れか１項に記載の送信装置。
  6. 送信装置がデータ信号を送信する際に用いた第１のクロックと同期したクロックを、上記送信装置が送信した上記データ信号から再生すると共に、上記送信装置が送信した上記データ信号を、上記第１のクロックと同期した上記クロックを用いて受信するデータ信号受信部と、
    上記送信装置が上記第１のクロックを生成する際に参照したクロック信号を、上記第１のクロックと同期した上記クロックに基づいて復元するクロック信号復元部と、
    上記送信装置の設定を示す設定情報を、上記送信装置から取得すると共に、自装置の設定を、上記設定情報が示す設定に切り替える制御部と、を備えている、
    ことを特徴とする受信装置。
  7. 上記クロック信号復元部は、動作帯域を切り替え可能なＰＬＬ（Phase Looked Loop）部であり、
    上記制御部は、上記送信装置が備えるＰＬＬ部の動作帯域を示す帯域情報を、上記設定情報として上記送信装置から取得すると共に、自装置が備える上記ＰＬＬ部の動作帯域を、上記帯域情報が示す動作帯域に切り替える、
    ことを特徴とする請求項６に記載の受信装置。
  8. 上記クロック信号復元部から出力される上記クロック信号に含まれるジッタを除去するジッタ除去部であって、動作帯域を切り替え可能なジッタ除去部を更に備えており、
    上記制御部は、上記送信装置が備えるジッタ除去部の動作帯域を示す帯域情報を、上記設定情報として上記送信装置から取得すると共に、自装置が備える上記ジッタ除去部の動作帯域を、上記帯域情報が示す動作帯域に切り替える、
    ことを特徴とする請求項６又は７に記載の受信装置。
  9. 上記クロック信号復元部に入力される上記クロックに含まれるジッタを除去するジッタ除去部であって、動作帯域を切り替え可能なジッタ除去部を更に備えており、
    上記制御部は、上記送信装置が備えるジッタ除去部の動作帯域を示す帯域情報を、上記設定情報として上記送信装置から取得すると共に、自装置が備える上記ジッタ除去部の動作帯域を、上記帯域情報が示す動作帯域に切り替える、
    ことを特徴とする請求項６又は７に記載の受信装置。
  10. 上記ジッタ除去部の前段に、上記クロックの周波数を低下させる分周回路が設けられている、
    ことを特徴とする請求項９に記載の受信装置。
  11. 上記ジッタ除去部は、入力クロックのＭ分のＮ倍の周波数を有する中間クロックを生成する第１の分周回路と、上記中間クロックに含まれるジッタを除去するジッタクリーナと、上記ジッタクリーナによりジッタが除去された中間クロックのＮ分のＭ倍の周波数を有する出力クロックを生成する第２の分周回路とにより構成されている、
    ことを特徴とする請求項８〜１０の何れか１項に記載に受信装置。
  12. 請求項１〜５の何れか１項に記載の送信装置と、請求項６〜１１の何れか１項に記載の受信装置と、を備えた送受信システム。
  13. 上記送信装置と上記受信装置とは、内部的な制御情報を送受信するための信号線により接続されており、上記設定情報は、当該信号線を用いて送受信される、
    ことを特徴とする請求項１２に記載の送受信システム。
  14. 請求項１〜５の何れか１項に記載の送信装置である第１の送信装置と、請求項６〜１１の何れか１項に記載の受信装置である第１の受信装置とを含む第１の伝送経路と、
    請求項１〜５の何れか１項に記載の送信装置である第２の送信装置と、請求項６〜１１の何れか１項に記載の受信装置である第２の受信装置とを含む第２の伝送経路と、を備えた送受信システムであって、
    上記第１の伝送経路に含まれる上記第１の受信装置と上記第２の伝送経路に含まれる上記第２の受信装置とが、上記設定情報を共有する、
    ことを特徴とする送受信システム。
  15. 第１のクロックを、与えられたクロック信号に基づいて生成する生成ステップと、
    上記クロック信号と共に与えられたデータ信号を、上記生成ステップにて生成した上記第１のクロックを用いて送信する送信ステップと、
    上記クロック信号の周波数を、上記第１のクロックとは独立な第２のクロックを用いて計測する計測ステップと、
    自装置の設定を、計測した周波数に応じた設定に切り替える切替ステップと、
    切り替え後の自装置の設定を示す設定情報を、上記データ信号の送信先である受信装置に提供する提供ステップと、を含んでいる、
    ことを特徴とする送信方法。
  16. 送信装置がデータ信号を送信する際に用いた第１のクロックと同期したクロックを、上記送信装置が送信した上記データ信号から再生する再生ステップと、
    上記送信装置が送信した上記データ信号を、上記第１のクロックと同期した上記クロックを用いて受信する受信ステップと、
    上記送信装置が上記第１のクロックを生成する際に参照したクロック信号を、上記第１のクロックと同期した上記クロックに基づいて復元する復元ステップと、
    上記送信装置の設定を示す設定情報を、上記送信装置から取得する取得ステップと、
    自装置の設定を、上記設定情報が示す設定に切り替える切替ステップと、を含んでいる、
    ことを特徴とする受信方法。
JP2014555441A 2013-04-30 2014-04-23 送信装置、受信装置、送受信システム、送信方法、及び受信方法 Expired - Fee Related JP5793253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014555441A JP5793253B2 (ja) 2013-04-30 2014-04-23 送信装置、受信装置、送受信システム、送信方法、及び受信方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013095338 2013-04-30
JP2013095338 2013-04-30
JP2014555441A JP5793253B2 (ja) 2013-04-30 2014-04-23 送信装置、受信装置、送受信システム、送信方法、及び受信方法
PCT/JP2014/061406 WO2014178314A1 (ja) 2013-04-30 2014-04-23 送信装置、受信装置、送受信システム、送信方法、及び受信方法

Publications (2)

Publication Number Publication Date
JP5793253B2 true JP5793253B2 (ja) 2015-10-14
JPWO2014178314A1 JPWO2014178314A1 (ja) 2017-02-23

Family

ID=51843447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014555441A Expired - Fee Related JP5793253B2 (ja) 2013-04-30 2014-04-23 送信装置、受信装置、送受信システム、送信方法、及び受信方法

Country Status (3)

Country Link
US (1) US9490969B2 (ja)
JP (1) JP5793253B2 (ja)
WO (1) WO2014178314A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002540T5 (de) 2016-05-17 2019-02-14 Sony Corporation Kommunikationssystem und sendevorrichtung
US10534908B2 (en) * 2016-12-06 2020-01-14 Sap Se Alerts based on entities in security information and event management products
JP7000051B2 (ja) * 2017-07-03 2022-01-19 株式会社日立製作所 受信機、送信機、および無線通信機
CN109391809A (zh) * 2017-08-08 2019-02-26 广西万创数据科技有限责任公司 一种信号采集显示一体化测试方法
WO2019111554A1 (ja) * 2017-12-05 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 シリアルデータ伝送装置およびクロック再生装置
KR20190110733A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 클럭 신호에 동기하여 신호를 전송 및 수신하는 반도체 장치
JP7175697B2 (ja) * 2018-09-28 2022-11-21 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
CN112953530B (zh) * 2021-01-28 2024-02-23 星宸科技股份有限公司 除频器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164387A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH08279749A (ja) * 1995-04-05 1996-10-22 Tec Corp Ｐｌｌ周波数設定装置
JPH10289032A (ja) * 1997-04-17 1998-10-27 Hitachi Ltd 半導体集積回路のクロック回路
JP2002208858A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザと周波数生成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342754B2 (ja) 2001-09-07 2009-10-14 株式会社リコー Ｐｌｌ回路
GB0127537D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
JP2003318732A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 通信用半導体集積回路および無線通信システム
US20050162338A1 (en) * 2004-01-26 2005-07-28 Masayuki Ikeda Information transmitting method, electronic apparatus, and wireless communication terminal
US7230496B2 (en) * 2004-02-19 2007-06-12 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer
JP2005311945A (ja) * 2004-04-26 2005-11-04 Matsushita Electric Ind Co Ltd Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
JP2006279392A (ja) * 2005-03-29 2006-10-12 Renesas Technology Corp 通信用半導体集積回路
JP2007129306A (ja) * 2005-11-01 2007-05-24 Nec Corp Ｐｌｌ制御回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164387A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH08279749A (ja) * 1995-04-05 1996-10-22 Tec Corp Ｐｌｌ周波数設定装置
JPH10289032A (ja) * 1997-04-17 1998-10-27 Hitachi Ltd 半導体集積回路のクロック回路
JP2002208858A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザと周波数生成方法

Also Published As

Publication number Publication date
US20160006559A1 (en) 2016-01-07
US9490969B2 (en) 2016-11-08
WO2014178314A1 (ja) 2014-11-06
JPWO2014178314A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP5793253B2 (ja) 送信装置、受信装置、送受信システム、送信方法、及び受信方法
US8074125B2 (en) Apparatus and method for transmitting and receiving data bits
US8233579B2 (en) Devices comprising delay line for applying variable delay to clock signal
JP5553999B2 (ja) デジタル位相ロックループを実施するためのシステム及び方法
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
JP2007256127A (ja) レシーバ回路及びレシーバ回路試験方法
JPWO2008126429A1 (ja) クロック・データ再生回路およびその制御方法
US20190199508A1 (en) Communication system and transmission device
JP5067504B2 (ja) データ受信回路
JP7111962B2 (ja) 制御信号送受信システム及び制御信号送受信方法
KR100970351B1 (ko) 데이터 전송 디바이스, 클록 스위칭 회로 및 클록 스위칭방법
US20210067165A1 (en) Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit
JPWO2010026642A1 (ja) 試験装置、送信装置、受信装置、試験方法、送信方法、および受信方法
JP2016063430A (ja) 送受信回路、集積回路及び試験方法
JP2012205204A (ja) 通信装置及び通信方法
US9178630B2 (en) Receiving circuit and communication circuit
JPWO2008152755A1 (ja) タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器
JP2019054568A (ja) インバータシステムの同期制御方法及びインバータシステム
CN112385157B (zh) 数据网络的用户设备
CN116888931A (zh) 串行/解串行电路、串行数据接收方法和芯片
JP2019193149A (ja) 受信装置、及び伝送システム
JP5785643B1 (ja) アクティブケーブルおよびアクティブケーブルの制御方法
CN110611496B (zh) 时脉数据回复装置与相位控制方法
TW201515395A (zh) 時脈資料回復電路
JP6200237B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150807

R151 Written notification of patent or utility model registration

Ref document number: 5793253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees