JP2018037977A - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP2018037977A JP2018037977A JP2016171649A JP2016171649A JP2018037977A JP 2018037977 A JP2018037977 A JP 2018037977A JP 2016171649 A JP2016171649 A JP 2016171649A JP 2016171649 A JP2016171649 A JP 2016171649A JP 2018037977 A JP2018037977 A JP 2018037977A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- converter
- signal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】発振信号に含まれるノイズを低減する。
【解決手段】発振器1は、発振信号を発生させる発振回路4と、外部からの設定に基づく周波数のクロック信号を出力するマイクロコントローラ2と、マイクロコントローラ2から出力されたクロック信号に基づいて発振回路4に印加する電圧を生成するDC/DCコンバータ3と、を備える。発振器1は、発振信号の周波数が受け付け、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。
【選択図】図1
【解決手段】発振器1は、発振信号を発生させる発振回路4と、外部からの設定に基づく周波数のクロック信号を出力するマイクロコントローラ2と、マイクロコントローラ2から出力されたクロック信号に基づいて発振回路4に印加する電圧を生成するDC/DCコンバータ3と、を備える。発振器1は、発振信号の周波数が受け付け、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。
【選択図】図1
Description
本発明は、DC/DCコンバータを有する発振器に関する。
従来、指定された周波数の信号を出力する位相ロック発振器(PLO:Phase Locked Oscillator)が知られている(例えば、特許文献1参照)。
発振器には、電源電圧を変換するためにスイッチング方式のDC/DCコンバータが設けられることがある。しかしながら、スイッチング方式のDC/DCコンバータを用いると、スイッチング素子の動作に伴うノイズが発生するという問題がある。
そこで、本発明はこれらの点に鑑みてなされたものであり、発振信号に含まれるノイズを低減することができる発振器を提供することを目的とする。
本発明に係る発振器は、発振信号を発生させる発振回路と、外部からの設定に基づく周波数のクロック信号を出力する制御部と、前記制御部から出力された前記クロック信号に基づいて前記発振回路に印加する電圧を生成するDC/DCコンバータと、を備える。
前記発振器は、第1DC/DCコンバータと、第2DC/DCコンバータとを備え、前記制御部は、前記第1DC/DCコンバータに前記クロック信号を出力するとともに、前記第2DC/DCコンバータに、前記クロック信号の位相と逆相のクロック信号を出力してもよい。
前記制御部は、前記発振信号の周波数を受け付け、前記クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の前記発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力してもよい。
前記制御部は、前記発振信号の周波数と、前記発振信号に含まれるノイズが相対的に小さくなる前記クロック信号の周波数とを関連付けて記憶する記憶部を参照し、受け付けられた前記発振信号の周波数に対応する周波数の前記クロック信号を出力してもよい。
本発明によれば、発振信号に含まれるノイズを低減することができるという効果を奏する。
<第1実施形態>
図1は、第1実施形態に係る発振器1の構成を示す図である。発振器1は、マイクロコントローラ2と、DC/DCコンバータ3と、発振回路4とを備える。
図1は、第1実施形態に係る発振器1の構成を示す図である。発振器1は、マイクロコントローラ2と、DC/DCコンバータ3と、発振回路4とを備える。
マイクロコントローラ2は、CPUを含む制御部と、ROMやRAMを含む記憶部とを備える。マイクロコントローラ2は、発振器1に設けられている端子T1を介して、外部から周波数の設定を受け付ける。マイクロコントローラ2は、外部からの設定に基づく周波数のクロック信号をDC/DCコンバータ3に出力する。クロック信号の周波数は、例えば、約2MHzである。
DC/DCコンバータ3は、マイクロコントローラ2から出力されたクロック信号に基づいて、発振回路4に印加する電圧を生成する。具体的には、DC/DCコンバータ3は、スイッチング素子を備えており、マイクロコントローラ2から出力されたクロック信号に基づいてスイッチング素子のオン/オフを制御することにより、発振器1の端子T2から入力された電源電圧を所定の電圧値の内部電圧に変換する。DC/DCコンバータ3は、内部電圧を発振回路4に印加することにより、発振回路4に電力を供給する内部電源として動作する。
ここで、内部電圧にはスイッチング素子がオン/オフすることによって発生するスイッチングノイズが含まれる。スイッチングノイズの周波数は、主に、スイッチング素子がオン/オフする周波数の整数倍の周波数である。クロック信号の周波数によって、スイッチング素子がオン/オフするタイミングが異なることから、内部電圧に含まれるスイッチングノイズの周波数は、クロック信号の周波数によって変化する。
発振回路4は、DC/DCコンバータ3から内部電圧が印加されることによって動作する。発振回路4は、一の周波数の発振信号を発生させて端子T3に出力する。発振回路4は、基準信号発振回路41と、PLL回路42と、増幅器43とを備える。
基準信号発振回路41は、例えば、恒温槽型水晶発振器(OCXO: Oven-Controlled Crystal Oscillator)等の水晶発振器であり、基準信号を生成する。基準信号発振回路41は、基準信号をPLL回路42に出力する。
PLL回路42は、自身が出力する発振信号と、基準信号発振回路41から出力された基準信号との位相差が一定になるようにフィードバック制御を行うことにより、所定周波数の発振信号を出力する。
増幅器43は、PLL回路42から出力された発振信号を増幅して出力する。
増幅器43は、PLL回路42から出力された発振信号を増幅して出力する。
ここで、図2に示すように、発振回路4から出力される周波数fの発振信号には、内部電圧に含まれるスイッチングノイズに起因するスプリアスノイズが含まれている。スプリアスノイズの周波数fsは、スイッチングノイズの周波数に対応している。したがって、マイクロコントローラ2が出力するクロック信号の周波数を変化させてスイッチングノイズの周波数を変化させることにより、スプリアスノイズの周波数fsも変化させることができる。例えば、クロック信号の周波数を変化させることにより、図2に示すようにスプリアスノイズの周波数fsをfs’に変化させて、発振信号の周波数fから遠ざけるとともに、スプリアスノイズの信号レベルを低減させることができる。
[第1実施形態の効果]
以上のとおり、第1実施形態に係る発振器1では、マイクロコントローラ2が外部から設定された周波数のクロック信号を出力し、DC/DCコンバータ3が、マイクロコントローラ2から出力されたクロック信号に基づいて発振回路4に印加する電圧を生成する。このようにすることで、発振回路4から出力される発振信号に含まれるスプリアスノイズの周波数を発振信号の周波数から遠ざけて、スプリアスノイズの信号レベルを低減させることができる。
以上のとおり、第1実施形態に係る発振器1では、マイクロコントローラ2が外部から設定された周波数のクロック信号を出力し、DC/DCコンバータ3が、マイクロコントローラ2から出力されたクロック信号に基づいて発振回路4に印加する電圧を生成する。このようにすることで、発振回路4から出力される発振信号に含まれるスプリアスノイズの周波数を発振信号の周波数から遠ざけて、スプリアスノイズの信号レベルを低減させることができる。
<第2実施形態>
続いて、第2実施形態について説明する。第2実施形態に係る発振器1は、2つのDC/DCコンバータを備える点で第1実施形態と異なり、その他の構成は第1実施形態と同じである。以下、第1実施形態と異なる部分について説明を行う。第1実施形態と同じ部分については適宜説明を省略する。
続いて、第2実施形態について説明する。第2実施形態に係る発振器1は、2つのDC/DCコンバータを備える点で第1実施形態と異なり、その他の構成は第1実施形態と同じである。以下、第1実施形態と異なる部分について説明を行う。第1実施形態と同じ部分については適宜説明を省略する。
図3は、第2実施形態に係る発振器1の構成を示す図である。図3に示すように、第2実施形態に係る発振器1は、第1DC/DCコンバータ3Aと、第2DC/DCコンバータ3Bとを備える。
マイクロコントローラ2は、第1DC/DCコンバータ3Aに第1クロック信号を出力するとともに、第2DC/DCコンバータ3Bに、第1クロック信号と同じ周波数であって、第1クロック信号の位相と逆相の第2クロック信号を出力する。第1DC/DCコンバータ3Aに入力される第1クロック信号の位相と、第2DC/DCコンバータ3Bに入力される第2クロック信号の位相とが互いに逆相である場合、第1クロック信号の立ち上がりタイミングと第2クロック信号の立ち上がりタイミングとが異なる。したがって、第1クロック信号の立ち上がりタイミングにおいて第1DC/DCコンバータ3Aが有するスイッチング素子から出力されるスイッチングノイズに、第2クロック信号の立ち上がりタイミングにおいて第2DC/DCコンバータ3Bが有するスイッチング素子から出力されるスイッチングノイズが重畳されない。これにより、発振器1は、第1DC/DCコンバータ3A及び第2DC/DCコンバータ3Bにおいて同じタイミングでスイッチングノイズが発生することを抑制することができるので、スプリアスノイズの信号レベルを更に低減させることができる。
さらに、第1クロック信号と第2クロック信号とが逆相である場合、第1クロック信号の立ち上がりタイミングにおいて、第2クロック信号が立ち下がる。したがって、第2DC/DCコンバータ3Bが有するスイッチング素子から出力されるスイッチングノイズにより、第1DC/DCコンバータ3Aが有するスイッチング素子から出力されるスイッチングノイズの一部の成分が打ち消される。その結果、発振器1から出力されるスイッチングノイズを低減させることができる。
DC/DCコンバータ3Aは、マイクロコントローラ2から出力された第1クロック信号に基づいて、発振回路4に印加する第1内部電圧を生成する。DC/DCコンバータ3Aは、生成した第1内部電圧を基準信号発振回路41に印加する。
DC/DCコンバータ3Bは、マイクロコントローラ2から出力された第2クロック信号に基づいて、発振回路4に印加する第2内部電圧を生成する。ここで、第1内部電圧と第2内部電圧の電圧値は異なるものとする。DC/DCコンバータ3Bは、生成した第2内部電圧をPLL回路42と増幅器43とに印加する。
なお、第1DC/DCコンバータ3Aが生成した第1内部電圧が基準信号発振回路41に印加され、第2DC/DCコンバータ3Bが生成した第2内部電圧がPLL回路42及び増幅器43に印加されることとしたが、これに限らない。第1DC/DCコンバータ3Aが生成した内部電圧が、発振回路4を構成する部品の一部に印加され、第2DC/DCコンバータ3Bが生成した内部電圧が、発振回路4を構成する他の部品に印加されるものであればよい。
[第2実施形態の効果]
以上のとおり、第2実施形態に係る発振器1では、マイクロコントローラ2が、第1DC/DCコンバータ3Aに第1クロック信号を出力するとともに、第2DC/DCコンバータ3Bに、第1クロック信号の位相と逆相の第2クロック信号を出力する。このようにすることで、第1DC/DCコンバータ3A及び第2DC/DCコンバータ3Bにおけるスイッチング素子のスイッチングタイミングを異ならせて、スイッチングノイズが発生するタイミングを分散させることができる。これにより、発振器1は、一のタイミングに集中してスイッチングノイズが発生することを抑制することができるので、スプリアスノイズの信号レベルを更に低減させることができる。
以上のとおり、第2実施形態に係る発振器1では、マイクロコントローラ2が、第1DC/DCコンバータ3Aに第1クロック信号を出力するとともに、第2DC/DCコンバータ3Bに、第1クロック信号の位相と逆相の第2クロック信号を出力する。このようにすることで、第1DC/DCコンバータ3A及び第2DC/DCコンバータ3Bにおけるスイッチング素子のスイッチングタイミングを異ならせて、スイッチングノイズが発生するタイミングを分散させることができる。これにより、発振器1は、一のタイミングに集中してスイッチングノイズが発生することを抑制することができるので、スプリアスノイズの信号レベルを更に低減させることができる。
<第3実施形態>
続いて、第3実施形態について説明する。第3実施形態に係る発振器1は、外部から発振信号の周波数を受け付けると、当該周波数の発振信号に含まれるノイズが相対的に小さくなるクロック信号の周波数を選択する点で第1実施形態と異なる。
続いて、第3実施形態について説明する。第3実施形態に係る発振器1は、外部から発振信号の周波数を受け付けると、当該周波数の発振信号に含まれるノイズが相対的に小さくなるクロック信号の周波数を選択する点で第1実施形態と異なる。
具体的には、マイクロコントローラ2は、発振器1に設けられている端子T1を介して、外部から発振信号の周波数を受け付ける。マイクロコントローラ2は、発振信号の周波数を受け付けると、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。
より具体的には、マイクロコントローラ2に設けられている記憶部には、発振信号の周波数と、当該周波数の発振信号に含まれるスプリアスノイズが相対的に小さくなるクロック信号の周波数とが関連付けられて記憶されている。発振信号の周波数に対して、スプリアスノイズが相対的に小さくなるクロック信号の周波数は、同じ構成の発振器における測定結果に基づいて予め特定されている。そして、例えば、発振器1の製造時に、発振信号の周波数と、スプリアスノイズが相対的に小さくなるクロック信号の周波数とが関連付けて記憶部に記憶される。なお、発振信号の周波数と、スプリアスノイズが相対的に小さくなるクロック信号の周波数とは、端子T1を介して新たに記憶されたり更新されたりしてもよい。マイクロコントローラ2は、当該記憶部を参照し、受け付けられた発振信号の周波数に対応する周波数のクロック信号を出力する。
[第3実施形態の効果]
以上のとおり、第3実施形態に係る発振器1では、マイクロコントローラ2が、発振信号の周波数を受け付けると、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。このようにすることで、発振器1は、発振信号の周波数を任意の周波数に設定したときの、当該発振信号に含まれるスプリアスノイズを低減させることができる。
以上のとおり、第3実施形態に係る発振器1では、マイクロコントローラ2が、発振信号の周波数を受け付けると、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。このようにすることで、発振器1は、発振信号の周波数を任意の周波数に設定したときの、当該発振信号に含まれるスプリアスノイズを低減させることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
1・・・発振器、2・・・マイクロコントローラ、3・・・DC/DCコンバータ、3A・・・第1DC/DCコンバータ、3B・・・第2DC/DCコンバータ、4・・・発振回路、41・・・基準信号発振回路、42・・・PLL回路、43・・・増幅器
Claims (4)
- 発振信号を発生させる発振回路と、
外部からの設定に基づく周波数のクロック信号を出力する制御部と、
前記制御部から出力された前記クロック信号に基づいて前記発振回路に印加する電圧を生成するDC/DCコンバータと、
を備える発振器。 - 第1DC/DCコンバータと、第2DC/DCコンバータとを備え、
前記制御部は、前記第1DC/DCコンバータに前記クロック信号を出力するとともに、前記第2DC/DCコンバータに、前記クロック信号の位相と逆相のクロック信号を出力する、
請求項1に記載の発振器。 - 前記制御部は、前記発振信号の周波数を受け付け、前記クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の前記発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する、
請求項1又は2に記載の発振器。 - 前記制御部は、前記発振信号の周波数と、前記発振信号に含まれるノイズが相対的に小さくなる前記クロック信号の周波数とを関連付けて記憶する記憶部を参照し、受け付けられた前記発振信号の周波数に対応する周波数の前記クロック信号を出力する、
請求項3に記載の発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016171649A JP2018037977A (ja) | 2016-09-02 | 2016-09-02 | 発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016171649A JP2018037977A (ja) | 2016-09-02 | 2016-09-02 | 発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018037977A true JP2018037977A (ja) | 2018-03-08 |
Family
ID=61567764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016171649A Pending JP2018037977A (ja) | 2016-09-02 | 2016-09-02 | 発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018037977A (ja) |
-
2016
- 2016-09-02 JP JP2016171649A patent/JP2018037977A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015522242A5 (ja) | ||
JP2010273320A (ja) | Pll回路 | |
CN110808734B (zh) | 多个不同相位的振荡信号的产生方法及电路、本地振荡器 | |
JP5205427B2 (ja) | 局部発振器 | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
US20130285753A1 (en) | Automatic self-calibrated oscillation method and apparatus using the same | |
JP4390646B2 (ja) | スプレッドスペクトラムクロック生成器及びその変調方法 | |
US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
US7459946B2 (en) | Circuit arrangement for generating a reference signal | |
JP2010288073A (ja) | スペクトラム拡散クロック生成器及び半導体装置 | |
JP2018037977A (ja) | 発振器 | |
JP2011172071A (ja) | Pll回路 | |
JP2015095099A (ja) | 温度制御装置及び発振装置 | |
JP6804347B2 (ja) | 位相制御発振器 | |
JP6615418B2 (ja) | Pll回路 | |
JP6615406B2 (ja) | Iq信号源 | |
US7911283B1 (en) | Low noise oscillator and method | |
JP2014171201A (ja) | Pll回路 | |
JP2018074231A (ja) | 位相同期ループ | |
JP2015026890A (ja) | Pll装置 | |
JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
JP7040141B2 (ja) | 逓倍クロック生成回路 | |
JP2009081557A (ja) | 位相ロックループ回路 | |
JP2006254060A (ja) | 多周波出力位相同期発振器 | |
JP2007259345A (ja) | 恒温型の水晶発振器 |