JP2018157298A - 位相制御発振器 - Google Patents
位相制御発振器 Download PDFInfo
- Publication number
- JP2018157298A JP2018157298A JP2017050884A JP2017050884A JP2018157298A JP 2018157298 A JP2018157298 A JP 2018157298A JP 2017050884 A JP2017050884 A JP 2017050884A JP 2017050884 A JP2017050884 A JP 2017050884A JP 2018157298 A JP2018157298 A JP 2018157298A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- phase
- controlled oscillator
- control voltage
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】PLL回路1は、制御電圧に基づいて発振信号を出力する電圧制御発振器11と、基準信号と発振信号との位相差を示す位相差情報を出力する位相比較器13と、位相差情報を記憶する第1記憶部15と、PLL回路1が動作を開始すると第1記憶部15に記憶されている位相差情報に基づく制御電圧を電圧制御発振器11に出力するループフィルタ19と、PLL回路1が動作を開始した場合にループフィルタ19が制御電圧を出力したときの位相差と第1記憶部15に記憶されている位相差情報が示す位相差との偏差を示す偏差情報を記憶する第2記憶部17とを備える。ループフィルタ19は、PLL回路1の動作開始に応じて制御電圧を出力した後に、位相比較器13から出力された位相差情報と偏差情報とに基づく制御電圧を電圧制御発振器11に出力する。
【選択図】図1
Description
前記位相制御発振器は、前記位相比較器から出力された前記位相差情報を間引いて前記ループフィルタに出力する情報間引部をさらに備えてもよい。
図1は、本実施形態に係る位相制御発振器としてのPLL回路1の構成を示す図である。PLL回路1は、基準信号に基づいて、所定周波数の発振信号を生成して出力する。PLL回路1は、電圧制御発振器11と、分周器12と、位相比較器13と、情報間引部14と、第1記憶部15と、減算器16と、第2記憶部17と、加算器18と、ループフィルタ19とを備える。
電圧制御発振器11は、水晶振動子を備えており、ループフィルタ19から出力される制御電圧に基づいて予め定められた所定周波数の発振信号を生成する。電圧制御発振器11は、生成した発振信号を外部に出力するとともに、分周器12に出力する。
第2記憶部17は、例えばEEPROMである。第2記憶部17は、偏差情報を記憶する。
続いて、PLL回路1から出力される発振信号の周波数の時系列の変化例について説明する。図2は、本実施形態に係るPLL回路1のループフィルタ19から出力される制御電圧の時系列の変化を示す図である。
以上のとおり、本実施形態に係るPLL回路1は、自身が動作を停止してから動作を再開した場合に、ループフィルタ19が制御電圧を出力したときの位相差と、第1記憶部15に記憶されている位相差情報が示す位相差との偏差を示す偏差情報を記憶する第2記憶部17とを備える。そして、PLL回路1のループフィルタ19は、PLL回路1が動作を開始したことに応じて制御電圧を出力した後に、位相比較器13から出力された位相差情報と、第2記憶部17に記憶されている偏差情報とに基づく制御電圧を電圧制御発振器11に出力する。
Claims (4)
- 所定周波数の発振信号を出力する位相制御発振器であって、
制御電圧に基づいて前記発振信号を出力する電圧制御発振器と、
基準信号と前記発振信号との位相差を示す位相差情報を出力する位相比較器と、
前記位相比較器から出力された前記位相差情報を記憶する第1記憶部と、
前記位相制御発振器が動作を開始すると、前記第1記憶部に記憶されている位相差情報に基づく前記制御電圧を前記電圧制御発振器に出力するループフィルタと、
前記位相制御発振器が動作を開始した場合に、前記ループフィルタが前記制御電圧を出力したときの前記位相差と、前記第1記憶部に記憶されている位相差情報が示す位相差との偏差を示す偏差情報を記憶する第2記憶部とを備え、
前記ループフィルタは、前記位相制御発振器が動作を開始したことに応じて前記制御電圧を出力した後に、前記位相比較器から出力された前記位相差情報と、前記第2記憶部に記憶されている前記偏差情報とに基づく前記制御電圧を前記電圧制御発振器に出力する、
位相制御発振器。 - 前記位相比較器から出力された前記位相差情報が示す位相差と、前記第2記憶部に記憶されている前記偏差情報が示す前記偏差とを加算した補正済位相差を示す補正済位相差情報を前記ループフィルタに出力する加算器をさらに備え、
前記ループフィルタは、前記補正済位相差情報に基づく前記制御電圧を前記電圧制御発振器に出力する、
請求項1に記載の位相制御発振器。 - 前記第1記憶部は、前記第2記憶部に前記偏差情報が記憶されている場合には、前記位相比較器から出力された前記位相差情報が示す位相差と、前記第2記憶部に記憶されている前記偏差情報が示す前記偏差とを加算した補正済位相差を示す補正済位相差情報を記憶する、
請求項1又は2に記載の位相制御発振器。 - 前記位相比較器から出力された前記位相差情報を間引いて前記ループフィルタに出力する情報間引部をさらに備える、
請求項1から3のいずれか1項に記載の位相制御発振器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017050884A JP6804347B2 (ja) | 2017-03-16 | 2017-03-16 | 位相制御発振器 |
US15/919,231 US10298242B2 (en) | 2017-03-16 | 2018-03-13 | Phase control oscillator |
CN201810208278.6A CN108631776A (zh) | 2017-03-16 | 2018-03-14 | 相位控制振荡器 |
TW107108928A TW201836278A (zh) | 2017-03-16 | 2018-03-16 | 相位控制振盪器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017050884A JP6804347B2 (ja) | 2017-03-16 | 2017-03-16 | 位相制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018157298A true JP2018157298A (ja) | 2018-10-04 |
JP6804347B2 JP6804347B2 (ja) | 2020-12-23 |
Family
ID=63519625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017050884A Active JP6804347B2 (ja) | 2017-03-16 | 2017-03-16 | 位相制御発振器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10298242B2 (ja) |
JP (1) | JP6804347B2 (ja) |
CN (1) | CN108631776A (ja) |
TW (1) | TW201836278A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6766427B2 (ja) * | 2016-04-25 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0795069A (ja) | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 高速ロックアップ制御付きpllシンセサイザ |
US5576664A (en) * | 1995-11-02 | 1996-11-19 | Motorola, Inc. | Discrete time digital phase locked loop |
US8885788B1 (en) * | 2013-05-15 | 2014-11-11 | Intel IP Corporation | Reducing settling time in phase-locked loops |
CN105580278B (zh) * | 2013-09-22 | 2018-10-19 | 瑞典爱立信有限公司 | Pll及pll中的自适应补偿方法 |
US9008255B1 (en) * | 2013-10-23 | 2015-04-14 | Applied Micro Circuits Corporation | Jitter mitigating phase locked loop circuit |
JP6766427B2 (ja) * | 2016-04-25 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
-
2017
- 2017-03-16 JP JP2017050884A patent/JP6804347B2/ja active Active
-
2018
- 2018-03-13 US US15/919,231 patent/US10298242B2/en not_active Expired - Fee Related
- 2018-03-14 CN CN201810208278.6A patent/CN108631776A/zh active Pending
- 2018-03-16 TW TW107108928A patent/TW201836278A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US10298242B2 (en) | 2019-05-21 |
US20180269883A1 (en) | 2018-09-20 |
TW201836278A (zh) | 2018-10-01 |
CN108631776A (zh) | 2018-10-09 |
JP6804347B2 (ja) | 2020-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2581398B2 (ja) | Pll周波数シンセサイザ | |
JP4625494B2 (ja) | 発振周波数制御回路 | |
KR101077730B1 (ko) | 발진 주파수 제어 회로 | |
US6121844A (en) | PLL frequency synthesizer and method for controlling the PLL frequency synthesizer | |
CN110022153B (zh) | 半导体装置和操作半导体装置的方法 | |
US8638172B2 (en) | Local oscillator | |
KR101025522B1 (ko) | 발진 주파수 제어 회로 | |
US20130285753A1 (en) | Automatic self-calibrated oscillation method and apparatus using the same | |
JP6804347B2 (ja) | 位相制御発振器 | |
JP2002043939A (ja) | Pll周波数シンセサイザ回路 | |
JP5145398B2 (ja) | 発振周波数制御回路 | |
KR100918860B1 (ko) | 루프필터 보상회로를 구비하는 주파수 합성기 | |
JP2000315945A (ja) | デジタル位相ロックループ回路 | |
JP2007295027A (ja) | スペクトラム拡散クロックジェネレータ | |
JP5117823B2 (ja) | 恒温槽付高安定発振器 | |
JP2000323987A (ja) | Pll回路 | |
US20060034409A1 (en) | Digital vco and pll circuit using the digital vco | |
JP2018148514A (ja) | 位相制御発振器 | |
JP5722733B2 (ja) | Pll回路およびそのキャリブレーション方法 | |
US20220069830A1 (en) | Digital pll circuitry | |
JP2017157921A (ja) | 位相同期回路 | |
JP5730666B2 (ja) | Pll回路 | |
JP2004172686A (ja) | 基準信号発生器 | |
JP5385888B2 (ja) | Pll回路 | |
JP2018037977A (ja) | 発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6804347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |